

گزارش فاز اول پروژه درس FPGA

زبان برنامه نویسی Verilog و نرم افزار Xilinx


نسرين کریمی (۹۷۲۳۶۰۸۱)

Nasrinkarimi7979@gmail.com



دانشکده مهندسی برق دانشگاه شهید بهشتی - پردیس فنی و مهندسی شهید عباسپور

در این پروژه با استفاده از وریلاگ یک ضرب کننده ماتریسی را توصیف و تست می نماییم. شمای کلی این ضرب کننده در شکل زیر نشان داده شده است. در این ماژول ماتریس اول A و ماتریس دوم B است.



درایه های دو ماتریس ورودی A و B در دو حافظه (آرایه رجیستر) درون ماژول ذخیره می شوند. به منظور دریافت درایه های ماتریس ها از کاربر، از ورودی های `data_in`، `row_in`، `col_in`، `mem_sel` و `data` استفاده می کنیم. به این ترتیب که با یک کردن ورودی `data_in` به ماژول اعلام می کنیم که می خواهیم داده جدیدی درون ماتریس بنویسیم. اگر `mem_sel=0` باشد، عددی که از طریق `data` به ماژول وارد می کنیم، روی درایه `(row_in, col_in)` از ماتریس A نوشته می شود و اگر `mem_sel=1` باشد، `data` روی درایه `(row_in, col_in)` از ماتریس B نوشته می شود. (در واقع، ورودی های `row_in` و `col_in` به عنوان آدرس حافظه استفاده می شوند).

همچنین، درایه های ماتریس حاصلضرب `result` نیز در یک حافظه درون ماژول ذخیره می شوند و کاربر در هر پالس ساعت می تواند یکی از درایه های ماتریس حاصلضرب را در خروجی `out` بخواند. برای این کار، کاربر باید سطر و ستون درایه مورد نظر را از طریق ورودی های `row_out` و `col_out` به ماژول اعلام کند.

چکیده:

در این پروژه قصد داریم که دو ماتریس از کاربر دریافت کرده و حاصل ضرب آن دو ماتریس را بدست آوریم.

مقدمه:

در این موردی که ما در این پروژه با آن روبرو هستیم چون ماتریس اول دارای یک ستون و ماتریس دوم دارای یک سطر است یعنی دیگر به جمع کردن حاصل ضرب ها در کد نویسی نیازی نداریم در نتیجه دارایه ها کافیت با یکدیگر ضرب ساده شوند. یعنی به صورت زیر محاسبه خواهند شد:

$$AB = \begin{bmatrix} A_1 \\ A_2 \\ \vdots \\ A_m \end{bmatrix} [B_1 \ B_2 \ \dots \ B_p] =$$

$$\begin{bmatrix} (A_1 \cdot B_1) & (A_1 \cdot B_2) & \dots & (A_1 \cdot B_p) \\ (A_2 \cdot B_1) & (A_2 \cdot B_2) & \dots & (A_2 \cdot B_p) \\ \vdots & \vdots & \ddots & \vdots \\ (A_m \cdot B_1) & (A_m \cdot B_2) & \dots & (A_m \cdot B_p) \end{bmatrix}$$

قبل از شروع به کار برنامه نویسی ماژول مورد نظر ابتدا باید از شیوه ی صحیح ضرب ماتریسی آگاه باشیم. همانطور که می دانیم در ضرب دو ماتریس با یکدیگر باید تعداد ستون ماتریس اول با سطر ماتریس دوم برابر باشد. در این پروژه ماتریس ورودی A ما یک ماتریس ۱*۲ است یعنی دارای ۲ سطر و یک ستون می باشد. ماتریس ورودی دیگر ما به نام ماتریس B یک ماتریس ۳*۱ است یعنی دارای یک سطر و ۳ ستون می باشد. در نتیجه این ضرب ماتریسی قابل انجام است.

دستور اصلی ضرب ماتریسی به شکل زیر است:

اگر A یک ماتریس از مرتبه $m \times n$ و B یک ماتریس از مرتبه $n \times k$ با درایه های حقیقی باشد، در حاصل ضرب ماتریسی نتیجه آن را که برای مثال ماتریس C می نامیم، درایه های ماتریس C از رابطه زیر بدست می آید:

$$C_{ij} = a_{i1}b_{1j} + a_{i2}b_{2j} + \dots + a_{in}b_{nj} = \sum_{r=1}^n a_{ir}b_{rj}$$

شرح روند انجام پروژه (کد ماژول) :

برای نوشتن دستور و کد هر برنامه ای، ابتدا باید از نحوه اجرای آن در واقعیت آشنا بود و بعد آن را در قالب برنامه پیاده سازی و شبیه سازی کرد.


ما در ابتدا به طریقه انجام ضرب ماتریسی اشاره کردیم در نتیجه با استفاده از آن به شرح نحوه ی انجام فاز اول پروژه خواهیم پرداخت.

همانگونه که در دستور کار آمده است، ما دو ورودی ماتریس به نام های A و B داریم که در دو حافظه (آرایه رجیستر) در ماژول ذخیره خواهند شد. ورودی دیگری تعیین می کنیم به اسم data_in. با یک شدن data_in به ماژول اعلام می کنیم که می خواهیم داده جدید را درون ماتریس قرار دهیم. تمام اعداد وارد شده از طریق data در بخش row_in و col_in در ماتریس مورد نظر نوشته می شوند. یک ورودی دیگر داریم به اسم mem_sel. دو شرایط صفر و یک شدن را برایش در نظر می گیریم.


به این ترتیب که اگر mem_sel=0 شود اعداد وارد شده در ماتریس A ذخیره شوند. (همان سطر و ستون دیتا که توضیح دادیم) و اگر mem_sel=1 باشد، در ماتریس B.

بعد از اینکه عمل ضرب نیز انجام شد، نیاز به حافظه ای داریم که نتیجه را در آن ذخیره کنیم. به این منظور یک حافظه دیگری به نام result در ماژول

طراحی می کنیم که نتیجه در آن یادداشت شوند. و برای آن نیز دو ورودی row_out و col_out تعریف می کنیم و کارب در هر پالس ساعت می تواند یکی از داریه های ماریس حاصلضرب را در خروجی out بخواند. برای این کار، کاربر باید سطر و ستون درایه مورد نظر را از طریق ورودی های row_out و col_out به ماژول اعلام کند.



Technology Schematic



RLT Schematic

در شروع کد نویسی در بالای صفحه گزینه

time scale وجود دارد و من آن را به ۱۰ پیکو

ثانیه تغییر دادم.

```
`timescale 1ns / 10ps
```

سپس در قسمت مازول ابتدا عرض بیت های ورودی و خروجی را مشخص می کنیم طبق جدولی که در دستورکار آمده است.

جدول 1- پارامترهای سخت افزار

پیش فرض	شرح	پارامتر
8	عرض بیت درایه های ماتریسهای ورودی	W_IN
16	عرض بیت درایه های ماتریس خروجی	W_OUT
2	تعداد سطرهای ماتریس A	ROWS_A
2	تعداد ستونهای ماتریس A	COLS_A
2	تعداد سطرهای ماتریس B	ROWS_B
2	تعداد ستونهای ماتریس B	COLS_B

باید توجه داشته باشیم که اعداد جدول داده شده برای فاز اول پروژه مناسب نیستند زیرا تعداد سطر و ستون ها متفاوت است و باید آن را متناسب با ماتریس های خود تصحیح کرد.

برای تعریف مازول از روش زیر استفاده می کنیم:

```
module mymodule #(parameter size = 3)
(input [size : 0] a, input [size : 0] b,
output [size : 0] c) ;
assign c = a & b;
endmodule
```

تعریف پارامتر دلخواه

تعریف ورودی خروجی و عرض بیت ها

تعریف بدنه مازول

در نتیجه کد ما به این شکل شد.:

```
module multiplier #(parameter W_IN=8, W_OUT=16, ROWS_A=2, COLS_A=1, ROWS_B=1, COLS_B=3)
```

در مرحله بعدی تعیین ورودی ها و خروجی ها را

انجام می دهیم که به این صورت خواهد شد:

```
[input clk, input reset, input data_in, input mem_sel, input [1:0]row_in,
input [2:0]col_in, input [1:0]row_out, input [2:0]col_out, input signed[W_IN-1:0]data
output reg signed[W_OUT-1:0]out );
reg signed [7:0]A[0:1];
reg signed [7:0]B[0:2];
reg signed [15:0]result[0:1][0:2];
integer i,j;
```

بعد از تعیین ورودی ها و خروجی ها به تعریف بدنه

ماژول می پردازیم، در این بخش برنامه ما باید

حساس به لبه کلاک باشد . پس از اینکه برای این

مورد از (posedge clk) @always استفاده

کردیم. سپس با یک شدن data_in و صفر بودن

ریست به مازول اعلام می کنیم که می خواهیم داده

جدید را درون ماتریس قرار دهیم و

اگر mem_sel=0 شود اعداد وارد شده در

ماتریس A ذخیره شوند و اگر mem_sel=1 باشد،

در ماتریس B.

در نتیجه خواهیم داشت:

```
always @(posedge clk)
if (reset && data_in)begin
if(mem_sel)begin
B[row_in]<=data;
end
if(mem_sel==0)begin
A[col_in]<=data;
end
end
```

شرح نوشتن کد تست بنچ:

پس از ایجاد فایل تست بنچ در ابتدا time scale را به ۱۰ پیکو ثانیه تغییر دادیم که میتوان تغییر نداد.

همانطور که انتظار داریم ورودی ها خروجی ها را

مشاهده

کردیم:

```
module testbench_multiplier;

    // Inputs
    reg clk;
    reg reset;
    reg data_in;
    reg mem_sel;
    reg [1:0] row_in;
    reg [2:0] col_in;
    reg [1:0] row_out;
    reg [2:0] col_out;
    reg [7:0] data;

    // Outputs
    wire [15:0] out;
```

در حالت اولیه تمامی مقدار ها صفر در نظر گرفته می

شوند:

```
initial begin
    // Initialize Inputs
    clk = 0;
    reset = 0;
    data_in = 0;
    mem_sel = 0;
    row_in = 0;
    col_in = 0;
    row_out = 0;
    col_out = 0;
    data = 0;
```

در اینجا خود با دادن مقدار های تصادفی شکل موج

های خروجی خواسته شده را بدست خواهیم آورد.

در مرحله بعدی بعد از اینکه داده ها را دریافت

کردیم و به فرمول اصلی برنامه می رسیم که

چگونگی ضرب را نشان خواهد داد. همانطور که در

ابتدا در بخش ضرب ماتریسی توضیح دادیم چون

ماتریس اول دارای یک ستون و ماتریس دوم دارای

یک سطر است یعنی دیگر به جمع کردن حاصل

ضرب ها در کد نویسی نیازی نداریم در نتیجه داراییه

ها کافیت با یکدیگر ضرب ساده شوند. پس

کافیت دو متغیر i, j را بعنوان شماره سطر و

ستون ها معرفی کنیم و دستور ضرب درایه اول از

سطر اول ماتریس A در درایه اول از ستون اول

ماتریس B بنویسیم که به شرح زیر است:

```
for(i=0;i<2;i=i+1)begin
for(j=0;j<3;j=j+1)begin
result[i][j]=A[i]*B[j];
end
end
```

حال شرایطی را تعیین می کنیم که در صورت

فرخوانی آدرس سطر و ستون توسط کاربر حاصل

ضرب انجام شده آن درایه نمایش داده شود و

همچنین شرایطی که در آن ریست یک شود به معنی

اینکه خروجی را صفر کند، در نتیجه از دستور زیر

استفاده می کنیم و برنامه را با endmodule به پایان

رسانده و برنامه را ذخیره می کنیم:

```
always @ (posedge clk)begin
if(reset==0 && data_in==1)begin
out=result[row_out][col_out];
end else begin
out=0;
end
end
endmodule
```

توان مصرفی ماژول:

برای بدست آوردن توان مصرفی ماژول از بخش tools گزینه xpower analyzer را انتخاب کرده و توان مصرفی را مشاهده خواهیم کرد:

Category	Power (W)	Logic	IO	Memory	Block RAM
Logic	0.000	62	5700	1	1
IO	0.000	231	—	—	—
Memory	0.000	6	16	36	—
Block RAM	0.000	36	102	37	—
Total	0.014				

Source	Voltage	Current (A)	Power (W)
Vccint	1.200	0.004	0.000
Vccaux	2.500	0.003	0.000
Vccpwr	2.500	0.001	0.000
Total			0.014

در ابتدا برای تولید پالس ساعت از حلقه های نامتناهی به نام forever استفاده می کنیم. توجه داریم که از یک تاخیر در حلقه استفاده کنیم تا دچار هنگ نشود:

```
forever begin
clk=!clk;
#10;
end
```

توان مصرفی برحسب وات برابر ۰.۰۱۴ بدست آمد.

حداکثر فرکانس کلاک:

پس از اینکه در منوی tools کلاک را بعنوان ورودی معرفی کردیم در بخش گزارش برنامه این دیتا را بدست آوردیم:

در بخش بعدی به صورت رندوم اعداد را مقدار دهی می کنیم:

```
#20;
data_in = 1;
mem_sel = 0;
reset = 0;
data = $random;
row_in = 0;
col_in = 0;
#20;
```

Report Navigator

- Timing report description
- Timing summary
- Informational messages
- Timing constraints
 - TS_clk = PERIOD T... 20 ns HIGH 50%
 - Setup paths
 - Hold paths
 - Component switching limits
- Constraint compliance
- Data sheet report
- Trace settings

Endpoints

Path	Failing Paths
1 Paths for end point out_3 (SLICE_X9Y12.C0), 4 paths	4
2 Paths for end point out_7 (SLICE_X7Y12.C0), 4 paths	4
3 Paths for end point out_12 (SLICE_X9Y13.A2), 1 path	1

Slack (setup path): 26.85ns (requirement - (data path - clock path skew + uncertainty))

Source: Bmmu_A[1117]_data[17]_mem_6_0021

Destination: out_3 (FF)

Requirement: 20.00ns

Endpoints

Path	Failing Paths
1 Paths for end point A_0_15 (SLICE_X6Y15.D6), 1 path	1
2 Paths for end point B_0_0 (SLICE_X6Y18.A6), 1 path	1
3 Paths for end point B_0_3 (SLICE_X6Y18.D6), 1 path	1

Minimum Data Path as Fast Process Corner: A_0_15 to A_0_15

Location	Delay type	Delay(ns)	Physical Resource	Logical Resource(s)
SLICE_X6Y15.DQ	Tribe	0.200	A_0_15	A_0_15
SLICE_X6Y15.D6	net (fanout=1)	0.017	A_0_15	A_0_15
SLICE_X6Y18.CLK	Tribe	~0.190	Bmmu_A[1117]_data[17]_mem_6_0021	A_0_15
Total		0.217		(0.390ns logic, 0.017ns route) (95.9% logic, 4.1% route)

در حالت های بعدی نیز که در کد کامل مشاهده

خواهید کرد به همین منوال پیش خواهیم رفت.

در انتها نیز کد را با یک endmodule به پایان می رسانیم.

مورد از آن بلوک استفاده کرده و داخل شرط آن قرار می دهیم که حساس به لبه ی کلاک باشد،
posedge لبه بالارونده، و سپس دستورات را انجام دهد.

شرط های always بصورت موازی انجام می شوند یعنی اینکه در هر لبه کلاک در هر تعداد بلوک همه دستورات را چک می کند و دستورات را اجرا می کند.

نتایج بدست آمده در برنامه:

$$A = \begin{bmatrix} 36 \\ -127 \end{bmatrix}$$

$$B = [9 \quad 99 \quad 13]$$

$$AB = \begin{bmatrix} 324 & 3564 & 468 \\ -1143 & -12573 & -1651 \end{bmatrix}$$

همانطور که انتظار می رفت اعداد صحیحی بدست آمدند.

	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing Errors	Timing Score
Yes	TS_clk = PERIOD TIMEGRP "clk" 20 ns HIGH 50%	SETUP HOLD	16.341ns 0.407ns	3.659ns	0 0	0 0

Source Clock	Src: Rise	Src: Fall	Dest: Rise	Dest: Fall
clk	3.659			

در نتیجه خواهیم داشت:

$$3.659 + 0.407 = 4.066ns$$

و از آنجایی که داریم:

$$F = \frac{1}{T} = \frac{1}{4.066ns} = 246MHz$$

$$F = \frac{1}{T} = \frac{1}{3.659ns} = 273MHz$$

توضیح روند کار کلاک در برنامه:

در مدار های ترتیبی هر دستوری با کلاک انجام می شود. همانطور که میدانیم مدار های ترتیبی به این گونه اند که با کلاک کار می کردند و با استناد به مدار های منطقی t_holdtime , t_setuptime بین لبه بالارونده اول و لبه بالارونده بعدی دستورات را اجرا می کنند و دیتا پایدار می شود.

در fpga، برای اینکه تعریف کنیم با یک کلاک تنظیم شود و دستورات را انجام دهد، خود یک ورودی ای را تعریف می کنیم به نام clk که مفهوم کلاک را برای کاربر دارد.

همانطور که می دانیم همه مدار های ترتیبی در بلوک always توصیف می شوند. به همین دلیل در این

```

    result[i][j] =A[i]*B[j];
end
end
end
always @ (posedge clk)
if(reset==0 && data_in==1)begin
out=result[row_out][col_out];
end else begin
out=0;
end
endmodule

```

كد ماژول:

```

module mutrix_multiplier
#(parameter W_IN=8 , W_OUT=16 ,
ROWS_A=2 , COLS_A=1 ,
ROWS_B=1 , COLS_B=3 )
(input data_in, input mem_sel, input
reset, input clk,
input signed[W_IN-1 : 0]data ,input
[1 : 0]row_in, input [2 : 0]col_in,
input [1 :
0]row_out, input [2 : 0]col_out,
output reg signed [W_OUT-1 : 0]out
);
reg signed[7:0]A[1:0];
reg signed[7:0]B[2:0];
reg signed[15:0]result[1:0][2:0];
integer i,j;
always @ (posedge clk)
if(reset==0 && data_in==1)begin
if(mem_sel==0)begin
A[row_in] <=data;
end
if(mem_sel==1)begin
B[col_in]<=data;
end
end
for(i=0;i<2;i=i+1)begin
for(j=0;j<3;j=j+1)begin

```


کد تست بنچ:



```
.col_out(col_out),  
.out(out)  
);  
initial begin  
#20;  
clk=1;  
forever begin  
#10 clk =!clk;  
end  
end  
initial begin  
#20;  
data_in = 1;  
mem_sel = 0;  
reset = 0;  
data = $random;  
row_in = 0;  
col_in = 0;  
#20;  
data_in = 1;  
mem_sel = 0;  
reset = 0;  
data = $random;  
row_in = 1;  
col_in = 0;
```

```
module testbench_multiplier;  
// Inputs  
reg data_in;  
reg mem_sel;  
reg reset;  
reg clk;  
reg [7:0] data;  
reg [1:0] row_in;  
reg [2:0] col_in;  
reg [1:0] row_out;  
reg [2:0] col_out;  
// Outputs  
wire [15:0] out;  
// Instantiate the Unit Under Test  
(UUT)  
mutrix_multiplier uut (  
.data_in(data_in),  
.mem_sel(mem_sel),  
.reset(reset),  
.clk(clk),  
.data(data),  
.row_in(row_in),  
.col_in(col_in),  
.row_out(row_out),
```

```
row_out=0;
col_out=1;
#20;
row_out=0;
col_out=2;
#20;
row_out=1;
col_out=0;
#20;
row_out=1;
col_out=1;
#20;
row_out=1;
col_out=2;
end
```

```
endmodule
```

```
#20;
data_in = 1;
mem_sel = 1;
reset = 0;
data = $random;
row_in = 0;
col_in = 0;
#20;
data_in = 1;
mem_sel = 1;
reset = 0;
data = $random;
row_in = 0;
col_in = 1;
#20;
data_in = 1;
mem_sel = 1;
reset = 0;
data = $random;
row_in = 0;
col_in = 2;
#20;
row_out=0;
col_out=0;
#20;
```



خطاهایی که در برنامه با آن ها روبرو شدیم:

