

Diseño de Hardware y Software del Altavoz Inteligente ALMA: Plataforma Linux Embebida con Interfaces Multimedia y Conectividad Inalámbrica

Daniel Usme Urrea, Felipe Herrera Lopera, Daniel Galvis,

Mauricio Aguas Ramírez, Oscar Mercado Gómez

Equipo Tesla — Diseño de Productos Electrónicos 2026-1

Departamento de Ingeniería Electrónica y Telecomunicaciones

Universidad de Antioquia — Medellín, Colombia

Resumen—Este artículo presenta el diseño completo de hardware y software del sistema ALMA, altavoz inteligente de sobremesa basado en Linux, desarrollado por el Equipo Tesla de la Universidad de Antioquia. Constituye el tercer entregable del proyecto: cierra las decisiones de diseño a nivel de esquemáticos, BOM y restricciones de fabricación, partiendo de los requisitos del Entregable 1 (RF-01 a AMB-04) y las especificaciones técnicas del Entregable 2. La arquitectura integra el SoC NXP i.MX 8M Mini con cinco subsistemas funcionales diseñados en Altium Designer bajo metodología Top-Down. El documento incluye análisis de esquemáticos, restricciones de JLCPCB, requisitos de integridad de señal, análisis de costos para 1.000/10.000/100.000 unidades, arquitectura HW-SW y matriz de trazabilidad completa entre requisitos y diseño.

Palabras clave—Linux embebido, i.MX 8M Mini, altavoz inteligente, Altium Designer, esquemáticos jerárquicos, amplificador Clase D, MIPI DSI, SDIO, LPDDR4, PMIC, wake word, ICS-43434, diseño PCB, JLCPCB.

I. INTRODUCCIÓN

El proyecto ALMA es desarrollado por el Equipo Tesla del Departamento de Ingeniería Electrónica y Telecomunicaciones de la Universidad de Antioquia, integrado por Daniel Usme Urrea, Felipe Herrera Lopera, Daniel Galvis, Mauricio Aguas Ramírez y Oscar Mercado Gómez. El sistema corresponde a un altavoz inteligente de mesa orientado a la interacción por voz, la reproducción de contenido multimedia y el control de dispositivos en red local.

El Entregable 1 estableció los requisitos funcionales, no funcionales, de GUI y ambientales del producto (RF-01 a RF-17, RNF-01 a RNF-05, GUI-01 a GUI-06 y AMB-01 a AMB-04), junto con los criterios de aceptación y métodos de verificación verificables. Las restricciones más determinantes del diseño definidas en ese entregable fueron: captura de voz a hasta 2 metros (RF-01), latencia de respuesta máxima de 3 segundos (RNF-01), consumo máximo de 25 W (RNF-03), modo de espera de máximo 5 W (RNF-04), corte físico de micrófonos como requisito de privacidad (RNF-05) y operación en un rango de temperatura de 10 °C a 35 °C (AMB-01).

El Entregable 2 tradujo esos requisitos a especificaciones técnicas concretas: arreglo de 2 a 4 micrófonos MEMS digitales con $\text{SNR} \geq 63$ dB e interfaz I2S o PDM a 48 kHz (RF-01); pantalla MIPI DSI de 800×480 píxeles con refresco ≥ 30 fps (GUI-01); regulación mixta con convertidores conmutados para eficiencia y LDO exclusivo para la cadena de audio (RNF-03, RNF-04); amplificador Clase D para maximizar la eficiencia de la etapa de salida de audio (RF-05, RNF-03); y la decisión de delegar el procesamiento de señal de audio al Codec/DSP externo para descargar al SoC (RNF-01). También se identificaron en ese entregable dos decisiones abiertas: la configuración final del arreglo de micrófonos (2 vs. 4 cápsulas) y la necesidad de filtros LC adicionales en la salida de los reguladores conmutados.

El presente Entregable 3 cierra ambas decisiones abiertas (se implementaron dos micrófonos ICS-43434 y se incluyó el LDO MIC5219 como filtro de ruido para la alimentación de la cadena de audio) y consolida el diseño completo a nivel de esquemáticos en Altium Designer, BOM cerrado al 100 %, restricciones del fabricante JLCPCB, requisitos de integridad de señal, análisis de costos por volumen y arquitectura HW-SW. El resultado es un diseño técnicamente defendible y listo para avanzar a la etapa de ruteo de la PCB.

II. ARQUITECTURA FINAL DEL SISTEMA ALMA

ALMA está organizado en cinco subsistemas funcionales, coherentes con la partición definida en el Entregable 2. La comunicación entre subsistemas se realiza mediante Harnesses y Ports jerárquicos en Altium Designer, aplicando la metodología Top-Down.

A. Subsistema de Potencia

Satisface los requisitos RNF-03 (consumo máximo 25 W), RNF-04 (modo espera ≤ 5 W) y las restricciones de seguridad eléctrica identificadas en el Entregable 1. Implementa la topología de regulación mixta definida en el Entregable 2: conversión conmutada para los rails de alta eficiencia y LDO exclusivo para la cadena de audio.

La entrada de energía llega desde un conector USB-C Molex 105450-0101 a 12 V CC. El circuito de protección incluye fusible PTC rearmable MF-MSMF260-2 (2.6 A retención), diodo TVS SMAJ12A-E3/5A (400 W) y MOSFET P-channel IRF7410TRPBF para control del flujo de potencia, generando el rail protegido VBUS_PROTECTED [1]. Dos reguladores Buck sincrónicos TPS563249DDCR [16] generan VCC5V0 (5 V, 3 A) y VCC3V3 (3.3 V, 3 A) para periféricos. El PMIC BD71847AMWV-E2 [2], chip compañero oficial del i.MX 8M Mini, genera mediante sus ocho canales Buck internos todos los rails de baja tensión del procesador con la secuencia de encendido preprogramada en hardware. El LDO MIC5219-5.0YM5-TR [4] proporciona una versión limpia de 5 V para la cadena de audio analógico, resolviendo la restricción cruzada identificada en el Entregable 2 entre eficiencia energética y SNR del sistema de captura de voz.

B. Subsistema de Procesamiento Central

Satisface los requisitos RNF-01 (latencia ≤ 3 s), RNF-02 (arranque ≤ 60 s), RF-03 (interpretación de comandos), RF-10 (control de dispositivos en red) y RF-16/RF-17 (persistencia y restauración del estado). Centraliza el procesamiento pesado identificado en el Entregable 2.

El núcleo es el SoC NXP i.MX 8M Mini MIMX8MM6DVTLZAA [5], con cuatro núcleos ARM Cortex-A53 a 1.8 GHz (carga de trabajo principal: sistema operativo Linux, interfaz gráfica, control de red) y un coprocesador Cortex-M4 a 400 MHz (carga de trabajo de baja latencia: detección de wake word, buffer circular de captura de voz, satisfaciendo RF-02 y parcialmente RNF-01 mientras el clúster A53 permanece en modo de bajo consumo). La memoria RAM es LPDDR4 Micron MT53E1536M32D4DT-046, bus de 32 bits, 6 GB, operando a hasta 3.2 Gbps por pin. El SoC integra todos los controladores de las interfaces del sistema: SDIO, SAI/I2S, MIPI DSI, I2C, SPI y UART.

C. Subsistema de Audio

Satisface los requisitos RF-01 (captura a 2 m), RF-04 (privacidad hardware), RF-05 (reproducción), RF-06 (respuesta audible) y RF-07 (ajuste de volumen), con las especificaciones técnicas derivadas en el Entregable 2: $\text{SNR} \geq 63$ dB, frecuencia de muestreo de 48 kHz, amplificador Clase D.

La decisión abierta del Entregable 2 (2 vs. 4 micrófonos) se cierra en este entregable con la implementación de dos micrófonos MEMS digitales ICS-43434 [6]: uno configurado en canal izquierdo (pin LR = GND) y otro en canal derecho (pin LR = VCC_MICS), compartiendo el bus I2S. Este arreglo de dos elementos permite una diferenciación básica de dirección de llegada suficiente para la captura a 2 m en un entorno doméstico típico. El SNR especificado de 65 dBA (superior al mínimo de 63 dB del Entregable 2) satisface la especificación con margen. El requisito RNF-05 de corte físico de micrófonos se implementa mediante el switch mecánico DPDT JS202011JCQN con resistencia de pull-down de 10 k Ω en la línea VCC_MICS, garantizando 0 V absolutos en la alimentación de los micrófonos al activar el mute, imposible de eludir por software. El codec TLV320AIC3104IRHBT [7] opera como interfaz analógica-digital a 48 kHz con resolución de 24 bits, satisfaciendo la especificación del Entregable 2. El amplificador TPA3118D2DAPR [8] es Clase D con eficiencia $> 90\%$, alimentado desde VCC5V0, con el LDO MIC5219 en la cadena de alimentación del codec y los micrófonos para aislar el ruido de conmutación.

D. Subsistema de Conectividad

Satisface los requisitos RF-08 (WiFi), RF-09 (protocolos IP), RF-10 (control de dispositivos en red), RF-16/RF-17 (persistencia del sistema operativo y configuraciones) y el requisito de comunicación Bluetooth para streaming de audio.

El módulo Murata LBEE5KL1DX-883 [9], basado en el chipset CYW4343W, integra WiFi 802.11b/g/n y Bluetooth 5.1 con precertificación FCC/CE, cumpliendo el requisito de conformidad EMC del Entregable 1 (sección VIII). La NOR Flash Winbond W25Q128JVS (128 Mb, SPI Quad) almacena el firmware y las tablas de calibración de radio del módulo. El filtro DEA162450BT-1295A1 [10] y el conector U.FL completan la ruta de RF de 50 Ω hacia la antena externa.

E. Subsistema de Interfaz Gráfica (GUI)

Satisface los requisitos GUI-01 a GUI-05, con la especificación técnica del Entregable 2 de 800×480 píxeles a ≥ 30 fps por interfaz MIPI DSI. El requisito GUI-06 (control de iluminación RGB) no está implementado en los esquemáticos actuales (véase sección XII-F, brecha de diseño identificada).

La pantalla Waveshare de 5 pulgadas, resolución 800×480, interfaz MIPI DSI de cuatro lanes y táctil capacitivo I2C [11] satisface la especificación visual del Entregable 2. La comunicación se gestiona mediante el Harness MIPI_DSI_4L (cuatro pares diferenciales de datos + par de reloj) y LCD_CTRL (LCD_BL_EN, LCD_PWM, LCD_RESET). La interfaz táctil se gestiona por I2C_TOUCH (TP_SDA, TP_SCL, TP_INT, TP_RESET) con pull-ups de 4.7 k Ω a VCC3V3.

III. JUSTIFICACIÓN DE LA PARTICIÓN FÍSICA DEL HARDWARE

El Equipo Tesla ha tomado la decisión técnica de implementar ALMA en una única PCB principal. Esta decisión es coherente con la arquitectura de subsistemas definida en el Entregable 2 y se fundamenta en los siguientes argumentos:

Integridad de señal de las interfaces de alta velocidad. Las interfaces LPDDR4 (32 bits, hasta 3.2 Gbps por pin) y MIPI DSI (cuatro lanes a hasta 500 Mbps por lane) requieren trazos de alta velocidad con matching riguroso de longitudes. Distribuir el SoC y la memoria LPDDR4 en PCBs separadas introduciría discontinuidades de impedancia en los conectores inter-tarjeta que, a las frecuencias de operación del LPDDR4, provocarían reflexiones inaceptables y fallos de entrenamiento del canal durante el arranque [12]. La longitud máxima de las rutas LPDDR4 (< 25 mm) descarta físicamente cualquier conector inter-PCB.

Gestión térmica pasiva (RNF-03, AMB-01). El SoC i.MX 8M Mini soporta disipación pasiva por debajo de 70 °C. Una PCB única permite diseñar un plano de cobre continuo bajo el BGA que actúe como sumidero térmico hacia la carcasa, sin necesidad de ventiladores que generarían ruido acústico incompatible con la calidad de captura de voz requerida por RF-01. El riesgo de thermal throttling identificado en el Entregable 2 se mitiga con el uso de thermal pads hacia la carcasa externa.

Aislamiento de dominios analógico-digital (RNF-05, RF-01). La restricción cruzada del Entregable 2 entre el ruido de conmutación de los reguladores switching y el SNR de los micrófonos se resuelve mediante la estrategia de zonas funcionales en el layout de la PCB única (no mediante tarjetas separadas, que añadirían inductancia parásita en los cables de interconexión analógica), combinada con el LDO MIC5219 como aislador de ruido.

Costo y manufactura. Una PCB única elimina el costo de conectores FPC/FFC inter-tarjeta (USD 0.50–2.00 por conector en producción), cableados planos y el costo adicional de ensamble de múltiples tarjetas.

Nota de diseño: durante la revisión de los esquemáticos se identificaron inconsistencias de nomenclatura (nombres de Harnesses en el Top-Level vs. hojas hijas, nombres de rails de alimentación entre hojas, net name DRAM_VCC1.1 con carácter ilegal, designadores sin asignar) que están siendo corregidas en el proyecto de Altium antes de la entrega al docente y antes de iniciar el ruteo.

IV. DESARROLLO ESQUEMÁTICO DEL SISTEMA

A. Jerarquía y Coherencia

El proyecto en Altium Designer aplica la metodología Top-Down definida en el Entregable 2. La hoja TOP_level.SchDoc contiene los Sheet Symbols de los cinco subsistemas. La hoja de Potencia agrega un tercer nivel con cuatro sub-hojas (01_Entrada_y_Proteccion, 02_Reguladores_Buck, 03_Potencia_Audio y 04_PMIC_Alimentacion). Los Harnesses implementados para la comunicación inter-hojas son: HARNESS_SDIO_WIFI, HARNESS_UART_BT, HARNESS_I2S_BT, HARNESS_SPI_FLASH, MIPI_DSI_4L, LCD_CTRL e I2C_TOUCH.

B. Alimentaciones y Desacoples

La topología de regulación mixta del Entregable 2 se implementa íntegramente: reguladores conmutados (TPS563249DDCR) para VCC5V0 y VCC3V3 con eficiencia > 85 %; PMIC BD71847AMWV para los rails sub-voltio del procesador con filtros LC individuales por canal (inductores de 1–2.2 μ H, capacitores de 22 μ F en paralelo, rizado < 1 %); y LDO MIC5219 para el rail de 5 V de la cadena de audio analógico, resolviendo la restricción cruzada documentada en el Entregable 2. Cada dominio de alimentación del SoC incluye desacoples de 10 μ F + 100 nF en los nodos de entrada de cada grupo de pines BGA.

C. Protecciones

Las protecciones de entrada (TVS + PTC + MOSFET) cumplen los principios de seguridad eléctrica basados en IEC 62368-1 referenciados en el Entregable 1. El switch de privacidad (RNF-05) corta la alimentación VCC_MICS de los micrófonos a nivel de circuito, con pull-down de 10 k Ω que garantiza 0 V residuales, siendo imposible que el software reactive la escucha, tal como se especificó en el Entregable 2 (sección Subsistema Transversal de Potencia).

D. Correcciones Requeridas Antes del Layout

(1) Unificar nombres de Harnesses entre Top-Level y hojas hijas. (2) Unificar nomenclatura de rails (VCC5V0, VCC3V3, VCC1V8, VCC1V1_DRAM). (3) Ejecutar anotación automática de designadores. (4) Renombrar DRAM_VCC1.1 $\rightarrow$ VCC1V1_DRAM. (5) Conectar rails LCD_3V3 y LCD_5V0 al subsistema de potencia.

V. DESCRIPCIÓN TÉCNICA DE LA PCB POR ZONA FUNCIONAL

La PCB única de ALMA organiza los cinco subsistemas del Entregable 2 en zonas de layout diferenciadas.

A. Zona de Potencia

Función: recepción, protección y distribución de la energía. Satisface RNF-03 (≤ 25 W), RNF-04 (espera ≤ 5 W), seguridad eléctrica IEC 62368-1. Bloques: protección de entrada (USB-C + TVS + PTC + MOSFET), Buck VCC5V0/VCC3V3 (TPS563249), PMIC multi-canal (BD71847AMWV), LDO audio (MIC5219). Señales críticas: VBUS_PROTECTED (12 V, 5 A pico), rails sub-1V del procesador (hasta 4 A). Restricciones PCB: ancho mínimo de pista 2 mm para VBUS, pad expuesto del PMIC UQFN-56 para disipación térmica, acabado ENIG obligatorio.

B. Zona de Procesamiento Central

Función: ejecución de Linux, gestión de periféricos, procesamiento de wake word (RF-02, RNF-01). Bloques: SoC i.MX 8M Mini FCBGA-486 (paso 0.65 mm), LPDDR4 BGA-200. Interfaces hacia otras zonas: SDIO (conectividad), SAI/I2S (audio), MIPI DSI (GUI), I2C (GUI), SPI/UART (conectividad). Señales críticas: bus LPDDR4 32 bits (riesgo de integridad de señal más alto del sistema), cuatro pares diferenciales MIPI DSI. Restricciones: 10 capas, ENIG, vías 0.2 mm, fan-out BGA dog-bone.

C. Zona de Audio

Función: captura de voz a 2 m (RF-01), privacidad (RNF-05), reproducción (RF-05, RF-06, RF-07). Especificaciones del Entregable 2: SNR ≥ 63 dB (ICS-43434 entrega 65 dBA), 48 kHz, Clase D. Bloques: ICS-43434 $\times 2$, codec TLV320AIC3104, amplificador TPA3118D2DAPR, LDO MIC5219, switch JS202011JCQN.

Señales críticas: líneas analógicas codec → amplificador (sensibles a EMI), salida PWM del Clase D (fuente de EMI). Restricciones: plano de tierra analógico con star point único; separación ≥ 5 mm de pistas SDIO/RF.

D. Zona de Conectividad

Función: WiFi (RF-08, RF-09, RF-10), BT audio (RF-05), persistencia del SO y configuraciones (RF-16, RF-17). Bloques: módulo LBEE5KL1DX-883, NOR Flash W25Q128JVS, filtro RF DEA162450BT, cristal ABS07-120, conector U.FL. Señales críticas: pista RF de 50 Ω (módulo → filtro → antena), señales SDIO a 50 MHz. Restricciones: microstrip 50 Ω con plano de retorno continuo, sin transiciones de capa en la pista RF.

E. Zona de Interfaz Gráfica

Función: visualización del estado (GUI-01), control multimedia (GUI-02), ajuste de volumen (GUI-03), configuración WiFi (GUI-04), indicador de micrófono (GUI-05). Pantalla Waveshare 5", 800×480, MIPI DSI 4L, ≥ 30 fps, táctil I2C [11]. Señales críticas: cuatro pares MIPI DSI a hasta 500 Mbps/lane, impedancia diferencial 100 Ω . Restricciones: matching de longitudes ± 0.5 mm entre lanes, longitud máxima 60 mm, sin vías en los pares diferenciales.

VI. RESTRICCIONES DEL FABRICANTE DE PCB (JLCPCB)

Se selecciona JLCPCB como fabricante de referencia por disponibilidad de proceso de 10 capas con control de impedancia certificado y entrega desde Colombia en 2–3 semanas para prototipos [14]. La Tabla I resume las restricciones aplicables al diseño.

Parámetro	Valor (JLCPCB)	Aplicación en ALMA	Impacto en el diseño
Número de capas recomendado	10 capas	Fan-out BGA 486 pines i.MX 8M Mini	Obligatorio para enrutar el procesador
Ancho mínimo de pista	0.127 mm (5 mil)	Pistas en área BGA	Permite dog-bone fanout del BGA
Separación mínima	0.127 mm (5 mil)	Área BGA del SoC	Define la densidad de ruteo posible
Diámetro mínimo de perforación de vía	0.2 mm	Vías de salida del BGA	Límite de proceso; usar vías 0.25/0.45 mm
Anular ring mínimo	0.1 mm	Vías en área BGA	Requiere drill exacto; ENIG obligatorio
Relación de aspecto de vías	8:1 (máx.)	Tarjeta de 1.6 mm	Vías de 0.2 mm de perforación son viables
Espesor de tarjeta	1.6 mm (seleccionado)	Estándar de la industria	Compatible con conector FPC de la pantalla
Control de impedancia	± 10 %	MIPI DSI 100 Ω , LPDDR4 100 Ω , SDIO 50 Ω	Disponible como opción de fabricación en JLCPCB
Cobre externo	1 oz (35 μ m)	Pistas de potencia y señal	Suficiente para 3 A con ancho ≥ 1.5 mm
Cobre interno	0.5 oz	Planos de tierra y alimentación	Adecuado para planos de referencia
Acabado de superficie	ENIG (seleccionado)	BGA 0.65 mm del SoC	Obligatorio; coplanaridad < 12 μ m
Vías ciegas/enterradas	No disponibles	No aplica en este diseño	Diseñar solo con through-hole vías
Temperatura máx. reflow	260 °C	Todos los componentes	Compatible con todo el BOM

TABLA I. Restricciones de fabricación JLCPCB y su impacto en el diseño de ALMA.

El encapsulado FCBGA de 486 pines del i.MX 8M Mini con paso de 0.65 mm determina las restricciones más exigentes del proceso: ENIG obligatorio, diez capas mínimas y vías de 0.2 mm de diámetro en el límite del proceso estándar de JLCPCB. Estas restricciones deben configurarse como reglas DRC en Altium Designer (Manufacturing > Minimum Annular Ring y Hole Size) antes de iniciar el ruteo.

VII. REQUISITOS DE INTEGRIDAD DE SEÑAL

A. Bus LPDDR4 — Criticidad Alta

El bus LPDDR4 opera a 3.2 Gbps por pin, 32 bits de ancho. Las señales de reloj diferencial DQS: impedancia diferencial 100 Ω , matching de longitud ± 0.1 mm entre conductores del par y ± 0.5 mm entre señales DQ del mismo byte. Topología fly-by con terminación de 34 Ω . Plano de referencia continuo sin ranuras bajo todos los trazos. El incumplimiento puede generar fallos del proceso de entrenamiento del canal en el arranque o errores de memoria intermitentes [5][12].

B. Interfaz MIPI DSI — Criticidad Alta

Cuatro lanes a hasta 500 Mbps/lane. Impedancia diferencial 100 $\Omega \pm 10$ %. Matching de longitud entre lanes ± 0.5 mm. Sin vías en pares diferenciales; si son inevitables, transición simultánea en ambos conductores. Longitud total < 60 mm. Pérdida por inserción máxima 1 dB. Esta restricción satisface la especificación de refresco ≥ 30 fps del Entregable 2 (GUI-01) [11][15].

C. Bus SDIO (WiFi) — Criticidad Media

50 MHz, point-to-point. Impedancia 50 $\Omega \pm 10$ %. Matching entre CLK, CMD y D0-D3: ± 0.5 mm. Separación mínima de 5 mm de la zona RF. Resistencias de serie de 33 Ω near-end en el SoC para reducir reflexiones [9].

D. Pista RF de 50 Ω — Criticidad Alta

Microstrip coplanar de 50 Ω (para FR4, $\epsilon_r = 4.4$, dieléctrico de 0.2 mm: ancho ≈ 0.36 mm) entre el módulo Murata, el filtro DEA162450BT y el conector U.FL. Sin vías, sin esquinas en ángulo recto, sin transiciones de capa. Cualquier discontinuidad degrada la potencia irradiada y puede comprometer la conformidad EMC referenciada en el Entregable 1 (sección VIII, ETSI EN 303 645).

E. Audio Analógico — Criticidad Media

Las líneas analógicas entre el codec TLV320AIC3104 y el amplificador TPA3118D2DAPR deben permanecer en la zona de audio con plano de tierra propio. Star point único bajo el codec. Capacitores de desacoplo de VCC_AUDIO dentro de 500 μm de los pines de alimentación. La salida PWM del Clase D (300–400 kHz): trazos cortos (< 50 mm), anchos (> 1 mm), alejados de las entradas del codec [7][8][13]. Esta separación es crítica para satisfacer el SNR ≥ 63 dB requerido por el Entregable 2.

F. Corriente de Alta Potencia — Criticidad Media

VBUS_PROTECTED (hasta 5 A pico): ancho mínimo 2 mm en cobre de 1 oz (IPC-2221B, $\Delta T \leq 10$ °C). Rails VCC5V0 y VDD_ARM: ≥ 1.5 mm y ≥ 1 mm respectivamente. Para corrientes > 3 A se complementan pistas anchas con planos de distribución de potencia en capas internas.

VIII. ANÁLISIS DEL BILL OF MATERIALS

El BOM del proyecto ALMA contiene 38 referencias únicas de componentes, completamente especificadas con número de parte, fabricante, valor nominal, tolerancia, tensión de trabajo y encapsulado. No existen componentes marcados como TBD ni placeholders sin referencia concreta, lo que evidencia la madurez del diseño a nivel de Entregable 3. La Tabla II presenta los componentes principales por subsistema.

Componente	Descripción	Cant.	Designador	Subsistema	Criticidad
MIMX8MM6DVTLZAA	SoC i.MX 8M Mini, Quad A53 1.8 GHz + M4 400 MHz, FCBGA-486	1	U1	Procesador	Alta
MT53E1536M32D4DT-046	LPDDR4, 6 GB, bus 32 bits, 3.2 Gbps/pin, BGA-200	1	lp	Procesador	Alta
BD71847AMWV-E2	PMIC companion i.MX 8M Mini, 8 Buck	1	GENERADOR...	Potencia	Alta

	+ 6 LDO, UQFN-56				
TPS563249DDCR	Buck sinc. 4.5–17 V, 3 A, TSOT-23	2	RIEL_5V, RIEL_3V3	Potencia	Media
LBEE5KL1DX-883	Módulo WiFi 802.11b/g/n + BT 5.1, CYW4343W, precert. FCC/CE	1	MODULO_CONECTIVIDAD	Conectividad	Alta
TLV320AIC3104IRHBT	Codec estéreo 24-bit, 48 kHz, ADC+DAC, I2S, VQFN- 32	1	Codec audio	Audio	Alta
TPA3118D2DAPR	Amp. Clase D, hasta 50 W mono, eficiencia > 90 %, HTSSOP-32	1	amplific de audio	Audio	Media
ICS-43434	Micrófono MEMS digital, I2S, 48 kHz, SNR 65 dBA, 3.5×2.65 mm	2	micro1, micro2	Audio	Media
MIC5219-5.0YM5-TR	LDO 5 V, 500 mA, filtro ruido analógico, SOT-23-5	1	FILTRO_LDO	Potencia/Audio	Media
Waveshare Touch Display	TFT 5", 800×480, MIPI DSI 4L, ≥ 30 fps, táctil cap.	1	display	GUI	Media
W25Q128JVS	NOR Flash 128 Mb, SPI Quad, firmware WiFi/BT	1	Memoria_flash_NOR	Conectividad	Media
MF-MSMF260-2	Fusible PTC 2.6 A, 6 V, SMD 1812	1	F1	Potencia	Media
SMAJ12A-E3/5A	TVS unidireccional 400 W, 19.9 V clamping, DO-214AC	1	D1	Potencia	Media
IRF7410TRPBF	MOSFET P- ch, Vdss -12 V, Id -16 A, Rds 7 mΩ, SO-8	1	Q1	Potencia	Media
DEA162450BT-1295A1	Filtro BP RF 2450 MHz,	1	FILTER_BP	Conectividad	Media

	50 Ω , SMD 0603				
ABS07-120-32.768KHZ-T	Cristal 32.768 kHz ± 20 ppm, CSMD	1	Cristal1	Conectividad	Baja
105450-0101	Conector USB-C 24 pines SMD, Molex	3	J ($\times 3$)	Potencia	Media
JS202011JCQN	Switch DPDT, corte físico micrófonos (RNF-05)	1	SW1	Audio	Media
TPA311DR	Amp. Clase AB, 0.7 W, SOIC-8 (hoja potencia audio)	1	U4	Potencia	Media
VLS252010HBX-2R2M-1 / RL622-101K-RC	Inductores de potencia 2.2 μ H / 100 μ H (filtros Buck y PMIC)	6	L1–L6	Potencia	Baja
Pasivos (R, C, varios)	Resistores y capacitores 0402/0805 (~50 referencias)	~50	Varios	Todos	Baja

TABLA II. BOM de ALMA — componentes principales por subsistema.

Los componentes de mayor criticidad son el SoC, el PMIC y el módulo de conectividad. El PMIC BD71847AMWV-E2 es el chip compañero oficial del i.MX 8M Mini, lo que elimina el riesgo de incompatibilidad de secuencia de encendido documentado en el Entregable 2 (riesgo de fallo catastrófico del procesador si un rail se enciende fuera de orden). Los dos micrófonos ICS-43434 cumplen la especificación mínima de $\text{SNR} \geq 63$ dB del Entregable 2 con un margen de 2 dB (65 dBA entregados). El codec TLV320AIC3104 satisface el requisito de 48 kHz especificado en el Entregable 2.

Brecha de BOM identificada: los requisitos RF-14, RF-15 y GUI-06 del Entregable 1 (control de iluminación RGB) no tienen representación en el BOM actual ni en los esquemáticos. Este aspecto se documenta como riesgo en la sección XII-F.

IX. ESTUDIO DE COSTOS

El análisis se realizó con precios de referencia de Mouser Electronics y Digi-Key (junio 2026) para volúmenes de 1.000, 10.000 y 100.000 unidades. Supuestos: (a) disponibilidad de todos los componentes en el volumen analizado; (b) sin costos NRE, certificaciones ni carcasa; (c) PCB de 10 capas con ENIG en JLCPCB; (d) ensamble SMT doble cara con inspección AOI. La Tabla III presenta el desglose.

Componente / Ítem	@1k	@10k	@100k	% @1k	Subsistema
MIMX8MM6DVTLZAA	35.00	27.00	19.00	26.2%	Procesador
Waveshare Display 5"	32.00	24.00	17.00	24.0%	GUI
MT53E1536M32D4DT-046 (LPDDR4)	22.00	16.00	11.00	16.5%	Procesador
LBEE5KL1DX-883 (WiFi/BT)	10.50	7.80	5.50	7.9%	Conectividad
BD71847AMWV-E2 (PMIC)	4.50	3.20	2.20	3.4%	Potencia

TLV320AIC3104 (Codec)	3.80	2.70	1.90	2.8%	Audio
ICS-43434 ×2 (Micrófonos)	2.80	1.90	1.30	2.1%	Audio
105450-0101 USB-C ×3	5.00	3.50	2.50	3.7%	Potencia
TPA3118D2DAPR (Amp. Clase D)	2.40	1.70	1.20	1.8%	Audio
TPS563249DDCR ×2 (Buck)	1.60	1.10	0.80	1.2%	Potencia
Pasivos, inductores, protecciones	7.57	5.34	3.72	5.7%	Todos
W25Q128JVS + U.FL + JST + SW + MIC5219	4.26	3.00	2.10	3.2%	Conectividad/Audio
DEA162450BT + ABS07 + TPA311DR	2.75	1.96	1.37	2.1%	Conectividad/Potencia
SUBTOTAL COMPONENTES	134.18	99.20	69.59	100%	
PCB 10L ENIG ~120 cm ² (JLCPCB)	22.00	15.00	10.00	—	
Ensamble SMT + AOI (estimado)	15.00	8.00	4.00	—	
COSTO TOTAL POR UNIDAD	171.18	122.20	83.59	—	

TABLA III. Análisis de costos de ALMA por volumen de producción (precios de referencia USD, junio 2026).

El SoC (26.2 %) y la pantalla (24.0 %) dominan el costo a volumen bajo. Al escalar de 1.000 a 100.000 unidades, el costo total unitario se reduce 50.9 %, evidenciando que la viabilidad económica del producto requiere al menos 10.000–20.000 unidades anuales para alcanzar márgenes comerciales razonables con un precio de venta al público de USD 180–220. La principal palanca de reducción de costos es migrar la pantalla Waveshare a un panel MIPI DSI de fabricante directo, lo que podría ahorrar USD 6–13 por unidad a 100.000 unidades (ahorro anual potencial de USD 600k–1.3M). Los dos micrófonos ICS-43434 representan solo USD 2.80 por unidad a 1.000 unidades, confirmando que la decisión de 2 micrófonos (vs. 4) del Entregable 2 fue correcta desde la perspectiva de costo.

X. INTERACCIÓN HARDWARE–SOFTWARE

A. Capa de Firmware de Arranque

El bootloader U-Boot (cargado desde la ROM interna del i.MX 8M Mini) ejecuta el proceso de entrenamiento del bus LPDDR4 utilizando el BSP de NXP y luego transfiere el control al kernel Linux. El PMIC BD71847AMWV-E2 se inicializa por hardware antes del arranque del SoC, garantizando que todos los rails del procesador estén estables antes del primer ciclo de reloj (requisito RNF-02: arranque ≤ 60 s, donde la mayor parte del tiempo lo consume el kernel de Linux). El módulo Murata carga sus parches de firmware desde la NOR Flash W25Q128JVS en la inicialización de su driver.

B. Sistema Operativo y Drivers del Kernel

Linux embebido (Yocto Project / meta-imx, arquitectura ARMv8). Los drivers del kernel gestionan: el bloque LCDIF del i.MX 8M Mini para el panel MIPI DSI mediante el subsistema DRM/KMS (GUI-01 a GUI-05); el subsistema ALSA y el driver ASoC para el codec TLV320AIC3104 y los micrófonos ICS-43434 a 48 kHz por los bloques SAI (RF-01, RF-05, RF-06); el driver cfg80211/mac80211 para WiFi sobre SDIO (RF-08, RF-09, RF-10); y el driver Input/evdev para el táctil I2C del panel (GUI-02, GUI-03).

C. Middleware y Servicios

GStreamer gestiona los pipelines de captura de voz (RF-01: ICS-43434 → ALSA → algoritmo AEC/NS → buffer circular de 48 kHz en Cortex-M4 para detección continua de wake word, RF-02) y de reproducción de audio (RF-05, RF-06: GStreamer → ALSA → TLV320AIC3104 → TPA3118D2DAPR → altavoz). La pila BlueZ gestiona BT 5.1 sobre UART con perfiles A2DP y HFP (streaming de audio BT). El daemon wpa_supplicant gestiona la asociación WiFi (RF-08). La detección del wake word (RF-02, RNF-01) se ejecuta en el coprocesador Cortex-M4 con acceso directo al bloque SAI, reduciendo la latencia de activación a < 50 ms mientras los núcleos A53 están en modo bajo consumo (contribución al cumplimiento de RNF-04, espera ≤ 5 W).

D. Aplicación y GUI

La GUI se renderiza mediante Qt5/Wayland sobre el GPU Vivante GC NanoUltra del i.MX 8M Mini, mostrando el estado del sistema (GUI-01), control de reproducción (GUI-02), ajuste de volumen (GUI-03), configuración WiFi (GUI-04) e indicador de estado del micrófono (GUI-05). La lógica de aplicación gestiona la interpretación de comandos (RF-03), el control de dispositivos en red (RF-10) mediante MQTT/HTTP REST, y la persistencia de configuraciones (RF-16, RF-17) en una partición dedicada de la eMMC interna del SoC.

XI. TRAZABILIDAD ENTRE REQUISITOS Y DISEÑO

La Tabla IV presenta la matriz de trazabilidad completa que relaciona cada requisito del Entregable 1 con la decisión de diseño de hardware del Entregable 3 y la evidencia en los esquemáticos.

ID	Bloque responsable	Decisión de diseño (E3)	Evidencia en esquemáticos	Satisfacción del requisito
RF-01	Audio	2× ICS-43434 MEMS I2S, 48 kHz, SNR 65 dBA; LDO MIC5219 para VCC_MICS limpia	Hoja Sonido.SchDoc: micro1, micro2, LDO MIC5219, bus AUDIO_I2S_BUS	SNR 65 dBA > mínimo 63 dB (E2); captura a 2 m verificable en laboratorio (E1 criterio: ≥ 80% comandos)
RF-02	Procesador	Cortex-M4 del i.MX 8M Mini ejecuta wake word en buffer circular SAI de 48 kHz	Hoja Procesador: MIMX8MM6DVTLZAA (bloque Cortex-M4 integrado)	Detección continua sin activar clúster A53; latencia < 50 ms; ≥ 90% tasa de detección (E1 criterio)
RF-03	Procesador	Linux + motor ASR en Cortex-A53; pipeline de inferencia en tiempo real	Hoja Procesador: i.MX 8M Mini; arquitectura HW-SW sección X	≥ 85% comandos ejecutados (E1 criterio); procesamiento en ARM64 con Linux
RF-04 / RNF-05	Audio	Switch DPDT JS202011JCQN + pull-down 10 kΩ; corte en VCC_MICS a nivel de circuito	Hoja Sonido.SchDoc: SW1, R1 pull-down, línea VCC_MICS	0 V en VCC_MICS al activar mute; imposible reactivar por SW; señal visual en ≤ 1 s (E1 criterio)
RF-05	Audio	Codec TLV320AIC3104 + Amp. Clase D TPA3118D2DAPR; alimentado desde VCC5V0	Hoja Sonido.SchDoc: codec + amplificador + bus I2S	Reproducción continua ≥ 10 min sin fallos (E1 criterio); eficiencia Clase D > 90%
RF-06	Procesador / Audio	Síntesis TTS en SW; audio enviado por I2S al codec; amplificado a altavoz	Pipeline GStreamer sección X; hardware audio sección II-C	Respuesta audible generada tras comando válido (E1 criterio); latencia parte de RNF-01
RF-07	GUI / Audio	Control de volumen por interfaz táctil Qt5; comandos I2C al codec TLV320AIC3104	Hoja Interfaz_grafica.SchDoc: I2C_TOUCH; Hoja Sonido.SchDoc: codec	Ajuste de volumen desde panel táctil o controles físicos (E1 criterio: correspondencia visual/audio)
RF-08	Conectividad	Módulo LBEE5KL1DX-883 (WiFi 802.11b/g/n) sobre SDIO; driver cfg80211 en Linux	Hoja Conectividad.SchDoc: LBEE5KL1DX-883 + HARNESS_SDIO_WIFI	Conexión WiFi estable; wpa_supplicant WPA2; configuración desde GUI-04 (E1 criterio: conexión exitosa)
RF-09	Conectividad	Stack TCP/IP en Linux sobre WiFi SDIO	Hoja Conectividad.SchDoc: módulo WiFi; capa HW-SW sección X	Comunicación IP con otros dispositivos de la red local (E1 criterio:)

				comunicación con al menos un dispositivo)
RF-10	Procesador / Conectividad	Aplicación ALMA con protocolo MQTT/HTTP sobre WiFi; cliente en Linux	Hoja Procesador + Conectividad; arquitectura SW sección X-D	Control de dispositivos en red local (E1 criterio: control exitoso verificable)
RF-14 / RF-15 / GUI-06	—	BRECHA: iluminación RGB no implementada en los esquemáticos actuales	Ninguna hoja del proyecto contempla LEDs RGB ni controlador	Requisito no satisfecho. Ver sección XII-F para plan de corrección
RF-16 / RF-17	Procesador	Partición eMMC dedicada en el i.MX 8M Mini para configuraciones y estado del sistema	Arquitectura HW-SW sección X-D; SoC incluye controlador eMMC nativo	Almacenamiento y restauración de configuraciones tras reinicio (E1 criterio: funcionamiento correcto post-reboot)
RNF-01	Procesador	Cortex-M4 para wake word (< 50 ms) + pipeline ASR optimizado en A53	Arquitectura HW-SW secciones X-B, X-C	Latencia total ≤ 3 s en $\geq 90\%$ de casos (E1 criterio); wake word < 50 ms; ASR + respuesta en tiempo restante
RNF-02	Potencia / Procesador	PMIC con secuencia de encendido HW; Linux con arranque optimizado (Yocto)	Hoja PMIC: BD71847AMWV; arquitectura SW sección X-A	Arranque ≤ 60 s desde encendido (E1 criterio: ≤ 60 s verificable por log del sistema)
RNF-03	Potencia	Buck TPS563249 (eficiencia > 85 %) + Amp. Clase D TPA3118 (> 90 %); PMIC bajo consumo	Hoja 02_Reguladores_Buck + Hoja Sonido.SchDoc	Consumo activo ≤ 25 W (E1 criterio: medición con analizador de potencia)
RNF-04	Potencia / Procesador	Cortex-M4 activo en espera; clúster A53 en modo bajo consumo; periferia inactiva	Arquitectura HW-SW sección X-C (detección wake word en M4)	Consumo en espera ≤ 5 W (E1 criterio: medición directa)
GUI-01	GUI	Qt5/Wayland sobre MIPI DSI 800×480 ≥ 30 fps; actualización del backend en ≤ 1 s	Hoja Interfaz_grafica.SchDoc: MIPI_DSI_4L; arquitectura SW sección X-D	Estado del sistema visible en la pantalla con latencia ≤ 1 s (E1 criterio)
GUI-04	GUI / Conectividad	Pantalla táctil I2C; UI de configuración WiFi en Qt5; wpa_supplicant	Hoja Interfaz_grafica.SchDoc: I2C_TOUCH; hoja Conectividad	Configuración WiFi desde la interfaz (E1 criterio: conexión exitosa desde la pantalla)
AMB-01	Potencia / Procesador	Disipación pasiva del SoC; Amp. Clase D sin disipador; PMIC eficiente	Justificación procesador (E2); análisis térmico pendiente en prototipo	Operación entre 10 °C y 35 °C sin throttling (E1 criterio: operación estable en ambiente controlado)
AMB-02	Potencia	Componentes con rango de humedad comercial estándar (20–85 % HR)	BOM: todos los componentes seleccionados cubren el rango 20–80 % HR	Operación sin fallos en 20–80 % HR (E1 criterio: prueba en ambiente controlado)

TABLA IV. Matriz de trazabilidad completa entre requisitos del Entregable 1, decisiones de diseño del Entregable 3 y evidencia en los esquemáticos.

XII. RIESGOS TÉCNICOS Y DECISIONES SENSIBLES

A. Bus LPDDR4 — Riesgo Alto

El bus LPDDR4 de 32 bits a 3.2 Gbps por pin es el mayor riesgo de integridad de señal del diseño. Un error en el matching de longitudes puede impedir el arranque del sistema (fallo del entrenamiento del canal). Mitigación: seguir el layout de referencia de NXP (Application Note AN12838); realizar simulación SI con HyperLynx antes del ruteo final; verificar el arranque en el prototipo midiendo los márgenes de ojo del bus LPDDR4.

B. Coexistencia Analógico-Digital — Riesgo Medio

La restricción cruzada del Entregable 2 (ruido de conmutación de reguladores vs. $\text{SNR} \geq 63$ dB de micrófonos) se mitiga en el diseño con el LDO MIC5219 y la estrategia de zonas de layout. Sin embargo, la coexistencia del amplificador Clase D (EMI a 300–400 kHz) y el módulo WiFi (2.4 GHz) con el codec analógico en la misma PCB introduce un riesgo residual. Mitigación: medir el SNR del sistema de audio con el amplificador y el WiFi activos durante la puesta en marcha del prototipo; si el SNR cae por debajo de 63 dB, añadir ferritas de modo común en las líneas de señal analógica.

C. Inconsistencias de Nomenclatura — Riesgo Crítico en Proceso de Corrección

Las inconsistencias de nomenclatura identificadas en la revisión de los esquemáticos (Harnesses, rails de alimentación, net DRAM_VCC1.1, designadores con '??') generan errores de compilación que bloquean la transferencia del netlist al PCB. Mitigación: estas correcciones son el paso prioritario del equipo antes de la entrega del proyecto de Altium al docente y antes de iniciar el ruteo.

D. Disponibilidad de Componentes — Riesgo Medio

El MIMX8MM6DVTLZAA, el BD71847AMWV-E2 y el LPDDR4 Micron tienen tiempos de entrega de 16–26 semanas. Se recomienda realizar la orden de compra con al menos 20 semanas de anticipación y adquirir al menos dos unidades de cada componente de alta criticidad para el prototipo.

E. Complejidad del BGA y Ensamble — Riesgo Medio

El FCBGA de 486 pines con paso de 0.65 mm requiere perfil de temperatura de reflow calibrado, inspección de rayos X del primer ensamble para verificar el mojado de las bolas BGA y disponibilidad de un contratista de manufactura con experiencia documentada en BGA de paso fino.

F. Iluminación RGB — Brecha de Requisito Identificada

Los requisitos RF-14 (control de iluminación RGB), RF-15 (RGB como indicador de estado) y GUI-06 (control de RGB desde la interfaz) del Entregable 1 no están implementados en los esquemáticos ni en el BOM del Entregable 3. Esta es una brecha de trazabilidad que debe resolverse. El equipo debe decidir: (a) añadir un controlador LED RGB (por ejemplo, un LP5018 de TI o equivalente sobre I2C) en una revisión del esquemático, o (b) declararlos fuera del alcance del prototipo actual con justificación técnica. En cualquier caso, la decisión debe quedar documentada antes de la entrega final del proyecto de Altium al docente.

G. Pantalla Waveshare — Riesgo de Producción

La pantalla Waveshare, siendo un módulo comercial de mercado abierto, presenta mayor riesgo de discontinuación en ciclos de producción largos y menor margen de negociación de precio en volumen. Para una versión de producción de ALMA se recomienda migrar a un panel MIPI DSI con driver ST7701S adquirido directamente al fabricante del panel.

XIII. CONCLUSIONES

El Equipo Tesla ha completado el diseño esquemático del altavoz inteligente ALMA con un nivel de madurez técnica que demuestra coherencia entre los requisitos definidos en el Entregable 1 y las decisiones de diseño del Entregable 3. Las dos decisiones abiertas del Entregable 2 quedan cerradas: el arreglo de micrófonos se implementa con dos ICS-43434 ($\text{SNR} 65$ dBA, por encima del mínimo de 63 dB especificado), y el aislamiento del ruido de conmutación en la cadena de audio se resuelve con el LDO MIC5219 como regulador de bajo ruido exclusivo para VCC_MICS y VCC_AUDIO.

La arquitectura seleccionada, centrada en el SoC NXP i.MX 8M Mini con su chip compañero oficial BD71847AMWV-E2, elimina el riesgo de secuencia de encendido identificado en el Entregable 2 y proporciona la base computacional para cumplir RNF-01 (latencia ≤ 3 s) mediante la combinación del coprocesador Cortex-M4 para la detección de wake word (< 50 ms) y el clúster Cortex-A53 para el reconocimiento de voz e interpretación de comandos.

Se identificaron dos aspectos que requieren atención antes de la entrega final: (1) las inconsistencias de nomenclatura en los esquemáticos de Altium Designer (Harnesses, rails de alimentación, net DRAM_VCC1.1), cuya corrección es el paso prioritario del equipo; (2) la brecha de implementación de los requisitos de iluminación

RGB (RF-14, RF-15, GUI-06), que no tienen representación en el diseño actual y deben resolverse con una decisión explícita del equipo.

El análisis de costos confirma que el sistema es económicamente viable para producción a escala media. A 100.000 unidades, el costo de fabricación de USD 80.59 por unidad permite márgenes comerciales razonables en el segmento de asistentes de mesa de gama media, siendo el SoC y la pantalla los componentes que dominan el costo y sobre los que se deben concentrar los esfuerzos de negociación en volumen.

Una vez corregidas las inconsistencias de nomenclatura, completada la decisión sobre la iluminación RGB y verificada la coherencia de todos los Ports y Sheet Entries en la jerarquía de Altium, el diseño de ALMA estará en condiciones de avanzar a la etapa de layout de PCB con trazabilidad completa desde los 25 requisitos del Entregable 1 hasta las decisiones concretas de hardware implementadas.

REFERENCIAS

- [1] Infineon Technologies, "IRF7410TRPBF Datasheet, P-channel HEXFET Power MOSFET," Rev. B, 2019. [En línea]. Disponible en: <https://www.infineon.com>
- [2] ROHM Semiconductor, "BD71847AMWV Power Management IC for i.MX8M Applications Processor – Datasheet," Rev. 005, 2021. [En línea]. Disponible en: <https://fscdn.rohm.com/en/products/databook/datasheet/ic/power/bd71847amwv-e.pdf>
- [3] NXP Semiconductors, "i.MX 8M Mini Applications Processor Reference Manual," IMX8MMRM, Rev. 3, 2021. [En línea]. Disponible en: <https://www.nxp.com/docs/en/reference-manual/IMX8MMRM.pdf>
- [4] Microchip Technology (Micrel), "MIC5219 Low-Dropout Voltage Regulator, 500mA Datasheet," 2014. [En línea]. Disponible en: <https://ww1.microchip.com>
- [5] NXP Semiconductors, "i.MX 8M Mini Applications Processor – Data Sheet," IMX8MMIEC, Rev. 2, 2020. [En línea]. Disponible en: <https://www.nxp.com>
- [6] InvenSense / TDK, "ICS-43434 MEMS Microphone with Bottom Port and I2S Interface – Datasheet," Rev. 1.3, 2018. [En línea]. Disponible en: <https://invensense.tdk.com>
- [7] Texas Instruments, "TLV320AIC3104 Low-Power Stereo Codec, SLOS602F," 2013. [En línea]. Disponible en: <https://www.ti.com/lit/ds/symlink/tlv320aic3104.pdf>
- [8] Texas Instruments, "TPA3118D2 30-W Stereo / 60-W Mono Class-D Amplifier, SLOS664C," 2015. [En línea]. Disponible en: <https://www.ti.com/lit/ds/symlink/tpa3118d2.pdf>
- [9] Murata Manufacturing, "LBEE5KL1DX Series Wi-Fi/Bluetooth Module – Product Specification," Rev. 1.2, 2021. [En línea]. Disponible en: <https://www.murata.com>
- [10] TDK/EPCOS, "DEA162450BT-1295A1 Band Pass Filter 2450 MHz – Datasheet," 2020. [En línea]. Disponible en: <https://product.tdk.com>
- [11] Waveshare Electronics, "5inch DSI LCD 800x480 Capacitive Touch – User Manual," 2023. [En línea]. Disponible en: https://www.waveshare.com/wiki/5inch_DSI_LCD
- [12] Micron Technology, "LPDDR4/LPDDR4X SDRAM PCB Design Guidelines, TN-49-17," 2019. [En línea]. Disponible en: <https://media-www.micron.com>
- [13] H. W. Ott, Electromagnetic Compatibility Engineering. Hoboken, NJ, USA: Wiley, 2009.
- [14] JLCPCB, "PCB Manufacturing Capabilities and Design Rules," 2024. [En línea]. Disponible en: <https://jlcpcb.com/capabilities/pcb-capabilities>
- [15] MIPI Alliance, "MIPI D-PHY Specification v2.1," 2021. [En línea]. Disponible en: <https://www.mipi.org/specifications/d-phy>
- [16] Texas Instruments, "TPS563249 4.5-V to 17-V Input, 3-A Step-Down Converter, SLVSDA0A," 2020. [En línea]. Disponible en: <https://www.ti.com/lit/ds/symlink/tps563249.pdf>
- [17] Ministerio de Minas y Energía, Reglamento Técnico de Instalaciones Eléctricas (RETIE), Colombia, 2013.
- [18] IEC 62368-1, Audio/video, information and communication technology equipment – Safety requirements.
- [19] ETSI EN 303 645, Cyber Security for Consumer Internet of Things, 2020.
- [20] Equipo Tesla, "Entregable 1: Requisitos del Proyecto ALMA," Diseño de Productos Electrónicos 2026-1, Universidad de Antioquia, 2026.
- [21] Equipo Tesla, "Entregable 2: Especificaciones Técnicas y Arquitectura del Producto ALMA," Diseño de Productos Electrónicos 2026-1, Universidad de Antioquia, 2026.