


Микросхема ЭППЗУ Flash-типа с последовательным интерфейсом 1636PP52У, К1636PP52У, К1636PP52УК



Тип корпуса:

НН – неделя выпуска

 16-ти выводной металлокерамический корпус 5119.16-А

Основные характеристики микросхемы:

- Емкость ЭППЗУ 1 Мбит (128К x 8);
- Наличие последовательного интерфейса SPI;
- Напряжение питания: 3,0 5,5 В;
- Совместимость с уровнями КМОП схем;
- Технологический процесс 0,18 мкм;
- Частота работы SPI до 50 МГц;
- Ток потребления в режиме хранения не более 2 мА;
- Динамический ток потребления в режиме считывания, записи и стирания не более 15 мА;
- 2 сектора по 64 Кбайт;
- Возможность стирания секторов и всей памяти;
- Возможность записи побайтно;
- Гарантированное количество циклов записи/стирания 15 000;
- Время хранения информации 13 лет при температуре 125 °C;
- Программный метод детектирования окончания циклов стирания и записи;
- Встроенная схема формирования высоковольтного напряжения программирования и стирания;
- Встроенная схема сброса при включении питания;
- Рабочий диапазон температур:

Обозначение	Диапазон
1636PP52Y	минус 60 – 125 °C
К1636РР52У	минус 60 – 125 °C
К1636РР52УК	0 – 70 °C

Общее описание и область применения микросхемы

Микросхемы интегральные 1636PP52У (далее – микросхемы) представляют собой энергонезависимые запоминающие устройства типа «Flash» с последовательным интерфейсом и предназначены для хранения и оперативной модификации массивов данных, программного обеспечения и регулирующих воздействий аппаратуры специального назначения.

1 Структурная блок-схема микросхемы




Рисунок 1 – Структурная блок-схема микросхемы

2 Условное графическое обозначение




Рисунок 2 – Условное графическое обозначение

3 Описание выводов

Таблица 1 – Описание выводов

№ вывода корпуса	Обозначение вывода	Назначение вывода
1, 2, 7 – 10, 15, 16	NC	Свободный
3	SO	Выход данных
4, 13	GND	Общий
5, 12	UCC	Питание
6	SI	Вход данных
11	SCK	Вход тактовый
14	nCS	Вход разрешения выборки (активный низкий уровень)

4 Указания по применению и эксплуатации

При ремонте аппаратуры и измерении параметров микросхем замену микросхем необходимо проводить только при отключенных источниках питания.

Запрещается подведение каких-либо электрических сигналов (в том числе шин «Питание», «Общий») к выводам микросхем, не используемым согласно таблице описания выводов (Таблица 1).

Между выводами Ucc и GND устанавливается фильтрующая емкость не менее 0,1 мкФ.

Типовая схема включения микросхем приведена на рисунке 18.

Временные диаграммы работы микросхем приведены на рисунках 19, 20.

5 Описание функционирования микросхемы

5.1 Последовательный интерфейс SPI

Микросхема может управляться хост-контроллером, который выдает инструкции, обычно в режиме мастер SPI. Мастер SPI соединяется с микросхемой с помощью шины SPI, состоящей из четырех линий: nCS, SCK, SI, SO.

SPI-протокол имеет четыре режима работы (режим 0, 1, 2 или 3), различие между которыми заключается в полярности и фазе сигнала SCK. Микросхема поддерживает два наиболее часто применяемых режима: 0 и 3, временная диаграмма которых приведена на рисунке 3.

Различие между этими режимами заключается в неактивном состоянии линии SCK, когда мастер SPI находится в режиме отсутствия передачи данных. В обоих режимах данные всегда захватываются с шины по переднему фронту SCK и всегда выставляются на шину по заднему фронту SCK.




Рисунок 3 – Временная диаграмма режимов SPI 0 и 3

5.2 Команды и адресация

Допустимые инструкции или операции всегда должны начинаться установкой линии nCS в активное состояние. После того как nCS установлен, хост-контроллер должен выставить на шину SPI достоверный 8-разрядный код операции. Затем в зависимости от типа операции выставляется такая информация, как адрес и данные, тактируемые хост-контроллером. Все коды операций, адреса и данные передаются на шину старшими разрядами вперед (MSB). Операция заканчивается переводом линии nCS в неактивное состояние.

Коды операций, не поддерживаемые микросхемой, игнорируются, и операция не стартует. Микросхема также игнорирует данные на входе SI до тех пор, пока не стартует следующая операция (линия nCS должна быть установлена в неактивное состояние, а затем переведена в активное). Если линия nCS переводится в неактивное состояние прежде, чем закончится передача кода операции и адресной информации, то операция не начнется, и микросхема вернется в неактивное состояние для ожидания следующей операции.

Для передачи адреса, состоящего из адресных бит A16 – A0, необходимо послать три байта информации по шине SPI. Адресные биты A23 – A17, передаваемые по шине, всегда игнорируются, так как максимально адресуемый диапазон адресов устройства памяти 00000h – 1FFFFh.

В таблице 2 приведены поддерживаемые команды.

Таблица	2 – Перечен	нь поддерживаемых кома	≀нд
---------	-------------	------------------------	-----

Команда	Код команды	Частота, МГц,	Байт	Байт	Байт
Команда	код команды	не более	адреса	фиктивных	данных
Read Array	03h 0000 0011	15	3	0	1
	0Bh 0000 1011	50	3	1	1
Sector Erase	D8h 1101 1000	50	3	0	0
Chip Erase	60h 0110 0000	50	0	0	0
Byte Program	02h 0000 0010	50	3	0	1
Write Enable	06h 0000 0110	50	0	0	0
Write Disable	04h 0000 0100	50	0	0	0
Protect Sector	36h 0011 0110	50	3	0	0
Unprotect Sector	39h 0011 1001	50	3	0	0
Read Sector	3Ch 0011 1100	50	3	0	1
Protection Register					
Read Status Register	05h 0000 0101	50	0	0	1
Write Status Register	01h 0000 0001	50	0	0	1
Reset	F0h 1111 0000	50	0	0	1
Read ID устройства	9Fh 1001 1111	50	0	0	2
и производителя					

5.3 Операция чтения массива данных

Для чтения непрерывного потока данных из памяти микросхемы применяется команда «Read Array», обеспечивая тактирование на линии SCK при однократной установке стартового адреса. Микросхема памяти содержит внутренний счетчик адреса, который автоматически инкрементируется на каждом периоде тактовых импульсов. Для команды «Read Array» могут быть использованы два кода операции (0Bh и 03h). Применение каждого из кодов зависит от максимальной частоты тактовых сигналов, которая используется для чтения данных из устройства. Код операции 03h используется для наименьшей частоты до 15 МГц, а код операции 0Bh используется для максимальной частоты до 50 МГц.

На рисунке 4 приведена диаграмма операции чтения с кодом 0Bh.

На рисунке 5 приведена диаграмма операции чтения с кодом 03h.

Для выполнения операции чтения линия nCS должна быть установлена в активное состояние, и соответствующий код операции передан в микросхему. После передачи кода операции должны быть переданы три байта адреса, определяющие стартовый адрес первого байта, для чтения внутри массива данных. Следом за адресными байтами может передаваться фиктивный байт в зависимости от кода операции, используемой в команде «Read Array». Если используется код операции 0Bh, передается один фиктивный байт.

После передачи всей необходимой командной последовательности производится считывание данных на линии SO. Данные всегда выставляются старшими разрядами вперед (MSB). Если считан последний байт (адрес 1FFFFh) массива памяти, микросхема продолжает чтение с начала массива (адрес 00000h). Задержек при этом не происходит.

При установке линии nCS в неактивное состояние операция чтения прекращается, и линия SO переходит в высокоимпедансное состояние. Операция чтения может быть прервана в любой момент, и не обязательно читать полный байт данных.




Рисунок 5 – Диаграмма операции чтения с кодом 03h

5.4 Операция программирования байта

Запрограммировать один байт данных в предварительно стертую ячейку памяти позволяет команда «Byte Program». При стирании ячейки памяти все восемь бит устанавливаются в состояние логической «1» (значение FFh). Перед выполнением команды «Byte Program» необходимо выполнить команду «Write Enable», чтобы установить бит WEL регистра статуса в логическую «1».

Для выполнения команды «Byte Program» необходимо передать в микросхему код операции 02h, а затем три адресных байта и байт данных для программирования. ЛИНИИ nCS в неактивное состояние микросхема программирование байта в ячейку памяти с адресом, переданным в команде «Byte Program». Перевод линии nCS в неактивное состояние должен происходить на границе байта (кратно восьми бит), в противном случае микросхема прервет операцию, и данные не будут запрограммированы в ячейку памяти. Если адрес ячейки находящегося в защищенном пределах сектора. состоянии, программирования байта не будет выполнена, и микросхема вернется в неактивное состояние после перевода линии nCS в логическую «1». Значение бита WEL в регистре статуса будет сброшено в состояние логического «0», если операция программирования прервана неполным адресом или данными или была попытка программирования в защищенный сектор.

Во время операции программирования можно считать регистр статуса, который показывает состояние занятости микросхемы. Рекомендуется производить чтение не раньше, чем через 45 мкс – время, необходимое для программирования байта. Перед

завершением операции программирования бит WEL регистра статуса сброситься в состояние логического «0».

На рисунке 6 приведена диаграмма операции программирования байта.

Микросхема также включает алгоритм детектирования ошибки при программировании ячейки, то есть если в результате операции программирования ячейка не содержит ожидаемое значение, то устанавливается бит EPE регистра статуса.




Рисунок 6 – Диаграмма операция программирования байта.

5.5 Операция стирания сектора

Блок размером 64 Кбайт может быть стерт (все биты установлены в состояние логической «1») командой «Sector Erase». Для выполнения команды используется код операции D8h. Прежде чем выполнить команду «Sector Erase», необходимо выполнить команду «Write Enable» для установки бита WEL регистра статуса в состояние логической «1».

Для выполнения команды «Sector Erase» необходимо установить в активное состояние линию nCS, передать код операции D8h и три адресных байта, устанавливающих адрес стираемого сектора, согласно таблице 3. Все дальнейшие данные, загружаемые в микросхему, игнорируются. После перевода линии nCS в неактивное состояние начинается стирание соответствующего сектора.

Младшие адресные биты A15 – A0 не декодируются при определении номера стираемого сектора, поэтому они могут быть в состоянии логического «0» или логической «1». Несмотря на то, что младшие адресные биты не декодируются, все три адресных байта должны быть переданы в микросхему, прежде чем линия nCS перейдет в неактивное состояние. Если это произойдет не на границе байта (кратно восьми бит), микросхема прервет операцию и стирание не будет выполнено.

Если адресные биты, переданные в команде, указывают на защищенный сектор, команда «Sector Erase» также не будет выполнена, и микросхема вернется в неактивное состояние после установки линии nCS в логическую «1».

При возникновении одной из вышеперечисленных ошибочных ситуаций бит WEL в регистре статуса сбросится в состояние логического «0».

Во время выполнения операции стирания сектора может быть прочитан регистр статуса, который показывает, что микросхема находится в состоянии занятости. Рекомендуется производить считывание регистра статуса не раньше, чем через 55 мс — время, необходимое для стирания сектора. Перед завершением операции стирания сектора бит WEL регистра статуса сбрасывается в состояние логического «0».

На рисунке 7 приведена диаграмма операции стирания сектора.

Микросхема также включает алгоритм детектирования ошибки при стирании сектора, то есть если операция стирания не выполнена должным образом, устанавливается бит EPE регистра статуса.

Таблица 3 – Адресное пространство секторов

Сектор	A16	Диапазон адресов (в шестнадцатеричной системе счисления)
SA0	0	00000h-0FFFFh
SA1	1	10000h-1FFFFh




Рисунок 7 – Диаграмма операции стирания сектора

5.6 Операция стирания всей памяти

Вся память может быть стерта одной операцией при использовании команды «Chip Erase». Перед выполнением команды «Chip Erase» необходимо выполнить команду «Write Enable», которая устанавливает бит WEL регистра статуса в логическую «1».

Для выполнения команды «Chip Erase» необходимо передать в микросхему код операции 60h. При стирании всей памяти не нужно передавать в микросхему адресные байты, и любые данные после передачи кода операции будут проигнорированы. После перевода линии nCS в логическую «1» начнется процесс стирания всей памяти. nCS должен переключаться на границе байта (кратно восьми бит), в противном случае операция стирания не будет выполнена. Если любой сектор массива памяти в защищенном состоянии, команда «Chip Erase» не будет выполнена, и микросхема вернется в неактивное состояние после перевода линии nCS в логическую «1». Бит WEL в регистре статуса при возникновении одной из вышеперечисленных ошибочных ситуаций сбросится в состояние логического «0».

Во время выполнения операции стирания всей памяти может быть прочитан регистр статуса, который показывает, что микросхема находится в состоянии занятости. Рекомендуется производить считывание регистра статуса не раньше, чем через 110 мс — время, необходимое для стирания всей памяти. Перед завершением операции стирания всей памяти бит WEL регистра статуса сбрасывается в состояние логического «0».

На рисунке 8 приведена диаграмма операции стирания всей памяти.

Микросхема также включает алгоритм детектирования ошибки при стирании всей памяти, то есть если операция стирания не выполнена должным образом, устанавливается бит EPE регистра статуса.




Рисунок 8 – Диаграмма операции стирания всей памяти

5.7 Операция разрешения записи

Команда «Write Enable» используется для установки бита WEL регистра статуса в состояние логической «1». Бит WEL должен быть установлен перед выполнением команд «Byte Program», «Erase», «Protect Sector», «Unprotect Sector», «Write Status Register». Это позволяет выполнять эти команды в два этапа, уменьшая возможность случайного или ошибочного выполнения этих команд. Если бит WEL в регистре статуса не установлен прежде, чем выдается одна из этих команд, команда не будет выполнена.

При выдаче команды «Write Enable» линия nCS должна быть в логическом «0», и код операции 06h должен загружаться в микросхему. Загрузка адресных байт в микросхему не требуется, а все данные, переданные после кода операции игнорируются. После перехода линии nCS в состояние логической «1» бит WEL регистра статуса устанавливается в логическую «1». Код операции должен быть полностью загружен в микросхему перед изменением сигнала nCS, иначе операция будет прервана, и бит WEL не изменится.

На рисунке 9 приведена диаграмма операции разрешения записи.




Рисунок 9 – Диаграмма операции разрешения записи

5.8 Операция запрета записи

Команда «Write Disable» используется для сброса бита WEL регистра статуса в состояние логического «0». После этого не могут быть выполнены команды «Byte Program», «Erase», «Protect Sector», «Unprotect Sector», «Write Status Register». Другие условия также могут вызывать сброс бита WEL (для более подробной информации см. подраздел 5.12.5 «Бит WEL».

На рисунке 10 приведена диаграмма операции запрета записи.

При выдаче команды «Write Disable» линия nCS должна быть в логическом «0», и код операции 04h должен загружаться в микросхему. Загрузка адресных байт в микросхему не требуется, а все данные, переданные после кода операции, игнорируются. После перехода линии nCS в состояние логической «1» бит WEL регистра статуса сбрасывается в «0». Код операции должен быть полностью загружен в микросхему перед изменением сигнала nCS, иначе операция будет прервана, и бит WEL не изменится.




Рисунок 10 – Диаграмма операции запрета записи

5.9 Операция защиты сектора

Каждый физический сектор размером 64 Кбайт имеет соответствующий однобитный регистр защиты сектора, который используется для программного управления защитой сектора. После включения питания каждый регистр защиты сектора по умолчанию в состоянии логической «1», указывающий, что все сектора защищены и не могут быть запрограммированы или стерты.

Выдача команды «Protect Sector» с индивидуальным адресом устанавливает соответствующий регистр защиты сектора в состояние логической «1». В таблице 4 указаны два возможных состояния регистра защиты сектора.

Таблица 4 – Значения регистра защиты сектора

Значение	Статус защиты сектора				
0	Сектор не защищен и может быть запрограммирован или стерт				
1	Сектор защищен и не может быть запрограммирован или стерт. Значение по умолчанию				

Перед выдачей команды «Protect Sector» необходимо командной «Write Enable» установить бит WEL в состояние логической «1». При выдаче команды «Protect Sector» линия nCS устанавливается в состояние логического «0», и код

операции 36h загружается в микросхему, следом за ним три байта адреса, указывающие на любую ячейку в пределах защищаемого сектора. Любые дополнительные данные, передаваемые в микросхему после этого, игнорируются. После перевода линии nCS в логическую «1» регистр защиты сектора, соответствующий адресу A23 – A0, устанавливается в состояние логической «1», и сектор будет защищен от дальнейших операций записи и стирания. В дополнение к этому бит WEL регистра статуса сбрасывается в состояние логического «0».

Полные три байта адреса должны быть загружены в микросхему, прежде чем произойдет переход линии nCS в неактивное состояние. Если состояние линии nCS изменится не на границе байта (кратно восьми бит), микросхема прервет операцию. Когда микросхема прерывает операцию защиты сектора, состояние регистра защиты сектора не меняется, и бит WEL регистра статуса сбрасывается в состояние логического «0».

Для защиты от случайного или ошибочного снятия или установки защиты сектора имеется возможность блокировки регистра защиты сектора от изменения с помощью бита SPRL регистра статуса ((для более подробной информации см. подраздел 5.12.1 «Бит SPRL»). Если регистр защиты сектора заблокирован, любая попытка выдачи команды «Protect Sector» будет игнорироваться, и микросхема сбросит бит WEL регистра статуса обратно в логический «0» и вернется в неактивное состояние при изменении сигнала nCS.

На рисунке 11 приведена диаграмма операции защиты сектора.




Рисунок 11 – Диаграмма операции защиты сектора

5.10 Операция снятия защиты сектора

Выдача команды «Unprotect Sector» с индивидуальным адресом сбрасывает соответствующий регистр защиты сектора в состояние логического «0». Каждый физический сектор микросхемы имеет соответствующий однобитный регистр защиты сектора, который используется для программного управления защитой сектора.

Перед выдачей команды «Unprotect Sector» необходимо командной «Write Enable» установить бит WEL в состояние логической «1». При выдаче команды «Unprotect Sector» линия nCS устанавливается в состояние логического «0», и код операции 39h загружается в микросхему, следом за ним три байта адреса, указывающие на любую ячейку в пределах разблокируемого сектора. Любые дополнительные данные, передаваемые в микросхему после этого, игнорируются. После перевода линии nCS в логическую «1» регистр защиты сектора, соответствующий адресу A23 – A0, сбрасывается в состояние логического «0», и защита сектора будет снята. В дополнении к этому бит WEL регистра статуса сбрасывается в состояние логического «0».

Полные три байта адреса должны быть загружены в микросхему, прежде чем произойдет переход линии nCS в неактивное состояние. Если состояние линии nCS изменится не на границе байта (кратно восьми бит), микросхема прервет операцию. Когда микросхема прерывает операцию снятия защиты сектора, состояние регистра защиты сектора не меняется, и бит WEL регистра статуса сбрасывается в состояние логического «0».

Для защиты от случайного или ошибочного снятия или установки защиты сектора имеется возможность блокировки регистра защиты сектора от изменения с помощью бита SPRL регистра статуса (для более подробной информации см. подраздел 5.12.1 «Бит SPRL»). Если регистр защиты сектора заблокирован, любая попытка выдачи команды «Unprotect Sector» будет игнорироваться, и микросхема сбросит бит WEL регистра статуса обратно в логический «0» и вернется в неактивное состояние при изменении сигнала nCS.

На рисунке 12 приведена диаграмма операции снятия защиты сектора.




Рисунок 12 – Диаграмма операции снятия защиты сектора

5.11 Операция чтения регистра защиты сектора

Регистр защиты сектора может быть прочитан для определения текущего статуса защиты каждого сектора.

На рисунке 13 приведена диаграмма операции чтения регистра защиты сектора.

Для чтения регистра защиты определенного сектора линия nCS должна быть в активном состоянии, и код операции 3Ch загружен в микросхему. После загрузки кода операции загружается три адресных байта, указывающие на любую ячейку в пределах сектора. После загрузки последнего байта адреса микросхема начинает выдачу данных на линию SO на каждом периоде частоты SCK. На выходе данных повторяются байты FFh или 00h, указывающие на соответствующее значение регистра защиты сектора.

При высокой частоте SCK первый байт данных на линии SO может быть некорректным, следовательно, необходимо получить не менее двух байт с линии SO, чтобы корректно определить состояние соответствующего регистра защиты сектора.

В таблице 5 приведены выходные данные при чтении регистра защиты сектора.

Таблица 5 – Выходные данные при чтении регистра защиты сектора

Выходные данные	Значение регистра защиты сектора			
00h	Значение регистра защиты сектора 0 (сектор не защищен)			
FFh	Значение регистра защиты сектора 1 (сектор защищен)			

Перевод линии nCS в неактивное состояние прерывает операцию чтения и переводит линию SO в высокоимпедансное состояние. Линия nCS может перейти в неактивное состояние в любой момент времени, и не требуется чтение полного байта.

В дополнение к чтению индивидуального регистра защиты сектора в регистре статуса биты SWP позволяют определить сколько секторов защищены от изменения: все, часть секторов или не один из секторов.




Рисунок 13 – Диаграмма операции чтения регистра защиты сектора

5.12 Операция чтения регистра статуса

Регистр статуса может быть прочитан для определения состояния микросхемы «ready/busy», а также статуса многих других функций. Регистр статуса может быть прочитан в любое время, даже во время выполнения внутренних операций программирования и стирания.

В таблице 6 приведено назначение бит регистра статуса.

На рисунке 14 приведена диаграмма операции чтения регистра статуса.

Для чтения регистра статуса необходимо установить линию nCS в активное состояние, и выдать код операции 05h в микросхему. После выдачи кода операции микросхема выставляет данные регистра статуса на линию SO на каждом такте частоты SCK. После выгрузки байта выдача данных повторяется до тех пор, пока линия nCS остается в активном состоянии, и присутствуют импульсы на выводе SCK. Данные регистра статуса постоянно обновляются, поэтому повторное чтение приведет к выдаче новых данных.

При высокой частоте SCK первый байт данных на линии SO может быть некорректным. Следовательно, необходимо получить не менее двух байт с линии SO, чтобы корректно определить состояние регистра статуса.

Перевод линии nCS в неактивное состояние прерывает операцию чтения регистра статуса и переводит линию SO в высокоимпедансное состояние. Изменение состояния линии nCS может происходить в любое время, и не требуется чтение полного байта данных.

Таблица 6 – Назначение бит регистра статуса

Номер бита	На	звание бита	Доступ	Описание					
7	SPRL	Блокировка регистров защиты	R/W	0	Регистры защиты сектора не заблокированы (по умолчанию)				
,	OI IXL	сектора	17/ / /	1	Регистры защиты сектора заблокированы				
6	RSTE	Разрешение сброса	R/W	0	Команда сброса запрещена (по умолчанию)				
		Сороса		1	Команда сброса разрешена				
5	EPE	Ошибка	R	0	Операция стирания или записи завершилась успешно				
3		стирания/записи	IX	1	Обнаружена ошибка во время операции записи или стирания				
4	RES	Резерв	1	0	Зарезервирован для будущего использования				
				00	Все сектора не защищены (состояние всех регистров защиты сектора логический «0»)				
3, 2	SWP	Состояние защищенности секторов	защищенности	Р защищенности	SWP защищенности R	R	R	01	Некоторые сектора защищены. Чтение индивидуальных регистров защиты секторов позволяет определить какие сектора защищены
				10	Зарезервированы для будущего использования				
				11	Все сектора защищены (состояние всех регистров защиты секторов логическая «1» – по умолчанию)				
1	WEL	Бит состояния доступа в	R	0	Микросхема не доступна для записи (по умолчанию)				
		микросхема		1	Микросхема доступна для записи				
	RDY/	Бит состояния	_	0	Микросхема готова				
0	BSY	готовности устройства	R	1	Микросхема занята внутренней операцией				

Примечания:

- 1 Командой Write Status Register могут быть модифицированы только биты 7 и 6 регистра статуса.
- 2 R/W чтение и запись.
- 3 R только чтение.




Рисунок 14 – Диаграмма операции чтения регистра статуса

5.12.1 Бит SPRL

Бит SPRL применяется для контроля модификации регистров защиты секторов. Если бит SPRL находится в состоянии логической «1», все регистры защиты секторов заблокированы и не могут быть модифицированы командами «Protect Sector» и «Unprotect Sector» (микросхема игнорирует эти команда). Если бит SPRL в состоянии логического «0», все регистры защиты секторов разблокированы и могут быть модифицированы командами «Protect Sector» и «Unprotect Sector». После включения питания по умолчанию бит SPRL в состоянии логического «0». Команда «Reset» не влияет на состояние бита SPRL. Для изменения состояния бита SPRL применяется команда «Write Status Register».

5.12.2 Бит RSTE

Бит RSTE применяется для разрешения или запрета на выполнение команды «Reset». Когда бит RSTE находится в состоянии логического «0» (значение по умолчанию после сброса), команда Reset запрещена, и любые попытки сбросить микросхему этой командой игнорируются. Когда бит RSTE в состоянии логической «1» команда «Reset» разрешена.

Состояние бита RSTE сохраняется до тех пор, пока на микросхему подано питание. Если бит установлен в состояние логической «1», его можно модифицировать командой «Write Status Register» либо снятием, а затем подачей питания на микросхему. Команда «Reset» не изменяет состояние бита RSTE.

5.12.3 Бит ЕРЕ

Бит ЕРЕ показывает успешность завершения операций стирания или записи. Если хотя бы один байт во время операции стирания или записи не стерт или не запрограммирован должным образом, бит ЕРЕ устанавливается в состояние логической «1». Бит ЕРЕ не устанавливается, если операция стирания или программирования прервана при попытке стереть или записать защищенный сектор, или если бит WEL не установлен перед операцией программирования или стирания. Бит ЕРЕ обновляется после каждой операции программирования и стирания.

5.12.4 Бит SWP

Биты SWP обеспечивают обратную связь при определении состояния защиты микросхемы. Возможны три комбинации бит SWP показывающие, что микросхема не защищена, частично защищена или полностью. Если биты SWP указывают, что некоторые сектора защищены, то для определения этих секторов требуется чтение индивидуальных регистров защиты сектора с помощью команды «Read Sector Protection Register».

5.12.5 Бит WEL

Бит WEL показывает текущий статус внутреннего состояния разрешения записи. Когда бит WEL в состоянии логического «0» микросхема не доступна для таких команд, как «Byte Program», «Erase», «Protect Sector», «Unprotect Sector», «Write Status Register». После включения питания этот бит в состоянии логического «0». В дополнение WEL может быть сброшен автоматически в «0» при следующих условиях:

- успешное завершение команды «Write Disable»;
- успешное завершение команды «Write Status register» или ошибка в команде;
- успешное завершение команды «Protect Sector» или ошибка в команде;
- успешное завершение команды «Unprotect Sector» или ошибка в команде;
- успешное завершение команды «Byte Program» или ошибка в команде;

- успешное завершение команды «Sector Erase» или ошибка в команде;
- успешное завершение команды «Chip Erase» или ошибка в команде;
- неактивный режим.

Если бит WEL в состоянии логической «1», он не сброситься в «0» пока не завершится текущая операция или пока некорректный код операции не будет загружен в микросхему прежде, чем линия nCS перейдет в неактивное состояние. Для того, чтобы бит WEL сбросился в «0» при преждевременном завершении одной из операций, необходимо, чтобы код операции был полностью загружен в микросхему.

5.12.6 Бит RDY/BSY

Бит RDY/BSY применяется для определения выполнения внутренней операции программирования или стирания. Опрос этого бита детектирует завершение цикла записи или стирания, новые данные регистра статуса должны постоянно выгружаться по сигналу SCK, пока состояние бита RDY/BSY не измениться из «1» в «0».

5.13 Операция записи регистра статуса

Операция записи регистра статуса необходима для модификации бит SPRL и RSTE регистра статуса. Перед выполнением команды «Write Status Register» необходимо выдать команду «Write Enable» для установки бита WEL регистра статуса в логическую «1».

На рисунке 15 приведена диаграмма операции записи регистра статуса.

При выполнении команды «Write Status Register» линия nCS должна быть в активном состоянии, и код операции 01h должен быть загружен в микросхему вместе с одним байтом данных. Микросхемой воспринимаются только биты 7 и 6 байта данных, остальные биты могут принимать любое значение. После этого любые дополнительные байты данных, посылаемые микросхеме, игнорируются. После перевода линии nCS в неактивное состояние биты SPRL и RSTE модифицируются, и бит WEL регистра статуса сбрасывается в состояние логического «0».

Полный байт данных должен быть загружен в микросхему перед изменением состояния линии nCS, то есть на границе байта (кратно восьми бит), иначе микросхема прервет операцию, и состояние бит SPRL и RSTE не измениться, а значение бита WEL регистра статуса сброситься в логический «0».




Рисунок 15 – Диаграмма операции записи регистра статуса

5.14 Операция сброса

В некоторых приложениях возникает необходимость преждевременно прервать цикл записи или стирания, не дожидаясь нормального завершения операций, которое может занимать сотни микросекунд или миллисекунд. Команда «Reset» позволяет немедленно прервать операцию стирания или записи и вернуть микросхему в неактивное состояние. Для прерывания операции нет необходимости подавать команду «Write Enable» перед выдачей команды «Reset». Следовательно, команда «Reset» не зависит от состояния бита WEL регистра статуса.

На рисунке 16 приведена диаграмма операции сброса.

Команда «Reset» может быть выполнена только в том случае, если она разрешена установкой бита RSTE в логическую «1». Если команда «Reset» не разрешена (RSTE в состоянии логического «0»), то любые попытки выполнить команду «Reset» игнорируются.

При выполнении команды «Reset» линия nCS должна быть в активном состоянии, и код операции F0h загружен в микросхему. Адресные байты не передаются в этой команде, но необходимо передать подтверждающий байт D0h сразу после кода операции. Любые дополнительные байты, передаваемые в микросхему после подтверждающего байта, игнорируются. Когда линия nCS переходит в неактивное состояние, текущая операция стирания или записи прерывается в пределах времени 30 мкс. Если операция программирования или стирания прерывается таким образом, результат ее корректного выполнения не гарантируется.

Команда Reset не оказывает влияния на регистры защиты секторов или биты SPRL и RSTE регистра статуса. Однако бит WEL будет сброшен в состояние по умолчанию.

Код операции и подтверждающий байт должны быть полностью загружены в микросхему перед изменением линии nCS, то есть на границе байта (кратно восьми бит), иначе операция сброса не будет выполнена.



Рисунок 16 – Диаграмма операции сброса

5.15 Операция чтения ID-кодов производителя и микросхемы

Идентификационная информация может быть считана из матрицы памяти, позволяя идентифицировать микросхему.

При чтении идентификационной информации линия nCS должна быть в активном состоянии, и код операции 9Fh загружается в микросхему. После этого

микросхема начинает выдачу идентификационных данных на линию SO на каждом такте линии SCK. Первый выходной байт — это ID-код производителя, следующий байт — ID-код микросхемы. После этого происходит повтор выдачи данных до перевода линии nCS в неактивное состояние, которое прекращает операцию чтения ID-кодов и переводит линию SO в высокоимпедансное состояние. Изменение линии nCS возможно в любое время, то есть не требуется чтение полного байта.

На рисунке 17 приведена диаграмма операции чтения ID кодов.





Рисунок 17 – Диаграмма операции чтения ID кодов


6 Типовая схема включения



- D1 включаемая микросхема 1636PP52У;
- C1 конденсатор ёмкостью 0,1 мк Φ ± 10 %;
- G1 источник постоянного напряжения (3 5,5) В

Рисунок 18 – Типовая схема включения микросхем

7 Временные диаграммы



MSB – старший разряд данных LSB – младший разряд данных

Рисунок 19 – Временная диаграмма записи последовательного канала SPI




Рисунок 20 – Временная диаграмма чтения последовательного канала SPI

8 Электрические параметры микросхемы

Таблица 7 – Электрические параметры микросхем при приемке и поставке

Наименование параметра, единица измерения,		Норма параметра		Температура среды, °С
режим измерения	Буквенное обозначение параметра	не менее	не более	Темпера [.] среды,
Выходное напряжение высокого уровня, В, при 3,0 ≤ U _{CC} ≤ 3,6 В	U _{ОН}	2,4	_	25, 125,
4,5 ≤ U _{CC} ≤ 5,5 B		0,9•U _{CC}		- 60
Выходное напряжение низкого уровня, В	U _{OL}	0	0,1•U _{CC}	25, 125, - 60
Ток утечки высокого уровня на входах, мкА	I _{ILH}	– 1	1	25 125, - 60
Ток утечки низкого уровня на входах, мкА	I _{ILL}	– 1	1	25 125, - 60
Выходной ток высокого уровня в состоянии «Выключено», мкА	I _{OZH}	– 1	1	25 125, - 60
Выходной ток низкого уровня в состоянии «Выключено», мкА	I _{OZL}	– 1	1	25 125, - 60
Ток потребления в режиме хранения, мА	Iccs	ı	2	25, 125, - 60
Динамический ток потребления в режиме считывания, записи и стирания, мА	l _{occ}	ı	15	25, 125, - 60
Время задержки распространения данных при включении, выключении по сигналу SCK, нс	tphl (SCK-D),	-	20	25, 125, - 60
Время задержки распространения данных при переходе выхода из состояния «Выключено» в состояние высокого/низкого уровня по сигналу SCK, нс	t _{PZH(SCK-D)} t _{PZL(SCK-D)}	-	20	25, 125, - 60
Время задержки распространения данных при переходе выхода из состояния высокого/низкого уровня в состояние «Выключено» по сигналу nCS, нс	t _{PHZ(nCS-D)} t _{PLZ(nCS-D)}	_	20	25, 125, - 60

Примечание — Режимы измерения параметров приведены в технических условиях АЕНВ.431210.158ТУ.

Микросхемы должны быть устойчивы к воздействию статического электричества с потенциалом не менее 2 000 В.

21

9 Предельно-допустимые и предельные параметры

Таблица 8 – Предельно-допустимые электрические режимы эксплуатации и предельные электрические режимы микросхем

	0 T G	Норма параметра			
Наименование параметра, единица измерения	Буквенное обозначение параметра	допус	Предельно- допустимый режим		льный ким
	Бу бо: пар	не	не	не	не
	0	менее	более	менее	более
Напряжение питания, В	Ucc	3,0	5,5	_	6,0
Входное напряжение высокого уровня, В	U _{IH}	2,0	Ucc	_	U _{CC} +0,3
Входное напряжение низкого уровня, В	U_IL	0	0,8	- 0,3	_
Напряжение высокого (низкого) уровня прикладываемое к выходу в состоянии «Выключено», В, на выводах D0 – D7	U _{OZH} , U _{OZL}	0	Ucc	- 0,3	U _{cc} +0,3
Выходной ток высокого уровня, мА	I _{OH}	- 2	_	- 6	_
Выходной ток низкого уровня, мА	I _{OL}	_	2	_	6
Время нарастания и спада входных сигналов, нс	t _r , t _f	_	10	_	20
Емкость нагрузки, пФ	C∟	_	50	_	100
Длительность сигнала высокого уровня сигнала SCK, нс	t _{WHSCK}	10	_	_	-
Длительность сигнала низкого уровня сигнала SCK, нс	t _{WLSCK}	10	_	_	_
Время установления низкого уровня сигнала nCS относительно сигнала SCK, нс	t _{SU1nCS}	20	_	_	_
Время удержания низкого уровня сигнала nCS относительно сигнала SCK, нс	t _{H1nCS}	20	_	_	-
Время установления высокого уровня сигнала nCS относительно сигнала SCK, нс	t _{SU2nCS}	20	_	_	_
Время удержания высокого уровня сигнала nCS относительно сигнала SCK, нс	t _{H2nCS}	20	_	_	_
Длительность сигнала высокого уровня nCS в режиме SPI после команд записи, мкс	t _{WH1nCS}	1	-	_	_
Длительность сигнала высокого уровня nCS в режиме SPI после команд чтения, нс	t _{WH2nCS}	50	_	_	_
Время установления входного сигнала SI последовательных данных относительно сигнала SCK, нс	t _{susi}	9	_	_	_
Время удержания сигнала SI входных последовательных данных относительно сигнала SCK, нс	t _{HSI}	2	-	-	_
Частота следования импульсов тактовых сигналов SCK, МГц	f _C	-	50	_	_

Примечание — Не допускается одновременное воздействие нескольких предельных режимов.

10 Справочные данные

Таблица 9 – Справочные параметры микросхем

Наименование параметра,	енное ачение метра	Норма параметра		атура _{Пы} са), °С	
единица измерения, режим измерения	Букве обозна парам	не менее	не более	Темпера среді (корпуса	
VORMUNOTED MAKEOR CORMONA/OTAROUMA ROUMAN	N_{PR}	100 000		85	
Количество циклов записи/стирания данных		15 000	_	125	
Drong vpouguag underwanter 507	t _{GS}	25		85	
Время хранения информации, лет		13	-	125	
Время операции программирования байта, мкс	t _{CYP_BYT}	_	45	25,	
Время операции стирания микросхемы, мс	t _{W(ER)}	_	110	125,	
Время стирания сектора, мс	t _{W(ER_S)}	-	55	- 60	

Таблица 10 – Предельно-допустимые значения ОИН

Тип вывода	Дли	тельность ОИ	Параметр	
ээлээда	0,1	1,0 10		
Вход	500	300	150	Предельно-
Выход	700	200	150	допустимое
Цепь питания	1500	400	400	напряжение ОИН, В
Вход	5,0 • 10 ⁻²	1,5 • 10 ⁻¹	2,9 • 10 ⁻¹	Расчётная предельно-
Выход	9,7 • 10-2	6,5 • 10 ⁻²	2,8 • 10 ⁻¹	допустимая энергия
Цепь питания	3,6 • 10 ⁻¹	1,8 • 10 ⁻¹	1,4	ОИН, мДж

11 Габаритный чертеж микросхемы




Рисунок 21 – Микросхема в корпусе 5119.16-А

12 Информация для заказа

Обозначение	Маркировка	Тип корпуса	Температурный диапазон
1636PP52Y	PP52	5119.16-A	минус 60 – 125 °C
K1636PP52Y	KPP52	5119.16-A	минус 60 – 125 °C
К1636РР52УК	KPP52∙	5119.16-A	0 – 70 °C

Микросхемы с приемкой «ВП» маркируются ромбом. Микросхемы с приемкой «ОТК» маркируются буквой «К».

Лист регистрации изменений

№ п/п	Дата	Версия	Краткое содержание изменения	№№ изменяемых листов
1	28.10.2015	1.0.0	Введена впервые	
2	19.11.2015	1.1.0	Исправлены таблицы 7, 8. Исправлены рисунки 19 – 20	21 – 24
3	25.05.2016	1.2.0	Исправлена маркировка микросхемы	1, 26
4	26.05.2016	1.3.0	Приведение в соответствие с ТУ и КД	По тексту
5	01.03.2018	2.0.0	Приведение в соответствие с ТУ и КД лит.А	По тексту