

实验 6：单周期 CPU 设计与测试

姓名：王庆恒


学号：231502009

一、实验目的





1. 分析单周期 CPU 的控制信号，掌握 RV32I 控制器的设计方法。
2. 掌握 RISC-V 汇编语言程序的基本设计方法。
3. 运用 RARS 编译、生成二进制可执行文件。
4. 加载可执行文件、验证 CPU 设计。
5. 理解汇编语言程序与机器语言代码之间的对应关系。


二、整体设计和原理电路图

6.1




6.2






6.3 模拟结果:




6.4 模拟结果:



6.5 由于数据过多，挑选几个作为展示


Add结果:

使用32位寄存器及逻辑门实现寄存器堆；禁止直接使用存储





Beq:

使用32位寄存器及逻辑门实现寄存器堆；禁止直接使用存储




6.6: 执行bubble sort测试:

62



运行后，各个RAM的存储结果:



三、实验数据仿真测试图

6.1

预期输出													实际输出													
Cnt	opcode	func3	func7	ExtOp	RegW	Branch	MemW	ALUSrc	ALUSrc	ALUctr	MemOp	MemtoR	Cnt	opcode	func3	func7	ExtOp	RegW	Branch	MemW	ALUSrc	ALUSrc	ALUctr	MemOp	MemtoR	
00	37	0	00	1	1	0	0	0	2	f	0	0	00	37	0	00	1	1	0	0	0	2	f	0	0	
01	17	0	00	1	1	0	0	1	2	0	0	0	01	17	0	00	1	1	0	0	1	2	0	0	0	
02	13	0	00	0	1	0	0	0	2	0	0	0	02	13	0	00	0	1	0	0	0	2	0	0	0	
03	13	2	00	0	1	0	0	0	2	2	0	0	03	13	2	00	0	1	0	0	0	2	2	0	0	
04	13	3	00	0	1	0	0	0	2	3	0	0	04	13	3	00	0	1	0	0	0	2	3	0	0	
05	13	4	00	0	1	0	0	0	2	4	0	0	05	13	4	00	0	1	0	0	0	2	4	0	0	
06	13	6	00	0	1	0	0	0	2	6	0	0	06	13	6	00	0	1	0	0	0	2	6	0	0	
07	13	7	00	0	1	0	0	0	2	7	0	0	07	13	7	00	0	1	0	0	0	2	7	0	0	
08	13	1	00	0	1	0	0	0	2	1	0	0	08	13	1	00	0	1	0	0	0	2	1	0	0	
09	13	5	00	0	1	0	0	0	2	5	0	0	09	13	5	00	0	1	0	0	0	2	5	0	0	
0a	13	5	20	0	1	0	0	0	2	4	0	0	0a	13	5	20	0	1	0	0	0	2	4	0	0	
0b	33	0	00	0	1	0	0	0	0	0	0	0	0b	33	0	00	0	1	0	0	0	0	0	0	0	
0c	33	0	20	0	1	0	0	0	0	0	8	0	0c	33	0	20	0	1	0	0	0	0	8	0	0	
0d	33	1	00	0	1	0	0	0	0	1	0	0	0d	33	1	00	0	1	0	0	0	0	1	0	0	
0e	33	2	00	0	1	0	0	0	0	2	0	0	0e	33	2	00	0	1	0	0	0	0	2	0	0	
0f	33	3	00	0	1	0	0	0	0	3	0	0	0f	33	3	00	0	1	0	0	0	0	3	0	0	
10	33	4	00	0	1	0	0	0	0	4	0	0	10	33	4	00	0	1	0	0	0	0	4	0	0	
11	33	5	00	0	1	0	0	0	0	5	0	0	11	33	5	00	0	1	0	0	0	0	5	0	0	
12	33	5	20	0	1	0	0	0	0	4	0	0	12	33	5	20	0	1	0	0	0	0	4	0	0	
13	33	6	00	0	1	0	0	0	0	6	0	0	13	33	6	00	0	1	0	0	0	0	6	0	0	
14	33	7	00	0	1	0	0	0	0	7	0	0	14	33	7	00	0	1	0	0	0	0	7	0	0	
15	6f	0	00	4	1	1	0	1	1	0	0	0	15	6f	0	00	4	1	1	0	1	1	0	0	0	
16	67	0	00	0	1	2	0	1	1	0	0	0	16	67	0	00	0	1	2	0	1	1	0	0	0	
17	63	0	00	3	0	4	0	0	0	2	0	0	17	63	0	00	3	0	4	0	0	0	2	0	0	
18	63	1	00	3	0	5	0	0	0	2	0	0	18	63	1	00	3	0	5	0	0	0	2	0	0	
19	63	4	00	3	0	6	0	0	0	2	0	0	19	63	4	00	3	0	6	0	0	0	2	0	0	
1a	63	5	00	3	0	7	0	0	0	2	0	0	1a	63	5	00	3	0	7	0	0	0	2	0	0	
1b	63	6	00	3	0	6	0	0	0	3	0	0	1b	63	6	00	3	0	6	0	0	0	3	0	0	
1c	63	7	00	3	0	7	0	0	0	3	0	0	1c	63	7	00	3	0	7	0	0	0	3	0	0	
1d	03	0	00	0	1	0	0	0	2	0	5	1	1d	03	0	00	0	1	0	0	0	2	0	5	1	
1e	03	1	00	0	1	0	0	0	2	0	6	1	1e	03	1	00	0	1	0	0	0	2	0	6	1	
1f	03	2	00	0	1	0	0	0	2	0	0	1	1f	03	2	00	0	1	0	0	0	2	0	0	1	
20	03	4	00	0	1	0	0	0	2	0	0	1	20	03	4	00	0	1	0	0	0	2	0	0	1	
21	03	5	00	0	1	0	0	0	2	0	2	1	21	03	5	00	0	1	0	0	0	2	0	2	1	
22	23	0	00	2	0	0	0	1	0	2	0	5	0	22	23	0	00	2	0	0	0	1	2	0	5	0
23	23	1	00	2	0	0	0	1	0	2	0	6	0	23	23	1	00	2	0	0	0	1	2	0	6	0
24	23	2	00	2	0	0	0	1	0	2	0	0	0	24	23	2	00	2	0	0	0	1	2	0	0	0
25	00	0	00	0	0	0	0	0	0	0	0	0	25	00	0	00	0	0	0	0	0	0	0	0	0	0

6.2

6.3 无

6.4 无

6.5 6.6 无。

五、思考题

1. 可以给进程限定一段时间的时间片，到时间片后，就把进程的上下文数据保存下来，然后切换到另一个进程。回到原先的进程后，恢复上下文数据，继续执行。
2. 我们可能需要一些驱动程序，用来规定与硬件的交互信息。另外，cpu 可能需要一些 IO 指令，从而方便处理这些格式。
3. 可能需要多一些寄存器存储中间结果。可能需要增加更多的控制信号，可能需要更复杂的时序控制逻辑，可能需要更复杂地考虑冒险等。