
实验 6: 单周期 CPU 设计与测试

姓名: 王庆恒 学号: 231502009


一、实验目的


- . 分析单周期 CPU 的控制信号,掌握 RV32I 控制器的设计方法。
- 2. 掌握 RISC-V 汇编语言程序的基本设计方法。
- 3. 运用 RARS 编译、生成二进制可执行文件。
- 4. 加载可执行文件、验证 CPU 设计。
- 5. 理解汇编语言程序与机器语言代码之间的对应关系。

二、整体设计和原理电路图




6.2






6.3 模拟结果:




6.4模拟结果:




6.5 由于数据过多, 挑选几个作为展示


Add结果:




Beq: 机32位奇存器及逻辑门实现奇存器堆,禁止直接使用存储器



6.6: 执行bubble sort测试:




运行后,各个RAM的存储结果:




三、实验数据仿真测试图


6.1




6.2

1







错误现象及分析

6.1无

6.2 无

6.3 无 6.4 无 6.5 6.6 无。

五、思考题

- 1. 可以给进程限定一段时间的时间片,到时间片后,就把进程的上下文数据保存下来,然后切换到另一个进程。回到原先的进程后,恢复上下文数据,继续执行。
- 2. 我们可能需要一些驱动程序,用来规定与硬件的交互信息。另外,cpu 可能需要一些 IO 指令,从而方便处理这些格式。
- 3. 可能需要多一些寄存器存储中间结果。可能需要增加更多的控制信号,可能需要更复杂的时序控制逻辑,可能需要更复杂地考虑冒险等。

1