

课堂实验6


(实验十三)

实验十三 同步\异步计数器的实现

一、实验原理：

1、

符号：



表达式：


$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

JK触发器功能表：

CP	J	K	Q ⁿ	Q ⁿ⁺¹	功能
↓	0	0	0	0	保持
↓	0	0	1	1	保持
↓	0	1	0	0	清
↓	0	1	1	0	零
↓	1	0	0	1	置
↓	1	0	1	1	位
↓	1	1	0	1	翻
↓	1	1	1	0	转

注意：JK触发器要求接高电平的，不能悬空，否则会导致输出错误，例如清零端。

2、时序逻辑电路的设计流程



3、同步计数器和异步计数器

同步计数器的触发信号是同一个信号。具体来说，每一级的触发器接的都是同一个CLK信号。

异步计数器的每一级的触发器的CLK信号是不同的，触发器状态变化不是同步的。

4、异步计数器：存在触发器逐级延迟问题。同步计数器：各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现较复杂。

二、实验内容：


1、使用JK触发器设计一个16进制异步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。

实验内容1设计提示：

(1) 综合考虑16进制计数器的每一位的状态变化特点和JK触发器的功能表。

(2) 举例：16进制异步减法计数器

异步：每级触发器的CP是不同的信号



Q ₃	Q ₂	Q ₁	Q ₀
0	0	0	0
1	1	1	1
1	1	1	0
1	1	0	1
1	1	0	0
1	0	1	1
1	0	1	0
1	0	0	1
1	0	0	0
0	1	1	1
0	1	1	0
0	1	0	1
0	1	0	0
0	0	1	1
0	0	1	0
0	0	0	1

2、使用JK触发器设计一个16进制同步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。

实验内容2设计提示：

(1) 按照时序电路的设计步骤得到JK触发器的驱动方程，画出逻辑图，连接电路实现。


(2) 时序电路的设计：
画状态迁移图->化简次态卡诺图->得出 Q_3, Q_2, Q_1, Q_0 状态方程->结合JK触发器的特征表达式得出每一级JK触发器的驱动方程

16进制加法计数器

Q_3	Q_2	Q_1	Q_0
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

(2) 参考：16进制同步加法计数器

同步：每级触发器CP都接同一个连续脉冲



完成：（1）CP接10kHz，用示波器观察CP、 Q_3 、 Q_2 、 Q_1 、 Q_0 的波形；
（2）CP接1Hz，用数码管显示计数器的输出。

下次课前准备

实验14 特殊计数器的实现

1、使用proteus仿真软件完成实验14，设计并仿真