

# طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۴۰۲–۱۴۰۳ تمرین سری اول



## تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۲۹ اسفند ۱۴۰۲ از طریق سامانهی دروس

- ارسال تمرینات بهصورت الکترونیکی و از طریق سامانه دروس خواهد بود. فایل ارسالی شما فایل zip با نام sid\_hs.zip است که sid شماره دانشجویی و hs شماره سری تمرین است. پرسشهایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را به صورت تایپشده یا دستی نوشته و به صورت یک فایل PDF ذخیره نمایید.
- زمان تحویل هر سری از تمرینات مشخص بوده و امکان تغییر آن وجود ندارد. در حل تمرینات، می توانید با یکدیگر همفکری و بحث نمایند ولی هر شخص می بایست درنهایت پاسخ و استدلال خود را به صورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.
- بازای هر روز ارسال زودهنگام تمرینها ۵ درصد نمره اضافی تا سقف ۲۰ درصد (در صورتی که نمره خام تمرین بالاتر از ۷۵ درصد شود) در نظر گرفته خواهد شد. بازای هر روز دیرکرد در ارسال تمرین ۱۵ درصد جریمه اعمال خواهد شد. ارسال دیرهنگام فقط تا ۲روز پس از زمان مقررشده امکانپذیر است و پس از آن نمره تمرین صفر در نظر گرفته خواهد شد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع PDS-2024 مطرح نمایید.

h.malakouty@aut.ac.ir ملکوتی موفق و پیروز باشید



# طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۴۰۲–۱۴۰۳ تمرین سری اول



## تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۲۹ اسفند ۱۴۰۲ از طریق سامانهی دروس

#### پرسش ۱

۱. از کاربردهای صنعتی تراشههای FPGA چهار مورد نام ببرید. دلیل استفاده از این تراشهها برای کاربرد مورد نظر را بیان کنید.

#### پرسش ۲

فرض کنید قصد داریم یک الگوریتم پردازشی را با کمک FPGA به صورت سریعتر اجرا نماییم. الگوریتم ما دارای دو قسمت موازیپذیر و جهت ارسال دادههای ورودی به بافر ورودی آن انجام میپذیرد. در صورتی که این الگوریتم روی یک سیستم تکپردازنده اجرا شود، قسمت موازیپذیر در ۴۸۰ سیکل و قسمت ترتیبی در ۸۰ سیکل انجام میشود.

- ۱. مشخص کنید زمان اجرا در حالتی که با کمک FPGA بتوان قسمت موازی را ۴۰ برابر سریعتر انجام داد چقدر خواهد بود؟
- ۲. آیا راهی برای اجرای کل الگوریتم (قسمت موازی و قسمت بارگذاری دادهها در بافر ورودی قسمت موازی) در
   کمتر از ۸۰ سیکل وجود دارد ؟ در این خصوص نظرات خود را بیان نمایید.

#### پرسش ۳

پاسخ پرسش زیر را در یک الی دو جمله بیان کنید.

۱. تراشههای PAL, PLA را به طور کلی از نظر معماری، سرعت، پیچیدگی و قابلیت پیادهسازی توابع مقایسه نمایید.



# طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۴۰۲–۱۴۰۳



#### تمرین سری اول


## تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۲۹ اسفند ۱۴۰۲ از طریق سامانهی دروس

#### پرسش ۴

۱. با استفاده از نرمافزار ویوادو و زبان VHDL یک مبدل کد BCD به خروجی هفت قسمتی  $^{\prime}$  را در سطح گیت و به صورت ساختاری طراحی نمایید. به ازای مقادیر بیش از ۹، مقدار ۹ از عدد کم شده و باقیمانده به همراه روشنشدن نقطه ممیز (پایین – راست سون سگمنت) نمایش داده می شود. این نقطه با ورودی dp کنترل می شود. ورودی های هفت قسمتی به ترتیب از ارزش پایین  $^{\prime}$ ، a تا g هستند. نوع هفت قسمتی کاتد مشترک  $^{\prime\prime}$  فرض شود. گزارش ایجاد شده توسط نرمافزار به همراه دیاگرام شماتیک سطح گیت ایجاد شده را در گزارش ذکر نمایید.

جدول ۱-کد BCD به خروجی

Α	В	С	D	а	b	С	d	е	f	g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1



۲. در صورتی که هفت قسمتی به صورت آند مشترک انتخاب شود چه تغییری در پیادهسازی نیاز میباشد.

#### پرسش ۵

- ۱. با بررسی دیتاشیت تراشههای سری ۷ شرکت زایلینکس<sup>۴</sup>، تعداد ورودی و خروجی LUT مورد استفاده را مشخص نمایید و با استفاده از این LUT ها یک جمع کننده  $\pi$  بیتی با دو ورودی A و B را طراحی و مدار آن را رسم کنید (از هیچ گیتی استفاده نکنید).
  - ۲. در صورت استفاده از LUT سری Spartan-3E پیاده سازی به چه صورت خواهد بود $^{4}$
  - ۳. چگونه تغییر تعداد ورودی LUT بر میزان استفاده از منابع تراشه و استفاده بهینه از آنها تاثیر می گذارد؟

<sup>2</sup> Least significant

<sup>&</sup>lt;sup>1</sup> Seven segment

در صورتی که تفاوت آند مشترک و کاتد مشترک را نمی دانید، درباره آن تحقیق کنید.  $^{"}$ 

<sup>&</sup>lt;sup>†</sup> مشخصات تراشهها در کتاب درسی و در وبگاه شرکت زایلینکس آمده است. منظور از تراشههای سری ۷، تراشههایی از قبیل اسپارتان ۷، ورتکس ۷ ، کینتکس ۷ و ... است.

 $<sup>^{</sup>m a}$  تعداد ورودیهای  ${
m LUT}$ های این تراشه را از اینترنت جستجو کنید.



# طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۴۰۲–۱۴۰۳ تمرین سری اول



## تحویل تا ساعت ۲۳:۵۵ روز سهشنبه مورخ ۲۹ اسفند ۱۴۰۲ از طریق سامانهی دروس

#### يرسش ۶

مداری که دنبالهای از دادههای دودویی را به صورت متوالی دریافت و آن را بهصورت موازی خارج می کند، مبدل متوالی به موازی نامیده می شود. با استفاده از هشت فلیپفلاپ، یک مبدل متوالی به موازی هشت بیتی طراحی کنید و مدار شماتیک و توصیف ساختاری آن را ارائه دهید. سپس با کمک پارامتر generic، توصیف این مبدل را برای تعداد بیت کلی تعمیم دهید. همین مدار کلی را بدون پارامتر و بدون استفاده از constant توصیف کنید. فرض کنید توصیف فلیپفلاپ در کتابخانه work موجود است و نام tity و entity و entity آن به ترتیب FLIP و FArch است. (اگر به پودمان دیگری هم موردنیاز است، مشابه فلیپفلاپ نام آنها را ذکر کنید.) در این صورت، یک بار configuration specification را به صورت مجزا بنویسید.

<sup>&</sup>lt;sup>6</sup> Module