CSE 331


HW4-RAPOR


Moduller:

- -hw3 'deki mips32 modülü yerine mips32_single_cycle modülü gelmiştir.Bu modül r type 7 başka instruction ile çalışabilir.
- -zero_extended ve sign_extended modülleri instruction'nın immedite kısmını 32 bite genişletmek için kullanılır.
- -başka bir yeni modül ise data_memory modülüdür.bu modül verilen adres bilgisine göre data.mem dosyasındaki(256 satır) 32 bitlik verileri okuyabilir ve yine aynı dosyaya yazabilir.
- -başka yeni bir modül ise instruction_memory modülüdür.Bu modül PC counterinin gösterdiği değere göre instruction.mem dosyasında instruction okur.instruction.mem dosyasında toplam 30 instruction vardır!
- -next_PC modülü bir sonraki instructionu işleyebilmek için PC counteri arttırır.arttırma işlemini eğer instruction branch ise PC+1+signextended(immediate) olarak ,jump ise PC[31:26] ::instruction[25:0] concanate ederek elde ettiği atar .Eğer ikiside değilse PC+1 olarak arttırır.eğer instruction dosyasının sonuna geldiyse yani 30. Adreste ise program sonlanır.
- -Diğer modüller hw3 deki modüllerin üzerine inşa edilmişlerdir.
- -NOT: jump ve branch instructionlarınında saçmada olsa sonuçları konsolda basılmaktadır lütfen fazladan result basılmış diye düşünmeyin sırayı takip ettiğiniz de sonuçların doğru olduğunu göreceksiniz.

Modul çizimleri:







Konsolun yakınlaşmış hali:

```
🖂 Franscript .
add wave -position insertpoint
sim:/mips32 single cycle testbench/result \
sim:/mips32_single_cycle_testbench/clk2 \
sim:/mips32_single_cycle_testbench/clk
VSIM 5> step -current
# result = 111000001111000011000000011111000
result = 000000000000000000000000000110001
#
 result = 111111111111111111111111111110010
 result = 00000000000000000000011110010001
 result = 000000000000000000000000000110001
```

Instruction memory dosyası, data memory dosyası ve register memory dosyası:

```
mips32_single_cycle.v <a>V</a>
Compilation Report - proje9
$\left(\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\tin\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\texi}\text{\text{\text{\text{\text{\text{\text{\texi\texie\text{\\texi\texi\texient{\text{\texiext{\texiet{\text{\texie\texie\texie\texie\te
//10 instructions with their definition.
     6
                  //shift left logical instruction rs=1.reg ,rt=2.reg ,rd=3.reg shamt=3
                 00000000001000100001100011000000
                 //add instruction rs=4.reg, rt=5.reg, rd=6.reg, shamt=x
     8
     9
                 00000000100001010011000000100000
   10
                 //and instruction rs=7.reg, rt=8.reg, rd=9.reg, shamt=x
   11
                 00000000111010000100100000100100
   12
                 //addu instrouction rs=10.reg, rt=11.reg, rd=12.reg, shamt=x
                 00000001010010110110000000100001
   13
   14
                  //nor instruction rs=13.reg, rt=14.reg, rd=15.reg, shamt=x
                00000001101011100111100000100111
   15
   16
                 //or instruction rs=16.reg, rt=17.reg, rd=18.reg, shamt=x
   17
                 00000010000100011001000000100101
   18
                 //sltu instruction rs=19.reg, rt=20.reg, rd=21.reg shamt=x
                 00000010011101001010100000101011
   19
   20
                  //shift right logical instruction rs=22.reg, rt=23.reg, rd=24.reg shamt=7
   21
                 00000010110101111100000111000010
                 //sub instruction rs=25.reg, rt=26.reg, rd=27.reg shampt=x
   22
   23
                 00000011001110101101100000100010
   24
                 //subu instruction rs=28.reg, rt=29.reg, rd=30.reg shamt=x
   25
                 00000011100111011111000000100011
   26
```

```
//subu instruction rs=28.reg, rt=29.reg, rd=30.reg shamt=x
00000011100111011111000000100011
//addiu rs=4.reg rt=31.reg
001001001001111100000000000101101
//andi rs=7.reg rt=30.reg
0011000011111111011111111111000111
//ori rs=16.reg rt=12.reg
001101100000110000000000000010001
//store word rs 7.reg rt=8.reg immediate=11
101011 00111 01000 00000000000001011
//load word rs=7.reg rt=18.reg immediate=9
100011 00111 10010 00000000000001001
//jump target adress=19
000010 00000 00000 00000 00000 010100
//jump instruction skip these 4 instruction it jump 20. instruction(21)
00000011100111011111000000100011
00000011100111011111000000100011
00000011100111011111000000100011
00000011100111011111000000100011
//branch rs=6.reg rt=31.reg immediate=8
    100011 00111 10010 00000000000001001
38
    //jump target adress=19
    000010 00000 00000 00000 00000 010100
40
41
42
    //jump instruction skip these 4 instruction it jump 20. instruction(21)
43
    00000011100111011111000000100011
    00000011100111011111000000100011
44
45
    00000011100111011111000000100011
46
    00000011100111011111000000100011
47
48
    //branch rs=6.reg rt=31.reg immediate=8
49
    000100 00110 11111 0000000000001000
50
51
    //branch instruction skip 8 of these 9 instruction it points 9 '8+1' after it.
52
    53
    54
    55
    56
    57
58
    59
```

Register-memory dosyası:

```
V/ memory data file (do not edit the following line - required for mem load use)
  2
     // instance=/mips32 single cycle testbench/hl/fl/registers
  3
     // format=bin addressradix=h dataradix=b version=1.0 wordsperline=l noaddress
     4
  5
     00000000000000000000000000001101
  6
     11111100000111100001100000011111
     11100000111100001100000011111000
  8
     9
     000000000000000000000000000101101
 10
     00000000000000000000000000110001
     11
 12
     00000000000000000000000000001101
     13
 14
     15
     16
     000000000000000000000011110010001
     17
 18
     00000000000000000000000000001100
 19
     11111111111111111111111111111110010
 20
     00000000000000000000011110000000
 21
     22
     01110010111100000000011111111111
 23
     000000000000000000000000000010011
 24
     25
     26
     27
     000000000000000000000000000010111
<
```

```
10
    00000000000000000000000000110001
11
    12
    00000000000000000000000000001101
13
    14
    15
16
    00000000000000000000011110010001
17
    18
    00000000000000000000000000001100
19
   11111111111111111111111111111110010
20
    00000000000000000000011110000000
21
    22
    011100101111100000000011111111111
23
    000000000000000000000000000010011
24
    25
    26
    27
    000000000000000000000000000010111
28
    00000000000000000000000000001111
29
30
    00000000000000000000000000011010
31
   111111111111111111111111111111111111
32
    000000000000000000000000000001111
33
    000000000000000000000000000011010
34
    35
    00000000000000000000000000110001
36
```

-data memory dosyası(tüm satırlarda aynı sayı vardır sw instruction'nının nın eriştiği satır hariç.

```
1
      // memory data file (do not edit the following line - required for mem load use)
     // instance=/mips32 single cycle testbench/h1/t1/MEMORY
     // format=bin addressradix=h dataradix=b version=1.0 wordsperline=l noaddress
 3
     01110010111100000000011111111111
 5
     01110010111100000000011111111111
     01110010111100000000011111111111
 6
     01110010111100000000011111111111
 8
     01110010111100000000011111111111
     01110010111100000000011111111111
 9
10
    01110010111100000000011111111111
     01110010111100000000011111111111
11
     01110010111100000000011111111111
12
13
     01110010111100000000011111111111
14
     01110010111100000000011111111111
15
     01110010111100000000011111111111
     01110010111100000000011111111111
16
17
     00000000000000000000000000001101
18
     01110010111100000000011111111111
19
     01110010111100000000011111111111
20
    01110010111100000000011111111111
21
     01110010111100000000011111111111
22
     01110010111100000000011111111111
23
     01110010111100000000011111111111
24
     01110010111100000000011111111111
25
     01110010111100000000011111111111
26
     01110010111100000000011111111111
27
     01110010111100000000011111111111
    011100101111000000001111111111
```

_

⁻toplamda 259.satıra kadar gitmektedir bu dosya aynı şekilde.