CSE331-HW2-RAPOR

Module(and32):32 bitlik iki sayının her bir bitini ,halihazırda bulunan "and" modülleri ile işleme sokup sonuç 32 bitlik sonuç sayısının her bir biti ile ifade edilir.

Module(xor_32): 32 bitlik iki sayının her bir bitini ,halihazırda bulunan "xor" modülleri ile işleme sokup sonuç 32 bitlik sonuç sayısının her bir biti ile ifade edilir.

Module(or_32): 32 bitlik iki sayının her bir bitini ,halihazırda bulunan "or" modülleri ile işleme sokup sonucu 32 bitlik sonuç sayısının her bir biti ile ifade edilir.

Module(nor_32): 32 bitlik iki sayının her bir bitini ,halihazırda bulunan "nor" modülleri ile işleme sokup sonucu 32 bitlik sonuç sayısının her bir biti ile ifade edilir.

Module(shifter): 5 katmandan oluşan bir modüldür.Çünkü elimizdeki veriyi en fazla 31 bit kaydırabiliriz ve 31 sayısıda en az 5 bit ile ifade edilebilir.İlk katman 2^0 yani 1 basamak kaydırma, ikinci katman 2^1 yani 2 basamak,üçüncü katman 2^2 yani 4 basamak kaydırma,dördüncü basamak 2^3 basamak kaydırma,beşinci katman 2^4 yani 16 basamak kaydırma yapmak için kullanılır.Eğerki 5 bitinde hepsi 1 değeri ile kurulursa elimizdeki veri 31 bit sağa kaymış olur.(right_shift).Her bir katmanda 32 adet 2:1 lik muxlar vardır.ilk katman muxlarının bir girişi verinin karşılık gelen basamağı ,diğer girişi ise karşılık gelen basamağın bir basamak soludur.en sondaki muxin 1 girişi verimizin işaret biti yani most significant biti ile değerlenir.Bu şekilde devam ederek her basamaktaki muxların 1 girişleri sırasıyla kendilerinin 2,4,8,16 basamak solundaki bitlerle değerlenir.açıkta kalan muxlar ise yine işaret bitiyle bağlanır.


Module(left_shifter): shifter(right_shifter) modülünden farklı olarak her mux'un 1 girişi sırasıyla kendilerinin 1,2,4,8,16 basamak sağındaki bitler ile değerlenir. Ayrıca yine shifter(right_shifter) modülünden farklı olarak 1 girişleri açıkta kalan mux'ların bu girişleri 0 ile değerlenir.


Module(full_adder_32): İçinde toplam 32 adet full_adder modülü çağırılır yani kullanılır.İlk full_adder cin inputu olarak 0 bitini alacak şekilde kurgulanmıştır.ilk full_adder carry_out değeri gelecek full_adderin cin girişi olarak değerlenir.Her adderin 1 bitlik çıkışları ise sum [31:0] outputun her bir bitine atanır. Bu işlem 32 sefer sırasıyla devam eder.


Module(full_minus_31): Aslında iç yapı olarak full_adder_32 modülü ile neredeyse aynıdır.Tek fark çıkarılacak olan 32 bitlik sayının yerine (aslında çıkarmada bir toplama işlemidir) kendisiyle "xor" işlemine sokulmasıyla elde edilen sayının kullanılması ve cin olarak 1 bit değeri uygulanmasıyla elde edilir.


Schematic designs


-Resimlerde gözükmesede 32 bitlik and, or xor ,nor operasyonları tanımlanmış olup ALU içinde kullanılmıştır.İçlerinde 32 tane her biti işleme sokan and ,or gibi operasyonlar vardır.
















Simulations results:

Case_1:





Case3:

