

UART RX/TX 및 FIFO 모듈 구현

이찬미

2026.05.14

작업 환경 : Vivado / SystemVerilog / Draw.io

1) 작업 내용 (What I Did)

구분	내용
작업내용	UART RX/TX 및 FIFO 모듈 구현과 단독 검증 수행
상세내역	UART RX/TX 및 FIFO 모듈의 SystemVerilog 소스코드를 설계 및 구현하였으며 각각의 단독 검증을 위한 테스트벤치(TB)를 구축하였습니다. 또한 UART RX + FIFO RX 및 UART + FIFO LOOPBACK 연동 구조를 구현하고 모듈 간 인터페이스 연결을 완료하였습니다.
UART RX 검증	UART RX 테스트벤치를 구축하고 Start Bit 검출, 데이터 수신 및 rx_done 신호 발생 동작을 검증하였습니다.
UART TX 검증	UART TX 테스트벤치를 구축하고 tx_start 입력에 따른 직렬 데이터 송신 동작을 검증하였습니다.
FIFO 검증	FIFO 테스트벤치를 구축하고 Push/Pop 및 Full/Empty 상태 동작을 검증하였습니다.
통합 구조 구현	UART RX + FIFO RX 및 UART + FIFO LOOPBACK 구조의 인터페이스 연결과 데이터 흐름을 구현하였습니다.

2) 핵심 설계 내용

구분	내용
UART 통신 구현	UART RX/TX 동작을 위해 16x 오버샘플링 기반 Baud Timing 구조를 적용하였으며 Start Bit 검출 및 Data Sampling 로직을 구현하였습니다.
FIFO 데이터 처리	Push/Pop 제어와 Full/Empty 상태 판단 로직을 구현하고 데이터 순서가 유지되도록 FIFO 구조를 설계하였습니다.
모듈 독립성 확보	UART RX, UART TX, FIFO를 각각 독립 모듈로 설계하여 단독 기능 검증 및 향후 통합 검증이 가능하도록 구성하였습니다.
통합 구조 설계	UART RX + FIFO RX 및 UART + FIFO LOOPBACK 구조의 데이터 경로와 인터페이스 연결 방식을 정의하고 연동 구조를 구현하였습니다.

3) 이슈 및 해결 과정


구분	내용
Trouble	UART RX와 FIFO를 연동하는 과정에서 FIFO Write Enable 신호 생성 시점이 명확하지 않아 데이터 저장 시점이 불안정하게 동작하는 문제가 발생하였습니다.
해결 과정	UART RX의 rx_done 신호를 기준으로 FIFO Write Enable을 생성하도록 인터페이스 구조를 수정하여 데이터 저장 시점을 일관되게 유지하도록 개선하였습니다.

4) 향후 계획


구분	내용
향후 계획	UART RX + FIFO RX 및 UART + FIFO LOOPBACK 구조에 대한 테스트벤치를 구축하고 Random 데이터 기반 통합 검증을 수행할 예정입니다.

첨부 자료

- UART RX SystemVerilog Testbench Architecture



- UART TX SystemVerilog Testbench Architecture



- FIFO Block SystemVerilog Testbench Architecture

