

UART RX/TX 기능 검증 및 UART RX+FIFO RX, LOOPBACK 통합 검증

이찬미

2026.05.15

작업 환경 : Vivado / SystemVerilog / Draw.io

1) 작업 내용 (What I Did)

구분	내용
작업내용	UART RX/TX 기능 검증 및 UART RX+FIFO RX, UART+FIFO LOOPBACK 통합 검증 수행
상세내역	UART RX+FIFO RX 및 UART+FIFO LOOPBACK 구조에 대한 테스트벤치(TB)를 구축하고 Preset 상태와 Random 데이터 기반 기능 검증을 수행하였습니다. 또한 UART RX, UART TX, FIFO 간 데이터 전달 및 제어 신호 연동 상태를 확인하였습니다.
UART RX 검증	Preset 상태 및 Random 데이터 기반 수신 동작을 검증하고 rx_done 신호 발생 시점과 수신 데이터 정합성을 확인하였습니다.
UART TX 검증	Random 데이터 기반 송신 기능을 검증하고 Baud Timing에 따른 직렬 데이터 출력 동작을 확인하였습니다.
UART RX + FIFO RX 검증	UART RX에서 수신한 데이터가 FIFO에 정상적으로 저장이 되는지 확인하고 RX Data와 FIFO 입력 데이터의 정합성을 검증하였습니다.
UART + FIFO LOOPBACK 검증	UART RX → FIFO → UART TX 데이터 흐름을 검증하고 데이터 전달 과정이 정상적으로 수행되는지 확인하였습니다.

2) 핵심 검증 내용

구분	내용
RX/TX 데이터 정합성 검증	Random UART 데이터 기반 송수신 검증을 수행하여 데이터 손실 및 순서 오류 여부를 확인하였습니다.
Baud Timing 검증	16x 오버샘플링 기반 Baud Rate Timing 을 분석하여 안정적인 데이터 샘플링 동작을 검증하였습니다.
UART RX + FIFO RX 연동 검증	UART RX 수신 데이터가 FIFO 입력단에 정상 저장되는지 확인하고 데이터 정합성을 검증하였습니다.
LOOPBACK 데이터 흐름 검증	UART RX → FIFO → UART TX 전체 데이터 흐름이 정상적으로 수행되는지 확인하였습니다.
Preset 상태 검증	Preset 이후 UART 및 FIFO 내부 상태와 출력 데이터가 정상 초기화되는지 검증하였습니다.

3) 회고 및 개선 사항


구분	내용
Keep	UART RX/TX 단독 검증 이후 UART RX+FIFO RX 검증을 수행하고 최종적으로 LOOPBACK 검증을 진행하여 문제 발생 시 원인 분석이 용이하였습니다.
Try	Random Test Case 와 경계값 패턴 기반 검증을 확대하여 다양한 동작 환경에 대한 검증 Coverage 를 향상시킬 예정입니다.

4) 향후 계획

구분	내용
향후 계획	FIFO Push/Pop 경계 상태 검증과 Random Push/Pop 기반 데이터 무결성 검증을 수행하고 UART + FIFO 전체 통합 검증 결과를 정리할 예정입니다.

첨부 자료

- UART RX + FIFO RX SystemVerilog Testbench Architecture



- UART + FIFO LOOPBACK SystemVerilog Testbench Architecture

