

FIFO 및 UART + FIFO LOOPBACK 통합 검증

이찬미

2026.05.16

작업 환경 : Vivado / SystemVerilog

1) 작업 내용 (What I Did)

구분	내용
작업내용	FIFO 기능 검증 및 UART+FIFO 통합 검증 수행
상세내역	FIFO Push/Pop 동작 및 Full/Empty 경계 상태를 검증하였으며 Random Push/Pop 시나리오를 적용하여 데이터 순서 및 유실 여부를 확인하였습니다. 또한 UART RX → FIFO → UART TX 전체 데이터 흐름에 대한 최종 통합 검증을 수행하였습니다.
FIFO 검증	Push Only, Pop Only, Push/Pop 동시 동작 환경에서 FIFO 상태 변화 및 데이터 저장 동작을 검증하였습니다.
UART + FIFO 통합 검증	UART RX 수신 데이터와 FIFO 저장 데이터의 정합성을 확인하고 데이터 전달 과정을 검증하였습니다.
LOOPBACK 검증	UART RX → FIFO → UART TX 전체 데이터 흐름이 정상적으로 수행되는지 확인하였습니다.
최종 시뮬레이션	PASS/FAIL 로그를 정리하고 전체 검증 시나리오에 대한 최종 시뮬레이션을 수행하였습니다.

2) 핵심 검증 내용

구분	내용
FIFO 안정성 검증	Full/Empty 경계 상태 및 Random Push/Pop 환경에서도 데이터 순서가 유지되는지 검증하였습니다.
데이터 무결성 검증	UART RX 데이터와 FIFO 출력 데이터를 비교하여 데이터 유실 및 손상 여부를 확인하였습니다.
LOOPBACK 최종 검증	UART RX → FIFO → UART TX 전체 데이터 경로에 대해 무손실 전송 여부를 검증하였습니다.
경계값 검증	연속 데이터 입력 및 FIFO 포화 상태에서 정상 동작 여부를 확인하였습니다.

3) 이슈 및 해결 과정

구분	내용
Trouble	UART + FIFO LOOPBACK 검증 과정에서 첫 번째 Driver 동작은 정상 수행되었으나 두 번째 Driver 수행 이후 시뮬레이션이 정체되는 현상이 발생하였습니다. 분석 결과 UART TX가 아직 데이터를 전송 중인 상태(tx_busy=1)에서 다음 tx_start 신호가 발생하였고, DUT는 해당 요청을 무시하였습니다. 이로 인해 TX 파형이 생성되지 않았으며 Monitor에서는 @(negedge tx) 이벤트를 무한 대기하게 되어 event_gen_next가 발생하지 못하고 전체 시뮬레이션이 정지되는 문제가 발생하였습니다.
해결 과정	Driver 내부에 wait(!uart_vif.tx_busy); 구문을 추가하여 이전 UART 전송이 완료된 이후에만 다음 tx_start 신호를 발생시키도록 수정하였습니다. 이를 통해 프레임 간 전송 순서를 보장하였으며 TX 파형이 정상적으로 생성되고 Monitor와 Generator 간 이벤트 흐름이 복구되어 전체 시뮬레이션이 정상 동작함을 확인하였습니다.

4) 향후 계획

구분	내용
향후 계획	주요 Waveform과 PASS/FAIL 로그를 정리하고 완료보고서 및 발표 자료 작성을 진행할 예정입니다.

첨부 자료

- Trouble shooting 파형

