

최종 프로젝트 발표 및 피드백 정리

이찬미

2026.05.18

작업 환경 : Notion, Google slides

1) 작업 내용 (What I Did)

구분	내용
작업내용	UART+FIFO 검증 프로젝트 최종 발표 수행
상세내역	UART RX/TX, FIFO 및 UART+FIFO LOOPBACK 검증 프로젝트에 대한 최종 발표를 진행하였습니다. 프로젝트 수행 배경, 검증 환경 구성, 기능 검증 결과, 통합 검증 결과 및 Troubleshooting 사례를 중심으로 발표를 수행하였습니다.
발표 진행	UART RX/TX, FIFO, UART+FIFO LOOPBACK 검증 환경과 주요 검증 결과를 발표하였습니다.
결과 공유	Random Data 검증, FIFO 경계 상태 검증 및 LOOPBACK 검증 결과를 기반으로 데이터 무결성을 설명하였습니다.
피드백 정리	기존에는 UART와 FIFO 그리고 UART와 FIFO가 결합된 시스템을 각각 개별적인 테스트벤치로 구성하여 관리하다 보니 중복 코드가 발생하고 검증 효율이 떨어진다는 아쉬움이 있었습니다 이러한 한계를 극복하기 위해 향후 개별적으로 분리되어 있던 테스트벤치들을 하나로 통합하고자 합니다 테스트벤치 내에 mode 변수를 도입하여 UART 단독 동작과 FIFO 단독 동작 그리고 UART와 FIFO가 결합된 전반적인 시스템 검증 시나리오까지 하나의 통합 테스트벤치 안에서 모드 제어만으로 모두 수행할 수 있도록 개선을 진행할 계획입니다

2) 핵심 발표 내용

구분	내용
프로젝트 목표	UART RX/TX 및 FIFO 기능 검증 환경을 구축하고 UART+FIFO LOOPBACK 기반 데이터 무결성을 검증하는 것을 목표로 수행하였습니다.
검증 환경 구성	Generator, Driver, Monitor, Scoreboard 기반 클래스 구조를 적용하여 검증 환경을 구축하였습니다.
기능 검증 결과	UART RX/TX, FIFO 단독 검증 및 Random Data 기반 기능 검증을 통해 정상 동작을 확인하였습니다.
통합 검증 결과	UART RX → FIFO → UART TX 데이터 흐름에 대한 LOOPBACK 검증을 수행하고 데이터 손실 없이 정상 전송됨을 확인하였습니다.
Troubleshooting 사례	UART TX Busy 상태에서 발생한 시뮬레이션 정체 문제를 분석하고 Driver 제어 로직 개선을 통해 해결한 과정을 발표하였습니다.

3) 회고 및 개선 사항

구분	내용
Keep	단독 검증 → 통합 검증 → 디버깅 순서로 단계적으로 검증을 수행하여 문제 발생 시 원인 분석이 용이하였습니다.
Try	향후에는 Coverage 기반 검증과 Assertion 기법을 추가 적용하여 검증 신뢰성과 자동화 수준을 향상시킬 예정입니다.

4) 향후 계획

구분	내용
향후 계획	UART 검증 환경을 기반으로 SPI, I2C 등 다양한 통신 프로토콜 검증 프로젝트에 적용하고 SystemVerilog 검증 역량을 지속적으로 향상시킬 예정입니다.