




개발 일지(UART+FIFO+SW/W+SENSOR)

2026.05.02 - DHT11 제어 로직 구현 및 타이밍 분석 검증

작업 환경 : Vivado, Notion

1. 작업 내용 (What I Did)

구분	내용
작업 내용 (What I Did)	DHT11 Controller RTL 설계 및 데이터 수신 로직 최적화
상세 내역	- RTL 구현 : 작성된 ASM 차트를 기반으로 IDLE, START, WAIT, SYNC, DATA 등 9개 상태를 가진 FSM 구현 - 데이터 수신 로직 설계 : 신호의 High 구간 길이를 tick_us 단위로 측정하여 0과 1을 판별하는 알고리즘 적용 - 모듈 통합 : Button Debounce, Tick Generator, FND Controller를 포함한 상위 dht11 모듈 설계 및 연동

2. 핵심 설계 내용

구분	내용
반이중 양방향 통신	단일 데이터 라인을 통해 송신과 수신을 시분할하여 수행하는 반이중(Half-Duplex)통신 구조를 이해하고, 이를 위해 inout

구분	내용
	포트와 Tristate Buffer 를 제어하여 임피던스 상태(Hi-Z)를 관리하는 기법을 학습하였습니다
타이밍 기반 데이터 판별	클록 라인이 없는 비동기 통신 특성상, 수신 신호의 High 유지 시간(26~28 us : '0' / 70us : '1')을 정밀하게 카운팅하여 데이터를 해석하는 타이밍 설계의 중요성을 체득하였습니다.

3. 회고 및 개선 사항

구분	내용
Keep	상태 분리 설계 : STATE(SYNC, COUNT, DECISION) 를 세분화하여 설계함으로써 데이터 수신 과정의 논리적 오류를 빠르게 파악하고 수정할 수 있었던 점입니다.
Try	[신호 안정성 보완] 외부 센서에서 들어오는 비동기 신호의 노이즈나 메타스테이블 방지를 위해 수신단에 2단 싱크로나이저 를 보강하여 시스템 신뢰도를 높일 예정입니다.

4. 이슈 및 해결 과정

구분	내용
Trouble	[데이터 비트 판별 카운팅 오류] 초기 설계 시 DATA_COUNT 상태에서 High 구간 길이를 측정함과 동시에 비트 판별을 시도했으나, 상태 전이 시점의 미세한 타이밍 차이로 인해 데이터가 깨지는 현상이 발생하였습니다.
해결 과정	로직 재배치 및 결정 구간 분리 : DATA_COUNT 에서는 오직 High 구간의 유지 시간만 측정하고, 실제 비트('0', '1')를 결정하여 레지스터에 저장하는 로직을 다음 단계인 DATA_DECISION 상태로 완전히 분리하였습니다. 상태 천이

구분	내용
	직후 카운트 값을 판단하도록 수정하여 데이터 수신의 안정성을 확보하였습니다.

5. 팀 토의 내용

구분	내용
논의 사항	[FND 공유 리소스 중재 방식 결정] 다수의 모듈이 하나의 FND Controller를 공유하므로, System Control Unit에서 mode_select 신호를 생성할 때 발생할 수 있는 신호 충돌 방지를 위해 MUX 기반의 데이터 선택 로직을 적용하기로 합의 하였습니다.