




개발 일지(UART LOOPBACK)

2026.04.24 - TX/ RX ASM 차트 설계 및 상태 제어 로직 구조화

작업 환경 : [Draw.io](https://draw.io)

1. 작업 내용 (What I Did)

구분	내용
작업 내용 (What I Did)	UART 송수신 (TX/RX) 모듈의 ASM 차트 작성 및 로직 상세 설계
상세 내역	- TX ASM 차트 설계 : 데이터 전송 시작(i_start) 신호에 따른 Idle → Start → Data → Stop 상태 전이 및 Shift Register 동작 조건 정의 - RX ASM 차트 설계 : 수신 라인(rx)의 하강 에지 감지부터 16배수 오버샘플링을 활용한 데이터 추출 및 유효성 검사 로직 도식화 - 상태 제어 로직 정립 : 각 상태에서 출력되는 Control 신호와 다음 상태로 넘어가기 위한 카운터(Bit Counter, Tick Couter)의 상호작용 구조 확립

2. 핵심 설계 내용

구분	내용
TX ASM 차트	parallel - to - serial 변환 : 8비트 병렬 데이터를 1비트 직렬 신호로 내보내기 위한 shift 동작과 각 비트의 전송 시간을 보장하는 Baud Tick 카운팅 로직을 동기화

구분	내용
	- 데이터 무결성 : 모든 비트가 전송된 후 STOP 비트를 유지하며 다음 전송 대기 상태(IDLE)로 안정적으로 복귀하는 시퀀스 확립
RX ASM 차트	- Start bit 검출 안정성 : 비동기 신호의 노이즈를 방지하기 위해 Start bit 감지 후 16배수 오버샘플링 클럭의 중앙 지점(8번 틱)에서 신호 레벨을 재확인하는 로직 반영 - Serial - to - parallel 변환 : 수신된 직렬 비트들을 비트 카운터에 맞춰 8비트 레지스터에 순차적으로 적재하고, 전송 완료 신호(o_done)를 발생시키는 타이밍 설계

3. 회고 및 개선 사항

구분	내용
Keep	구조적 시각화 : 코드 작성 전 ASM 차트를 통해 전체 상태 흐름과 제어 신호를 먼저 정의함으로써, 로직 설계 시 발생할 수 있는 상태 누락이나 타이밍 충돌을 사전에 방지한 점
Try	[예외 처리 로직 검토] 수신 과정에서 Stop Bit가 정상적으로 High가 되지 않는 등의 에러 발생시, 시스템을 안전하게 Reset 상태로 돌리는 예외 처리 경로를 차트에 추가할 예정

4. 이슈 및 해결 과정

구분	내용
Trouble	[송수신 타이밍 동기화 및 상태 전이 이슈] 수신부(RX)에서 Start Bit를 감지한 직후 첫 번째 데이터 비트를 읽는 시점이 Baud Tick과 정확히 맞지 않을 경우, 전체 데이터가 1비트씩 밀리는 현상이 발생할 가능성 인지
해결 과정	ASM 차트 내 샘플링 카운터 보정 단순히 비트를 세는 것이 아니라, Start Bit의 중앙에서부터 정확히 16개 틱마다 다음 비트를 샘플링하도록 ASM 차트의


카운터 로직을 수정하였습니다. 이 설계를 통해 비동기 통신에서도 데이터의 정중앙 지점을 추적하여 안정적으로 수신할 수 있는 논리적 근거를 마련하였습니다.

4. 향후 계획

- **Verilog RTL 구현** : 확정된 **TX/RX ASM** 차트를 바탕으로 실제 하드웨어 기술 언어(**Verilog**)를 사용하여 모듈화 작업 진행
- **통합 시뮬레이션** : 설계한 **TX**와 **RX**를 서로 연결하여 데이터가 깨짐 없이 송수신 되는지 **Testbench**를 통한 파형 검증 실시

5. 첨부 자료

● TX ASM 차트



● RX ASM 차트

