




개발 일지(UART LOOPBACK)

2026.04.25 - UART 통신 모듈 설계 및 신뢰성 향상 (Synchronizer & Oversampling)

작업 환경 : **Vivado**

1. 작업 내용 (What I Did)

구분	내용
작업 내용 (What I Did)	UART 송수신 및 Loopback 로직 구현 : 9600 Baud Rate 기반의 RX/TX 모듈 설계 및 데이터 에코 시스템 구축
기술적 상세 설계	오버샘플링 및 동기화 적용 : 16x 오버샘플링을 통한 데이터 수신 안정화 및 2-stage Synchronize를 이용한 메타스테이블 방지 로직 구현

2. 회고 및 개선 사항

구분	내용
Keep	100MHz 시스템 클럭과 비동기 외부 신호(RX) 사이의 정합성을 위해 2단 플립플롭을 구성하여 신뢰성 확보
Try	현재는 고정된 9600 Baud Rate를 사용하고 있으나, 향후 다양한 통신 환경 대응을 위해 수치 입력에 따라 Baud Rate가 가변되는 분주기 기능을 추가해볼 예정입니다.

3. 이슈 및 해결 과정

구분	내용
Trouble	FPGA의 내부 클럭(100MHz)과 외부 통신 장치의 데이터(RX)는 서로 독립적인 클럭 도메인을 가집니다. 이처럼 비동기 신호가 입력될 때, 신호가 변하는 시점과 클럭의 엣지가 겹치면 출력값이 0 혹은 1로 확정되지 못하는 메타스테이블 현상이 발생할 수 있습니다.
해결 과정	안전장치 도입(2-stage Synchronizer) 도입 : 당장 오류가 감지되지 않더라도, 메타스테이블을 방지하기 위해, 2단 D 플립플롭을 설계에 미리 추가하였습니다. 입력 신호를 연달아 두번 래치 함으로써 첫번째 단에서 발생할 수 있는 불안정성을 두번째 단에서 제거하였습니다. 이를 통해 논리적인 수신 로직이 항상 안정된 신호만을 처리하도록 보장하는 견고한 시스템을 구축하였습니다.

4. 추가 확장

- 현재는 안정성을 위해 **2-stage** 방식을 사용 중입니다. 혹시 더 높은 신뢰성이 요구되는 수준의 프로젝트로 확장할 경우, **3-stage** 이상의 싱크로나이저가 필요한 환경에 대해서도 자료 조사를 진행할 예정입니다.

5. 첨부 자료

- Metastability prevention : 2-stage Register

```
always @(posedge clk, posedge rst) begin
    rx_syn1    <= rx;
    rx_syn2    <= rx_syn1; // 최종 안정화 된 신호
end
```