




개발 일지(UART LOOPBACK)

2026.04.27 - 발표 및 피드백 기반 전략 수립

작업 환경 : Google Slides, Notion

1. 작업 내용 (What I Did)

구분	내용
작업 내용 (What I Did)	최종 발표 및 성과 공유 : 설계한 UART Loopback 모듈의 이론적 근거(Synchronizer, Oversampling)와 실제 보드 동작 결과 발표
피드백 분석	연속 데이터 전송 취약점 확인 : 단일 바이트 전송은 성공했으나, 9바이트 이상의 연속 데이터 전송 시 발생하는 데이터 유실 현상 확인 및 원인 분석

2. 회고 및 개선 사항

구분	내용
Keep	교수님으로부터 설계의 완성도와 안정성에 대해 긍정적인 평가를 받은 점과, 논리적 오류 없는 ASM 차트 설계를 유지한 점
Try	정적인 타이밍 설계를 넘어, 입력 신호의 상태 변화에 따라 즉각적으로 타이밍 오차를 보정하는 적응형 수신 로직을 추가할 예정입니다.

3. 이슈 및 해결 과정

구분	내용
Trouble	지속적인 타이밍 누적 지연 : 단일 틱의 문제가 아니라, 연속 전송 시 처리가 한 클럭씩 계속 밀리면서 TX가 RX의 데이터 입력 시점을 놓치게 되었습니다. 이로 인해 8바이트까지는 마진 내에서 버티다가 9바이트 부터 데이터가 유실되는 현상 발생
해결 과정	가변적 종료 조건 적용 : 고정된 대기 시간(23틱)이 지연을 가속화시킨다는 점을 파악하고, STOP 비트 종료 (16틱) 이후라면 언제든지 차기 Start 비트를 즉시 수용할 수 있도록 로직 수정 if ((b_tick_cnt_reg == 23) ((b_tick_cnt_reg > 16) && !rx_syn2))

4. 설계 고찰

- '지연의 누적'이 시스템을 어떻게 무너뜨리는지 배울수 있었던 프로젝트 발표회였으며, 저의 ASM 차트의 정밀함에, 이번에 습득한 '비동기 신호에 대한 유연한 예외 처리' 기능을 더한다면 훨씬 견고한 시스템 반도체 설계가 가능할 것으로 확신합니다.