

# **FPGA 기반 UART LOOPBACK**

## **TX / RX 모듈 설계 및 통합 시스템 구현**

이찬미

2026.04.23~2026.04.27

---

# 목 차

|                                                   |    |
|---------------------------------------------------|----|
| 1. 개요 (Overview) .....                            | 2  |
| 1.1 목적 및 목표                                       |    |
| 1.2 설계 범위                                         |    |
| 1.3 프로젝트 요약                                       |    |
| 1.4 설계 사양 요약 (Specification Summary)              |    |
| 2. 프로젝트 관리 (Project Management) .....             | 3  |
| 2.1 일정 계획 (Schedule)                              |    |
| 2.2 역할 분담 (Roles & Responsibilities)              |    |
| 2.3 개발 환경 (Development Environment)               |    |
| 2.4 설계 환경 (Design Environment)                    |    |
| 3. 아키텍처 설계 (Architecture) .....                   | 4  |
| 3.1 시스템 구조 및 Block Diagram                        |    |
| 3.2 설계 이론 및 배경 (Theory & Background)              |    |
| 4. 상세 설계 (Detailed Design) .....                  | 6  |
| 4.1 RTL 설계                                        |    |
| 4.2 Datapath / Control                            |    |
| 4.3 Timing 설계                                     |    |
| 4.4 설계 전략 (Design Strategy)                       |    |
| 5. 시뮬레이션 및 검증 (Simulation & Verification) .....   | 8  |
| 5.1 Testbench                                     |    |
| 5.2 시뮬레이션 시나리오                                    |    |
| 5.3 Waveform 분석                                   |    |
| 5.4 시뮬레이션 결과 요약 테이블                               |    |
| 6. 결과 분석 및 트러블슈팅 (Analysis & Trouble Shooting) .. | 10 |
| 6.1 FPGA 결과                                       |    |
| 6.2 문제 원인 분석                                      |    |
| 6.3 개선 방안                                         |    |
| 7. 결론 .....                                       | 12 |
| 참고 문헌 .....                                       | 12 |

---

---

# 1. 개요 (Overview)

## 1.1 목적 및 목표

- 본 프로젝트는 Xilinx Basys3 FPGA 보드를 기반으로 UART(Universal Asynchronous Receiver/Transmitter) 통신의 TX 모듈(PISO)과 RX 모듈(SIPO)을 독립 설계하고, LOOPBACK 구조로 통합 구현하는 것을 목적으로 하였습니다.
- 핵심 설계 목표는 8bit 병렬 데이터의 직렬 변환 전송(TX: PISO), 수신 직렬 데이터의 8bit 병렬 복원(RX: SIPO), 16배속 오버샘플링을 통한 비트 중앙 정밀 샘플링, 2단계 싱크로나이저를 통한 메타스테이블 방지입니다.

본 설계의 완료 기준은 Verilog HDL을 이용한 TX/RX/LOOPBACK 모듈 구현과 Basys3 실보드에서의 Comportmaster 기반 동작 검증으로 설정하였습니다.

## 1.2 설계 범위

- 포함 기능: TX 모듈(PISO, IDLE/START/DATA/STOP FSM), RX 모듈(SIPO, 16x 오버샘플링, 비트 중앙 샘플링), 2단계 싱크로나이저, b\_tick 생성기, LOOPBACK 통합 연결(RX\_done → TX\_start)

## 1.3 프로젝트 요약

- PC에서 Comportmaster를 통해 전송된 직렬 데이터가 RX 모듈에서 8bit 병렬 데이터로 복원되고, RX\_done 신호를 트리거로 TX 모듈이 즉시 동일 데이터를 송출하는 하드웨어 LOOPBACK 시스템을 구현하였습니다.
  - 주요 기술 키워드: Verilog HDL, FSM, PISO, SIPO, 16x Oversampling, Bit-center Sampling, 2-stage Synchronizer, Metastable, FPGA, Basys3
-

---

## 1.4 설계 사양 요약 (Specification Summary)

- 동작 주파수: 100 MHz (Basys3 보드 클럭 기준)
- Baud Rate: 9600 bps (1 bit period = 10,417 Clocks)
- Sampling Rate: 16x Oversampling — 비트 중앙(8번째 틱)에서 정밀 샘플링 수행
- 데이터 프로토콜: 8-N-1 (8 Data bits, No Parity, 1 Stop bit)
- Bit Order: LSB first (최하위 비트부터 순차 전송)
- 설계 목표: 비동기 통신의 박자 어긋남 및 신호 불안정성 해소, 오버샘플링과 싱크로나이저 로직 통합 구현

---

## 2. 프로젝트 관리 (Project Management)

### 2.1 일정 계획 (Schedule)

| 단계             | 기간                  | 주요 작업                              |
|----------------|---------------------|------------------------------------|
| 기획 및 설계 단계     | 26.04.23            | 통신 규격 설정 및 프로토콜 이론 학습              |
| 설계 및 구현 단계     | 26.04.24 ~ 26.04.25 | 아키텍처 설계 및 조건 정의, RTL 설계 및 전체 기능 구현 |
| 검증 단계          | 26.04.25            | 시뮬레이션 검증, 보드 실행 검증, 트러블 슈팅 및 수정    |
| 발표 준비 및 산출물 제작 | 26.04.26            | 자료 제작, 발표 자료, 최종 점검                |
| 발표 및 피드백       | 26.04.27            | 최종 발표, 피드백 정리, 개선 방안               |

### 2.2 개발 환경 (Development Environment)

| 분류       | 기술                            |
|----------|-------------------------------|
| 형상관리     | Vivado 프로젝트 파일 직접 관리          |
| 문서 작성    | Google Docs, Google Slides    |
| 시리얼 모니터링 | Comportmaster (UART 실시간 모니터링) |

### 2.4 설계 환경 (Design Environment)

| 분류      | 내용                      |
|---------|-------------------------|
| 설계 언어   | Verilog HDL             |
| FPGA 보드 | Xilinx Basys3 (Artix-7) |
| EDA 툴   | Xilinx Vivado 2020.2    |
| 시뮬레이터   | Vivado Simulation (내장)  |
| 시리얼 터미널 | Comportmaster           |

---

### 3. 아키텍처 설계 (Architecture)

#### 3.1 시스템 구조 및 Block Diagram

본 시스템은 b\_tick 생성기, uart\_tx, uart\_rx, uart\_rx\_synchronizer, uart\_loopback\_top 5종의 Verilog 모듈로 구성됩니다. PC에서 전송된 직렬 신호가 Synchronizer를 통해 내부 클럭 도메인으로 동기화된 후 RX 모듈에서 병렬 데이터로 복원되고, RX\_done 신호를 트리거로 TX 모듈이 즉시 동일 데이터를 LOOPBACK 송출합니다.




그림 1. LOOPBACK 통합 시스템 Block Diagram (uart\_loopback(top))

각 모듈의 역할은 아래 표와 같습니다.

| 모듈                                   | 역할                                                                                                          |
|--------------------------------------|-------------------------------------------------------------------------------------------------------------|
| BAUD_TICK_GEN                        | 100 MHz 시스템 클럭을 9600 bps 기준 10,417 클럭 주기로 분주하여 Baud Rate 기준 틱(b_tick)을 생성합니다.                               |
| UART_RX_Synchronizer(UART RX 내부에 구성) | 외부 비동기 RX 신호를 2단계 D 플립플롭으로 연속 샘플링하여 메타스테이블 상태를 차단하고 내부 클럭 도메인에 동기화된 rx_syn2 신호를 출력합니다.                      |
| UART_RX (SIPO)                       | 동기화된 rx_syn2를 입력받아 Start Bit를 검출하고, 16x 오버샘플링 기반 비트 중앙(8번째 틱) 샘플링으로 8bit 병렬 데이터를 복원합니다. 수신 완료 시 rx_done 펄스를 |

|                    |                                                                                                                       |
|--------------------|-----------------------------------------------------------------------------------------------------------------------|
|                    | 출력합니다.                                                                                                                |
| UART_TX (PISO)     | tx_start 신호를 트리거로 8bit 병렬 입력 데이터를 Start Bit → 8 Data Bits(LSB first) → Stop Bit 순서로 직렬 변환하여 출력합니다.                    |
| UART_LOOPBACK(TOP) | RX 수신 완료(rx_done) 신호를 TX 시작(tx_start)에 즉시 연결하고, 수신된 8bit 데이터(rx_data)를 TX 입력(tx_data)으로 배선하여 하드웨어 LOOPBACK 경로를 구성합니다. |

### (1) TX 모듈 (PISO)




그림 2. TX ASM (PISO) Block Diagram

### (2) RX 모듈 (SIPO)




그림 3. RX ASM (SIPO) Block Diagram

2단계 싱크로나이저는 외부에서 유입되는 비동기 **RX** 신호를 내부 클럭 도메인으로 안전하게 전달하기 위한 회로입니다. 외부 신호 **rx**가 2단 플립플롭(**rx\_syn1** → **rx\_syn2**)을 순차적으로 통과하면서 메타스테이블 상태가 완전히 해소됩니다. 파형상에서 관측되는 계단 형태의 지연은 오류가 아닌 비동기 신호 안정화 과정의 구조적 특성입니다.




그림 4. Synchronizer Schematic (2-stage D Flip-Flop 구조)

- **UART 비동기 통신:** UART는 별도의 클럭 공유 없이 정해진 **Baud Rate** 속도로 데이터를 주고받는 비동기 통신 방식입니다. 본 설계에서는 비동기 통신의 고질적 문제인 '박자 어긋남'과 '신호 불안정성'을 해결하기 위해 오버샘플링과 싱크로나이저 로직을 통합 구현하였습니다.
- **16x 오버샘플링:** **Baud Rate**의 16배 속도(**b\_tick**)로 수신 신호를 샘플링하여 비트 주기를 16등분하고, 8번째 틱(비트 중앙)에서 데이터를 읽음으로써 **Baud Rate** 오차에 의한 누적 타이밍 오차를 최소화합니다. 이 방식은 송수신 **Baud Rate**가 완전히 일치하지 않아도 안정적인 수신을 보장합니다.
- **2단계 싱크로나이저:** 비동기 외부 신호가 내부 클럭의 **Setup/Hold Time**을 위반하면 플립플롭이 불확정 상태(메타스테이블)에 빠질 수 있습니다. 2단 플립플롭 체인을 통해 첫 번째 단에서 메타스테이블이 발생하더라도 두 번째 단에서 확정 논리 레벨로 수렴하도록 하여 내부 회로를 보호합니다.



- 
- **LOOPBACK** 검증 원리: **RX\_done** 신호와 **TX\_start**를 즉각 연동하여 수신된 데이터를 소프트웨어 개입 없이 하드웨어 수준에서 즉시 재송신합니다. **PC(Comportmaster)**는 전송한 데이터가 그대로 되돌아오는지 확인하여 전체 통신 선로의 무결성을 검증합니다.
-

---

## 4. 상세 설계 (Detailed Design)

### 4.1 RTL 설계

전체 시스템은 5개의 Verilog 모듈로 구성되어 있으며, 모든 순차 회로는 `posedge clk /`  
`posedge rst` 비동기 리셋 구조를 통일하여 사용하였습니다.

그림 5. Vivado RTL 회로도 (*uart\_loopback\_top*)

| 모듈                                   | 입출력 신호                                            | 설명                                                                     |
|--------------------------------------|---------------------------------------------------|------------------------------------------------------------------------|
| UART_LOOPBACK(TOP)                   | clk, rst, rx → tx                                 | 최상위 모듈. rx_done을 tx_start에, rx_data를 tx_data에 배선하여 LOOPBACK 경로를 구성합니다. |
| UART_RX_Synchronizer(UART_RX 내부에 구성) | clk, rx → rx_syn2                                 | 2단 FF로 비동기 rx 신호를 내부 클럭 도메인에 동기화합니다.                                   |
| UART_RX                              | clk, rst, b_tick, rx_syn2 → rx_data, rx_done      | Start Bit 검출 후 16x 오버샘플링으로 8bit 데이터를 복원하고 rx_done 펄스를 출력합니다.           |
| UART_TX                              | clk, rst, b_tick, tx_start, tx_data → tx, tx_busy | tx_start 트리거 시 8bit 병렬 데이터를 직렬 변환하여 송출합니다. 전송 중 tx_busy=1을 유지합니다.      |
| BAUD TICK GEN                        | clk, rst → b_tick                                 | 100 MHz 클럭을 10,417 분주하여 9600 bps 기준 b_tick 펄스를 생성합니다.                  |

### 4.2 Datapath / Control

(1) TX FSM (PISO)

---

TX 모듈은 IDLE → START → DATA → STOP 4상태 FSM으로 설계하였습니다. tx\_start 신호를 받으면 IDLE에서 START로 전이하여 Start Bit(0)를 출력하고, DATA 상태에서 LSB부터 순차 직렬 출력 후 STOP 상태에서 Stop Bit(1)를 출력한 뒤 IDLE로 복귀합니다.

| 상태        | 진입 조건              | 출력 신호                                | 다음 상태 전이           |
|-----------|--------------------|--------------------------------------|--------------------|
| IDLE (초기) | rst 또는 STOP 완료     | tx = 1, tx_busy = 0                  | tx_start=1 → START |
| START     | IDLE에서 tx_start 수신 | tx = 0 (Start Bit)                   | b_tick 16회 → DATA  |
| DATA      | START 완료 후         | tx = tx_data[bit_idx]<br>(LSB first) | 8bit 전송 완료 → STOP  |
| STOP      | DATA 8bit 완료 후     | tx = 1 (Stop Bit),<br>tx_busy = 1    | b_tick 16회 → IDLE  |

## (2) RX FSM (SIPO) — 16x 오버샘플링

RX 모듈은 IDLE → START → DATA → STOP 4상태 FSM으로 설계하였습니다. Start Bit 검출 후 8번째 틱(비트 중앙)에서 첫 샘플링을 수행하고, 이후 16틱마다 한 번씩 총 8bit를 수신합니다. STOP 상태에서는 b\_tick\_cnt == 23이 될 때까지 대기하여 7틱의 타이밍 여유를 확보합니다.

| 상태        | 진입 조건                  | 출력 신호                                    | 다음 상태 전이                                  |
|-----------|------------------------|------------------------------------------|-------------------------------------------|
| IDLE (초기) | rst 또는 STOP 완료         | rx_done = 0                              | rx_syn2 = 0 검출 시 → START                  |
| START     | IDLE에서 Start Bit(0) 검출 |                                          | b_tick_cnt == 8 (중앙 확인) → DATA 또는 IDLE 복귀 |
| DATA      | START 중앙 확인 후          | 매 16틱마다<br>rx_syn2 샘플링 후<br>rx_shift에 저장 | 8bit 수신 완료 → STOP                         |
| STOP      | DATA 8bit 완료 후         | rx_done = 1 (1클럭 펄스), rx_data 확정 출력      | b_tick_cnt == 23 → IDLE                   |

---

### (3) 2단계 싱크로나이저

// 2-stage Synchronizer

```
always @(posedge clk, posedge rst) begin
```

```
    rx_syn1    <= rx;
```

```
    rx_syn2    <= rx_syn1;
```

```
end
```

//rx\_syn2가 uart\_rx 모듈의 입력으로 사용

### (4) LOOPBACK 최상위 연결

// uart\_loopback – RX\_done을 TX\_start에 즉각 연결

```
uart U_UART_TOP (
```

```
    .clk(clk),
```

```
    .rst(rst),
```

```
    .tx_start(w_tx_start), // start trigger 후에 버튼 디바운스 회로 추가
```

```
    .tx_data(w_rx_data),
```

```
    .rx(rx),
```

```
    .rx_data(w_rx_data),
```

```
    .rx_done(w_tx_start),
```

```
    .tx_busy(),
```

```
    .tx(tx)
```

```
);
```

## 4.3 Timing 설계

- b\_tick 주기: 100 MHz 클럭 기준 9600 bps에 해당하는 b\_tick 주기는  $100,000,000 / 9,600 \approx 10,417$  클럭입니다. 1 bit 전송 시간은 약 104.2  $\mu$ s이며, 8N1 프레임 1바이트 전송에는 약 1.04 ms가 소요됩니다.
  - 비트 중앙 샘플링: START 상태에서 8번째 b\_tick에 Start Bit 중앙을 확인하고, 이후 DATA 상태에서 16틱 간격으로 비트 중앙을 샘플링합니다. 이를 통해 Baud Rate 불일치로 인한 누적 타이밍 오차를 최소화합니다.
-

- 
- **STOP 23틱 대기:** 16x 오버샘플링 구조상 RX FSM이 실제 신호 전환보다 7틱 먼저 STOP 상태에 진입하는 구조적 특성이 있습니다. `b_tick_cnt == 23`으로 STOP 대기 시간을 확장하여 rx 신호가 확실히 1로 안정화된 후 IDLE로 복귀하도록 설계하였습니다.

## 4.4 설계 전략 (Design Strategy)

- 물리적 지연 허용 설계: 싱크로나이저에서 발생하는 2클럭의 물리적 지연을 성능 저하가 아닌 신호 안정성 우선 설계의 결과로 수용하였습니다. 해당 지연은 9600 bps Baud Rate의 비트 주기(10,417 클럭)에 비해 무시할 수 있는 수준입니다.
  - 하드웨어 LOOPBACK 구조: `rx_done`과 `tx_start`의 assign 배선으로 소프트웨어 개입 없이 순수 하드웨어 레벨에서 LOOPBACK을 구현하여 통신 선로의 무결성 검증 환경을 구축하였습니다.
  - FSM 2-always 구조: 상태 레지스터 업데이트(`always @posedge clk`)와 다음 상태 조합 로직(`always @*`)을 분리하여 글리치 없는 클럭 동기 설계를 유지하였습니다.
-

## 5. 시뮬레이션 및 검증 (Simulation & Verification)

### 5.1 Testbench

표 1. 시뮬레이션 주요 신호 정의

| 신호 이름             | 신호 설명                                                                      |
|-------------------|----------------------------------------------------------------------------|
| Clk               | 전체 시스템 Main CLK으로 100 MHz의 주파수를 가집니다.                                      |
| Rst               | 전체 순차 회로에 비동기 Reset 동작을 부여하는 신호입니다.                                        |
| Rx                | PC(Comportmaster)에서 전송되는 외부 직렬 입력 신호입니다. Synchronizer를 통해 내부 도메인으로 동기화됩니다. |
| rx_syn1 / rx_syn2 | 2단계 싱크로나이저의 중간·최종 출력 신호입니다. rx_syn2가 uart_rx 모듈에 입력됩니다.                    |
| b_tick            | 10,417 클럭 주기로 생성되는 Baud Rate 기준 틱 신호입니다. TX/RX 모듈의 타이밍 기준이 됩니다.            |
| b_tick_cnt        | 현재 b_tick 내에서의 오버샘플링 카운터입니다. 0~15 범위에서 순환하며 비트 중앙(8번째) 샘플링 시점을 결정합니다.      |
| Tx                | LOOPBACK 후 출력되는 직렬 송신 신호입니다. PC에서 전송된 데이터가 그대로 재송신됩니다.                     |
| rx_data [7:0]     | RX 모듈에서 복원된 8bit 병렬 데이터입니다. LOOPBACK 시 tx_data에 직접 연결됩니다.                  |
| rx_done           | 수신 완료를 알리는 1클럭 폭 펄스입니다. tx_start에 직결되어 LOOPBACK을 즉시 트리거합니다.                |
| tx_busy           | TX 모듈이 전송 중임을 나타내는 신호입니다. 전송 완료 시 0으로 복귀합니다.                               |

표 2. TX / RX FSM 상태 신호 정의

| 모듈 | State | State 설명 |
|----|-------|----------|
|----|-------|----------|

|    |       |                                                                      |
|----|-------|----------------------------------------------------------------------|
| TX | IDLE  | 초기 상태로 tx=1(High)을 유지하며 tx_start 신호를 대기합니다.                          |
| TX | START | Start Bit(tx=0)를 b_tick 16회 동안 출력합니다.                                |
| TX | DATA  | tx_data를 LSB부터 순차적으로 직렬 출력합니다. b_tick 16회마다 1bit씩 전송합니다.             |
| TX | STOP  | Stop Bit(tx=1)를 b_tick 16회 동안 출력한 후 IDLE로 복귀합니다.                     |
| RX | IDLE  | 초기 상태로 rx_syn2=0(Start Bit) 검출을 대기합니다.                               |
| RX | START | Start Bit 중앙(8번째 틱)을 확인하여 유효한 Start Bit인지 검증합니다.                     |
| RX | DATA  | 16틱마다 비트 중앙에서 rx_syn2를 샘플링하여 rx_data에 LSB부터 저장합니다.                   |
| RX | STOP  | rx_data 확정 및 rx_done 1클럭 펄스 출력.<br>b_tick_cnt==23까지 대기 후 IDLE 복귀합니다. |

## 5.2 시뮬레이션 시나리오

- 시나리오 1 (b\_tick 주기 확인): 시스템 클럭 100 MHz 기준으로 b\_tick이 정확히 10,417 클럭마다 1회 발생하는지 파형으로 확인합니다.
- 시나리오 2 (TX IDLE/START 동작): tx\_start=1 입력 시 tx가 IDLE(1)에서 START(0)로 전이되고, b\_tick 16회 이후 DATA 상태로 진입하는지 확인합니다.
- 시나리오 3 (TX DATA 전송): 8bit 데이터가 LSB first 순서로 직렬 출력되는지 파형의 비트 패턴을 통해 확인합니다.
- 시나리오 4 (TX STOP): 8bit 전송 완료 후 tx=1(Stop Bit)이 출력되고 tx\_busy가 유지되다가 IDLE 복귀 시 tx\_busy=0이 되는지 확인합니다.
- 시나리오 5 (RX Synchronizer): 외부 rx 신호 유입 시 rx\_syn1 → rx\_syn2로 이어지는 2단 지연(계단 형태)이 파형에서 나타나는지 확인합니다.

- 시나리오 6 (RX IDLE/START/DATA/STOP): Start Bit 검출 후 8번째 b\_tick에서 중앙 샘플링이 수행되고, DATA 상태에서 16틱 간격으로 순차 수신되며 STOP 상태에서 rx\_done 펄스가 출력되는지 확인합니다.
- 시나리오 7 (LOOPBACK 통합): 입력 데이터 8'h30(0011\_0000)을 RX로 수신한 후 rx\_done이 발생하여 TX가 즉시 동일 데이터를 재송신하는지 확인합니다.

## 5.3 Waveform 분석

시나리오 1 (b\_tick 주기 확인): 시스템 클럭 100 MHz 기준으로 b\_tick이 정확히 10,417 클럭마다 1회 발생하는지 파형으로 확인합니다.




그림 6. b\_tick 주기 확인 파형 — 100 MHz 기준 10,417 클럭 주기의 b\_tick 발생 확인

시나리오 2: tx\_start 입력 후 c\_state가 IDLE → START로 전이되고, tx=0의 Start Bit 파형이 b\_tick 16회 동안 유지됨을 확인하였습니다.






그림 7. TX IDLE/START 파형 — tx\_start=1 입력 후 tx가 0(Start Bit)으로 전이

시나리오 3: DATA 상태에서 tx\_data의 LSB부터 순차적으로 tx 출력에 반영되는 비트 패턴을 확인하였습니다.




그림 8. TX DATA 파형 — 8bit 데이터 LSB first 직렬 출력 파형

시나리오 4 (TX STOP): 8bit 전송 완료 후 tx=1(Stop Bit)이 출력되고 tx\_busy가 유지되다가 IDLE 복귀 시 tx\_busy=0이 되는지 확인합니다.




그림 9. TX STOP 파형 — Stop Bit 출력 및 tx\_busy 신호 확인

시나리오 5: 외부 rx 신호 유입 시 rx\_syn1, rx\_syn2에서 각각 1클럭씩 지연되는 계단 형태의 파형이 나타났으며, 메타스테이블 상태가 완전히 해소된 rx\_syn2가 uart\_rx에 공급됨을

확인하였습니다.




그림 10. RX Synchronizer 파형 — rx\_syn1, rx\_syn2 계단형 지연 파형

시나리오 6 (RX IDLE/START/DATA/STOP): Start Bit 검출 후 8번째 b\_tick에서 중앙 샘플링이 수행되고, DATA 상태에서 16틱 간격으로 순차 수신되며 STOP 상태에서 rx\_done 펄스가 출력되는지 확인합니다.




그림 11. RX DATA/STOP 파형 — 16x 오버샘플링 중앙 샘플링 및 rx\_done 펄스 확인

시나리오 7: 입력 데이터 8'h30(0b00110000)이 RX에서 수신 완료된 후 rx\_done=1 펄스가 발생하고, 해당 펄스가 tx\_start를 즉시 트리거하여 TX가 동일한 비트 패턴(0 0 0 0 1 1 0 0)을 재송출하는 파형을 확인하였습니다.




그림 12. LOOPBACK 통합 파형 — 입력 8'h30 → RX 수신 → rx\_done 발생 → TX 즉시 재송신

---

## 5.4 시뮬레이션 결과 요약 테이블

| 항목                          | 목표 (Spec)                | 시뮬레이션 결과                 | 달성 여부 |
|-----------------------------|--------------------------|--------------------------|-------|
| b_tick 주기                   | 10,417 클럭 주기             | 10,417 클럭 정확<br>확인       | 달성    |
| TX FSM 4상태 동작               | IDLE/START/DATA/STOP 정상  | 전 상태 정상 전이<br>확인         | 달성    |
| TX LSB first 직렬 출력          | LSB부터 순차 출력              | 비트 패턴 일치<br>확인           | 달성    |
| RX 싱크로나이저 동작                | 2단 지연 후 rx_syn2<br>안정화   | 계단형 지연 파형<br>확인          | 달성    |
| RX 16x 오버샘플링                | 8번째 틱에서 중앙<br>샘플링        | b_tick_cnt=8 시<br>샘플링 확인 | 달성    |
| RX rx_done 펄스 출력            | STOP 상태에서 1클럭<br>펄스      | rx_done 1클럭<br>펄스 정상 확인  | 달성    |
| LOOPBACK 데이터<br>무결성 (8'h30) | TX 재송신 비트 패턴<br>일치       | 0011_0000 패턴<br>완전 일치    | 달성    |
| STOP 23틱 대기 안정성             | rx 신호 1 안정화 후<br>IDLE 복귀 | b_tick_cnt=23에서<br>정상 복귀 | 달성    |

---

---

## 6. 결과 분석 및 트러블슈팅 (Analysis & Trouble Shooting)

### 6.1 FPGA 결과

- LOOPBACK 동작: Comportmaster에서 데이터를 전송하면 FPGA 내부에서 RX 수신  
→ TX 재송신이 즉각적으로 이루어져 전송한 데이터가 그대로 수신창에 표시됨을  
실보드에서 확인하였습니다.
- 전 구간 데이터 무결성: PC-FPGA 간 전송된 모든 데이터가 수신 측에서 원본과  
동일하게 복원되었으며, 비트 손실이나 오류 없이 완전한 무결성을 확인하였습니다.
- 오차 분석: Basys3 발진기 정밀도( $\pm 50$  ppm) 범위 내의 Baud Rate 오차는 16x  
오버샘플링에 의해 완전히 흡수되어 FE(Framing Error)가 발생하지 않았습니다.
- Comportmaster 모니터링: 실시간 시리얼 모니터링을 통해 TX 송신 파형과  
LOOPBACK 수신 파형이 정상적으로 대응되는 것을 확인하였습니다.

### 6.2 문제 원인 분석

| 구분          | 문제                                                            | 원인                                                                                                  | 해결 방안                                                                                                                |
|-------------|---------------------------------------------------------------|-----------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------------------|
| RX STOP 타이밍 | TX는 STOP 진입 즉시 tx=1로 전환되나, RX는 STOP 진입 후 약 7틱이 지나서야 rx=1로 전환됨 | 16x 오버샘플링에서 비트 중앙(8번째 틱)에 샘플링하는 구조상 RX FSM이 실제 신호 전환보다 먼저 STOP에 진입합니다. 이는 오류가 아닌 중앙 샘플링의 구조적 특성입니다. | STOP 대기 시간을 <code>b_tick_cnt == 23</code> 으로 확장하여 7틱의 여유를 확보하였습니다. RX가 선진입하더라도 rx 신호가 확실히 1로 안정화될 때까지 대기하도록 설계하였습니다. |
| 메타스테이블      | 외부 RX 신호를 직접 uart_rx에 연결 시 시뮬레이션에서 불확정 상태(X)가                 | 외부 비동기 신호가 내부 클럭의 Setup/Hold Time을 위반하여 플립플롭이                                                       | 2단계 싱크로나이저(uart_rx_synchronizer)를 삽입하여 rx_syn2를 uart_rx에                                                             |

---

|               |                                                       |                                                                              |                                                                                                         |
|---------------|-------------------------------------------------------|------------------------------------------------------------------------------|---------------------------------------------------------------------------------------------------------|
|               | 간헐 발생                                                 | 메타스테이블 상태에 빠졌습니다.                                                            | 입력하도록 구조를 변경하였습니다.                                                                                      |
| Start Bit 오검출 | 노이즈에 의한 짧은 LOW 신호가 Start Bit로 오인되어 FSM이 잘못 진입하는 경우 발생 | b_tick_cnt == 8에서 Start Bit 중앙을 재확인하는 로직 없이 즉시 DATA 상태로 전이하는 구조에 취약점이 있었습니다. | START 상태에서 b_tick_cnt == 8 시점에 rx_syn2가 여전히 0인지 재확인하여, 0이면 유효한 Start Bit로 판정하고 1이면 IDLE로 복귀하도록 수정하였습니다. |

## 6.3 개선 방안

- 가변 Baud Rate 지원: 현재 9600 bps 고정 설계에서 파라미터(parameter) 방식으로 b\_tick 분주값을 변경 가능하도록 수정하면 19200, 38400, 115200 bps 등 다양한 Baud Rate를 지원하는 범용 UART 모듈로 확장할 수 있습니다.
- Parity 비트 추가: 현재 8-N-1 프레임에 Parity Bit 생성/검사 로직을 추가하면 8-E-1(짝수 패리티), 8-O-1(홀수 패리티) 프레임을 지원하여 데이터 오류 검출 능력을 강화할 수 있습니다.
- FIFO 버퍼 적용: 현재 단일 레지스터 구조를 FIFO(First-In First-Out) 버퍼로 교체하면 연속으로 수신되는 다수 바이트를 유실 없이 처리할 수 있어 실제 통신 환경에서의 안정성을 향상시킬 수 있습니다.
- 오류 플래그 출력 확장: FE(Framing Error), OE(Overrun Error) 검출 시 별도 출력 신호를 추가하면 통신 오류 발생 원인을 하드웨어 수준에서 즉시 식별할 수 있습니다.

---

## 7. 결론

- 본 프로젝트를 통해 Xilinx Basys3 FPGA 보드에서 UART TX 모듈(PISO)과 RX 모듈(SIPO)을 독립 설계하고 LOOPBACK 구조로 통합하는 데 성공하였습니다. Comportmaster를 활용한 실보드 검증에서 전 구간 데이터 무결성을 확인하였습니다.
- 16배속 오버샘플링과 비트 중앙 샘플링 기법을 적용하여 송수신 Baud Rate 오차에 의한 누적 타이밍 오차를 극복하였으며, 2단계 싱크로나이저를 통해 비동기 외부 신호의 메타스테이블 문제를 해소하였습니다.
- 트러블슈팅 과정에서 16x 오버샘플링 구조상 RX FSM이 실제 신호 전환보다 먼저 STOP 상태에 진입하는 현상을 분석하고, STOP 대기 시간을 `b_tick_cnt == 23`으로 확장하여 7틱의 타이밍 여유를 확보하는 방식으로 해결하였습니다.
- RX\_done과 TX\_start의 즉각적 assign 배선으로 소프트웨어 개입 없는 순수 하드웨어 LOOPBACK 환경을 구축하여, 독립적인 통신 선로 안정성 검증 체계를 완성하였습니다.
- 향후 가변 Baud Rate 파라미터화, Parity 비트 지원, FIFO 버퍼 도입으로 본 설계를 실용적인 범용 UART 통신 IP로 발전시킬 계획입니다.

## 참고 문헌

[0] Digilent, "Basys 3 FPGA Board Reference Manual", Digilent Inc., 2023.

---