Πολυτεχνική Σχολή ΑΠΘ

Τμήμα Ηλεκτρολόνων	Μηνανικών και	Μηνανικών	Υπολονιστών
ταιτάα πλεκτρολονών	ινιτιχάνικων και	Ινιτιχάνικων	ΤΛΙΟΛΟΝΙΟΙων

Ψηφιακά Συστήματα HW σε Χαμηλά Επίπεδα Λογικής I 7ο εξάμηνο

Υλοποίηση επεξεργαστή RISC-V σε γλώσσα περιγραφής υλικού Verilog.
Περιβάλλον ανάπτυξης: EDA Playground IDE

Ιανουάριος 2025 Ιωάννα Ινώ Χαριτίδη, 10043

Άσκηση 1: Υλοποίηση ενός Arithmetic Logic Unit (ALU) με χρήση Verilog

Η ALU που σχεδιάστηκε στα πλαίσια αυτής της άσκησης δέχεται ως είσοδο δύο τελεστέους (op1 και op2 , μήκους 32 bit) και δίνει ως έξοδο το αποτέλεσμα εφαρμογής διάφορων πράξεων πάνω σε αυτούς (result, μήκους 32 bit).

Ένα επιπλέον σήμα εξόδου (zero , μήκους 1 bit) λαμβάνει τις τιμές 1 και 0, και δηλώνει εάν το αποτέλεσμα είναι μηδενικό ή όχι.

Το είδος πράξης που εφαρμόζεται στους δύο τελεστέους op1 και op2 καθορίζεται από το σήμα εισόδου alu_op, το οποίο έχει μήκος 4 bit για να μπορεί να αναπαραστήσει τουλάχιστον 9 τιμές.

Συνολικά η ΑΙU έχει 3 εισόδους και 2 εξόδους.

Η ALU υλοποιεί τις ακόλουθες 9 πράξεις. Η κάθε μία σηματοδοτείται από διαφορετική τιμή της alu_op:

- προσημασμένη πρόσθεση (alu op=0010),
- προσημασμένη αφαίρεση (alu_op=0110),
- λογικό AND (alu op=0000),
- λογικό OR (alu_op=0001),
- λογικό XOR (alu_op=0101),
- σύγκριση "Μικρότερο από" πάνω σε προσημασμένους αριθμούς (alu op=0100),
- Λογική ολίσθηση δεξιά κατά op2 bits (alu_op=1000),
- Λογική ολίσθηση αριστερά κατά op2 bits (alu_op=1001) και
- Αριθμητική ολίσθηση δεξιά κατά op2 bits (alu_op=1010)

Για ευκολία, οι πιθανές τιμές της alu_op ορίζονται ως παράμετροι εντός του αρχείου alu.v, με χρήση της οδηγίας parameter και ονόματα που περιγράφουν την αντίστοιχη λειτουργία (πχ parameter[3:0] ALUOP_SUB = 4'b0110;).

Η επιλογή του είδους πράξης πραγματοποιείται από έναν πολυπλέκτη, ο οποίος υλοποιείται με χρήση ενός γενόμενου υπό όρους τελεστή. Συγκεκριμένα χρησιμοποιείται ο τριαδικός τελεστής ?: της Verilog (ternary operator).

Το κύκλωμα της ALU είναι συνδυαστικό, πράγμα που σημαίνει ότι οι έξοδοι αλλάζουν άμεσα όποτε αλλάξει μία από τις εισόδους. Αυτή η συμπεριφορά προσομοιώνεται με χρήση συνεχούς ανάθεσης assign στις εξόδους του κυκλώματος.

```
1 module ALU(
       output [31:0] result,
       output zero,
input [31:0] op1,
input [31:0] op2,
  3
  4
  5
       input [3:0] alu_op);
  6
       parameter[3:0] ALUOP_AND = 4'b0000;
  8
       parameter[3:0] ALUOP_OR = 4'b0001;
  9
       parameter[3:0] ALUOP_ADD = 4'b0010;
 10
       parameter[3:0] ALUOP_SUB = 4'b0110;
 11
       parameter[3:0] ALUOP_LT = 4'b0100;
parameter[3:0] ALUOP_Rsh = 4'b1000;
 12
 13
       parameter[3:0] ALUOP_Lsh = 4'b1001;
 14
       parameter[3:0] ALUOP_NRsh = 4'b1010;
 15
       parameter[3:0] ALUOP_XOR = 4'b0101;
 16
 17
 18 assign result=(alu_op == ALUOP_AND) ? (op1&op2):
               (alu_op == ALUOP_OR) ? (op1|op2):
(alu_op == ALUOP_ADD) ? (op1+op2):
(alu_op == ALUOP_SUB) ? (op1-op2):
 19
 20
 21
               (alu\_op == ALUOP\_LT) ? (signed(op1) < signed(op2)):
 22
 23
               (alu\_op == ALUOP\_Rsh) ? (op1>>op2[4:0]):
               (alu\_op == ALUOP\_Lsh) ? (op1<<op2[4:0]):
 24
                (alu\_op == ALUOP\_NRsh) ? (sunsigned(signed(op1)>>>op2[4:0]):
 25
                (alu\_op == ALUOP\_XOR) ? (op1\land op2):
 26
                (1'bx);
 27
 28
       assign zero=(result == 32'b0) ? (1'b1):(1'b0);
 29
 30 endmodule
```

Figure 1: Μονάδα ALU

<u>Άσκηση 2</u>: Κύκλωμα Αριθμομηχανής

```
include "ALU.v"
   `include "calc_enc.v"
4 module calc(
     output [15:0] led,
     output z.
     input clc.
     input btnc.
     input btnl.
     input btnu,
10
     input btnr,
     input btnd.
     input [15:0] sw);
14
     wire [3:0] n1;//internal wires
     wire [31:0] n2;
wire [31:0] n3;
16
17
     wire [15:0] n4:
18
     wire [31:0] n5:
21
22
23
24
     sign\_extend\ ex1(.ext\_bit32(n5),\ .bit16(n4));\\
     sign_extend ex2(.ext_bit32(n2), .bit16(sw));
     calc_enc ALU_CONTROL(.alu_op(n1), .btnl(btnl), .btnc(btnc), .btnr(btnr));
25
26
     ALU alu( .result(n3), .zero(z), .op1(n5), .op2(n2), .alu_op(n1) );
27
28
     accumulator \ ACC(\ .acc\_out(n4),\ .clc(clc),\ .btnu(btnu),\ .btnd(btnd),\ .data\_in(n3[15:0])\ );
29
30
     assign led = n4;
31
   endmodule
32
```

Figure 2: Υλοποίηση κυκλώματος αριθμομηχανήε σε Verilog. Οι υπο-μονάδες sign_extend, calc_enc και accumulator περιγράφονται παρακάτω. Η υπο-μονάδα ALU είναι αυτή που παρουσιάστηκε στην 1^η άσκηση.




Figure 3: Σχηματική αναπαράσταση του calc.v. Κάθε ένα από τα γκρι πλαίσια αναπαριστά μία μονάδα.

Η εν λόγω αριθμομηχανή διατηρεί μια τρέχουσα τιμή της σε ένα συσσωρευτή 16-bit καταχωρητή και επιτρέπει στο χρήστη να ενημερώνει την τιμή υλοποιώντας οποιαδήποτε από τις αριθμητικές και λογικές συναρτήσεις που παρέχει η ALU.

Υλοποιείται με τη μονάδα calc, στο αρχείο calc.v . Το αρχείο περιέχει, πέρα από την calc, τις βοηθητικές μονάδες accumulator (υλοποίηση του συσσωρευτή 16-bit) και sign_extend (επέκταση προσήμου σημάτων) . Επίσης κάνει include τα εξής αρχεία:

- ALU.v, το οποίο περιέχει την ALU της άσκησης 1, και
- calc_enc.v, το οποίο περιγράφεται παρακάτω.

```
33
34 module accumulator (
output reg [15:0] acc_out,
    input wire clc,
36
    input wire btnu.
37
     input wire btnd,
38
    input wire [15:0] data_in);
39
40
   always @(posedge clc) begin
41
42
      if(btnu)
         acc_out <= 16'b0;
     else if(btnd)
44
        acc_out<=data_in;
45
46
47
48 endmodule
49
```

Figure 4: Βοηθητική μονάδα accumulator: αναπαράσταση με Verilog ενός καταχωρητή 16 bit

Ο accumulator δέχεται ως είσοδο (data_in) τα 16 χαμηλότερα bit της εξόδου αποτελέσματος 32 bit της ALU. Μηδενίζεται σύγχρονα (στην ανιούσα ακμή του σήματος clc) με το πάτημα του btnu, και ενημερώνεται σύγχρονα (επίσης στην ανιούσα ακμή) κάθε φορά που πατιέται το btnd.

Η τιμή του καταχωρητή (acc_out) συνδέεται με τις εξόδους led της αριθμομηχανής, αλλά και με την είσοδο op1 της ALU, αφού υποστεί επέκταση προσήμου χρησιμοποιώντας τον τελεστή concatenation της Verilog, για να μετετραπεί σε σήμα 32 bit.

Η είσοδος op2 της ALU συνδέεται με μια έκδοση με επέκταση προσήμου των εισόδων του διακόπτη 16-bit (sw).

```
module sign_extend(
output wire [31:0] ext_bit32,
input wire [15:0] bit16);

assign ext_bit32= { {16{bit16[15]}},bit16 };

endmodule
```

Figure 5: Βοηθητική μονάδα επέκτασης προσήμου, για τη δημιουργία σημάτων 32 bits από σήματα των 16 bits.

Η επιλογή της λειτουργίας που θα εκτελέσει η ALU γίνεται με βάση τα πλήκτρα btnl, btnc και btnr. Αυτά τα τρία πλήκτρα αποτελούν εισόδους στο συνδυαστικό κύκλωμα calc_enc.v , το οποίο υλοποιείται σε structural Verilog. Η έξοδός του συνδέεται με την είσοδο alu ορ της ALU.

Η λογική επιλογής λειτουργίας υλοποιείται στο αρχείο calc_enc.v, με τη μονάδα calc_enc και τις βοηθητικές μονάδες bit0, bit1, bit2, bit3.

```
83 module calc_enc(
       output wire [3:0] alu_op,
84
       input wire btnl,
85
       input wire btnc,
86
       input wire btnr);
87
88
       bit0 zero(.zeroBit(alu_op[0]), .C(btnc), .R(btnr), .L(btnl));
bit1 one(.oneBit(alu_op[1]), .C(btnc), .R(btnr), .L(btnl));
bit2 two(.twoBit(alu_op[2]), .C(btnc), .R(btnr), .L(btnl));
89
90
91
       bit3 three(.threeBit(alu_op[3]), .C(btnc), .R(btnr), .L(btnl));
92
94 endmodule
```

Figure 6: Μονάδα calc_enc

Tα sub-modules bit0, bit1, bit2, bit3 δέχονται ως είσοδο τα btnr, btnl, btnc , και παράγουν ως έξοδο τα alu_op[0] (zeroBit) , alu_op[1] (oneBit) , alu_op[2] (twoBit), alu_op[3] (threeBit) αντίστοιχα:

```
1 module bit0(
                              output wire zeroBit,
                         2
                         3
                              input wire C,
                              input wire R,
                         4
                         5
                              input wire L);
                         6
                              wire Cn;
                              wire m1;
                         8
                              wire m2;
                         9
                        10
                              not NO(Cn,C);
                         11
                              and A0_1(m1,Cn,R);
                        12
                              and A0_2(m2,L,R);
                        13
                        14
                              or OO(zeroBit,m1,m2);
                        15
                        16 endmodule
btnc
btnr
                                              AND
                                                                         alu_op[0]
                                                                   OR
btnl
                                              AND
```

Figure 7: Βοηθητική μονάδα bit0, και σχηματική αναπαράσταση παραγωγής του alu_op[0] μέσω των btnr, btnl, btnc

```
18 module bit1(
     output wire oneBit,
19
     input wire C,
20
21
     input wire R,
22
     input wire L);
23
     wire Ln;
24
25
     wire Rn;
     wire m3;
26
     wire m4;
27
28
     not N1_1(Ln,L);
29
30
     not N1_2(Rn,R);
     and A1_1(m3,Ln,C);
31
32
     and A1_2(m4,C,Rn);
33
     or O1(oneBit,m3,m4);
34
35 endmodule
```




Figure 8: Βοηθητική μονάδα bit1, και σχηματική αναπαράσταση παραγωγής του alu_op[1] μέσω των btnr, btnl, btnc

```
37 module bit2(
     output wire twoBit,
38
     input wire C,
39
40
     input wire R,
     input wire L);
41
42
     wire Cn;
43
     wire Rn:
44
     wire m5;
45
     wire m6;
46
     wire m7;
47
48
     not N2_1(Cn,C);
49
     not N2_2(Rn,R);
50
     and A2_1(m5,C,R);
51
52
     and A2_2(m6,L,Cn);
53
     and A2_3(m7, m6, Rn);
54
     or O2(twoBit,m5,m7);
55
56
57 endmodule
```




Figure 9: Βοηθητική μονάδα bit2, και σχηματική αναπαράσταση παραγωγής του alu_op[2] μέσω των btnr, btnl, btnc




Figure 10: Βοηθητική μονάδα bit3, και σχηματική αναπαράσταση παραγωγής του alu_op[3] μέσω των btnr, btnl, btnc

Για τον έλεγχο της ορθής λειτουργίας της αριθμομηχανής και της ALU, δημιουργείται το παρακάτω testbench για το module calc :

```
1 // Code your testbench here
2 // or browse Examples
3 `timescale 1ns / 1ps
 5 module calc_tb;
       wire [15:0] LED;
        wire Z;
       reg CLC;
reg C;
        reg L;
        reg U;
        reg R;
13
14
15
16
        reg D;
        reg [15:0] SW;
        calc calc_tb(LED,Z,CLC,C,L,U,R,D,SW);
        initial begin
  $dumpfile("waveform.vcd");
$dumpvars(0,calc_tb);
19
20
           CLC=1'b0;
           U=1'b1; //RESET. UP BUTTON IS PRESSED //doesn't matter what the rest are. x.
           L=1'b0;
C=1'b1;
           R=1'b0;
U=1'b0;
           D=1'b1;
SW=16'h354a;
           #20
L=1'b0;
C=1'b1;
36
37
38
           R=1'b1;
U=1'b0;
D=1'b1;
40
           SW=16'h1234;
43
            #20
            L=1'b0;
44
            C=1'b0;
R=1'b1;
U=1'b0;
D=1'b1;
SW=16'h1001;
45
 47
 48
 49
 50
            #20
L=1'b0;
C=1'b0;
R=1'b0;
 52
53
54
            U=1'b0;
D=1'b1;
SW=16'hf0f0;
 57
 58
 59
            L=1'b1;
C=1'b1;
R=1'b1;
U=1'b0;
D=1'b1;
 60
 62
63
64
 65
             SW=16'h1fa2;
            #20
L=1'b0;
 67
 68
 69
             C=1'b1;
            R=1'b0;
U=1'b0;
D=1'b1;
SW=16'h6aa2;
 70
 71
72
73
74
 75
76
             #20
            L=1'b1;
C=1'b0;
 77
78
79
            R=1'b1;
U=1'b0;
            D=1'b1;
SW=16'h0004;
 81
```

```
#20
83
        L=1'b1;
84
        C=1'b1;
85
        R=1'b0;
86
        U=1'b0;
87
        D=1'b1;
88
        SW=16'h0001;
89
90
        #20
91
        L=1'b1;
92
        C=1'b0;
93
        R=1'b0;
94
        U=1'b0;
95
96
        D=1'b1;
        SW=16'h46ff;
97
98
99
100
      end
101
      initial #200 $finish;
102
      always #10 CLC=~CLC;
103
104
105 endmodule
106
```

Figure 11: Testbench calc_tb

Μετά από την εφαρμογή του στο κύκλωμα, προκύπτουν αποτελέσματα τα οποία ταυτίζονται με τις αναμενόμενες τιμές που δίνονται από εκφώνηση:




Figure 12: Κυματομορφές. Οι δοκιμαστικές τιμές των sw, btnc, btnd, btnl, btnr, btnu δίνονται από την εκφώνηση, όπως και οι αναμενόμενες τιμές της εξόδου led.

Άσκηση 3: Αρχείο Καταχωρητών

Figure 13: Μονάδα regfile




Figure 14: Σχηματική αναπαράσταση του regfile.v.

Σε αυτή την άσκηση υλοποιείται ένα αρχείο 32 καταχωρητών, μέσω της μονάδας regfile. Ο κάθε καταχωρητής έχει μήκος 32 bit .

Η μονάδα regfile έχει 2 εξόδους και 6 εισόδους. Οι έξοδοι, readData1 και readData2, είναι τύπου reg, και περιέχουν τις τιμές των καταχωρητών, των οποίων η διεύθυνση δόθηκε από τις εισόδους readReg1 και readReg2 αντίστοιχα. Οι έξοδοι ενημερώνονται σύγχρονα με την ανιούσα ακμή του σήματος εισόδου clc.

Επιπλέον υπάρχει δυνατότητα εγγραφής νέων δεδομένων στους καταχωρητές, μέσω των σημάτων εισόδου writeReg, writeData και write. Το σήμα writeReg αντιπροσωπεύει τη διεύθυνση του καταχωρητή στον οποίο θα γίνει η εγγραφή, το writeData περιέχει τα νέα δεδομένα, και το write είναι σήμα ελέγχου. Οι εγγραφές πραγματοποιούνται σύγχρονα με την ανιούσα ακμή του clc, και μόνο εφόσον το write είναι ενεργό.

Περιγραφή Κώδικα:

Οι καταχωρητές (reg [DATAWIDTH-1:0] register[31:0], όπου DATAWIDTH παράμετρος ίση με 32 από προεπιλογή), αρχικοποιούνται με μηδενικά μέσω ενός initial block και ενός βρόχου for.

Η λειτουργικότητα εγγραφής υλοποιείται με ένα ακολουθιακό always block (δηλαδή ένα always block με το σήμα ρολογιού στη λίστα ευαισθησίας του). Εάν το σήμα write είναι ενεργό (συνθήκη if(write)), ανατίθεται στον καταχωρητή με διεύθυνση writeReg η τιμή που περιέχεται στο σήμα writeData, με χρήση non-blocking εντολής.

```
// Write
always @(posedge clk) begin
if (write) begin
register[writeReg] <= writeData;
end
end
```

Η λειτουργία ανάγνωσης υλοποιείται σε ένα δεύτερο, επίσης ακολουθιακό always block, με χρήση εντολών συνθήκης if-else. Υπάρχει ειδική μέριμνα για την περίπτωση που η διεύθυνση εγγραφής (writeReg) είναι ίδια με κάποια από τις διευθύνσεις ανάγνωσης (readReg1 ή readReg2).

Εάν το σήμα write είναι ενεργό (οπότε και πραγματοποιείται εγγραφή εκείνη τη στιγμή), και η readReg1 ή readReg2 είναι ίδια με τη writeReg, η εγγραφή πρέπει να πάρει προτεραιότητα. Επομένως τα δεδομένα που δρομολογούνται στις θύρες ανάγνωσης είναι τα δεδομένα που προορίζονται για εγγραφή στο συγκεκριμένο καταχωρητή, και όχι αυτά που ο καταχωρητής περιείχε μέχρι τώρα.

Διαφορετικά, τα δεδομένα που διαβάζονται είναι τα δεδομένα που περιέχει ο εκάστοτε καταχωρητής.

```
// Read
always @(posedge clk) begin
// Prioritize write over read if readReg1 is the same as writeReg
if (write && (writeReg == readReg1)) begin
readData1 <= writeData; // If we are writing to the same register as readReg1, return the written data
end else begin
readData1 <= register[readReg1]; // Else, just read the register
end
// Prioritize write over read if readReg2 is the same as writeReg
if (write && (writeReg == readReg2)) begin
readData2 <= writeData; // If we are writing to the same register as readReg2, return the written data
end else begin
readData2 <= register[readReg2]; // Else, just read the register
end
end
```

Άσκηση 4: Διαδρομή Δεδομένων

```
`include "ALU.v"
`include "regfile.v"
          module datapath(
output reg [31:0] PC,
              odule datapatn,
output reg [31:0] PC,
output Zero,
output [31:0] dAddress,
output [31:0] davitebata,
output [31:0] writebata,
output [31:0] writebata,
input [31:0] writebata,
input [31:0] instr,
input PCSrc,
input RegWrite,
input MalVSrc,
input RegWrite,
input MedCt,
input [3:0] ALUCtT,
input [3:0] dReadData);
              parameter | NATIAL_PC=32'h00400000; //0x00400000
parameter opcode_R=7'b0110011;
parameter opcode_I=7'b0100011;
parameter opcode_B=7'b1100011;
parameter opcode_B=7'b1100011;
parameter opcode_LM=7'b0000011;/LW is type Immediate, but has different opcode
             reg [4:0] i]; //regfile input. readRegl
reg [4:0] i]; //regfile input. readRegl
reg [4:0] i]; //regfile input. readReg2
reg [4:0] i]; //regfile input, writeReg
reg [31:0] imm32; //immediate value
reg [31:0] imm32; //immediate value
reg [31:0] imm32; //connects readDatal with opl of ALU
wire [31:0] n2; //connects readDatal with opl of ALU
wire [31:0] n3; //connects readDatal with opl of ALU
wire [31:0] n3; //connects the output of the mux with op2 of ALU
wire [31:0] n4; //connects the output of the mux with op2 of ALU
wire [31:0] n4; //connects the output of the mux with op2 of ALU
wire [31:0] n4; //connects the output of the mux with op2 of ALU
wire [31:0] n4; //connects the output of the mux with op2 of ALU
wire [31:0] n4; //connects the ALU's result with dAddress of RAM, and with the mux that decides the value of WriteBackData
               initial begin
PC=INITIAL_PC;
end
               always @(instr) begin
                     il=instr[19:15]; //internal net that connects to readReg1
i2=instr[24:20]; //internal net that connects to readReg2
i3=instr[11:7]; //internal net that connects to writeReg
                  end
imm32={ {20{imm12[11]}},imm12 };
               regfile REGFL(.readbata1(n1), .readbata2(n2), .clk(clk), .readkeg1(i1), .readkeg2(i2), .writeReg(i3), .writeBata(WriteBatkData), .write(RegWrite)); mux MUXL(.chosenin3), .option0(in2), .option0(in32), .option1(inm32), .control(ALUSrc);//fif ALUSrcs0, ALU gets rs2, otherwise ALU gets immediate data ALU ALUAJAPAHH (.resultin4n), .zero(2ero), .opt(n1), .op2(n3), .alu_op(ALUCTi));
               assign dWriteData=n2; //wires can't be assigned values inside always blocks assign dAddress=n4; //n4 is the result output of the ALU
               mux\ MUX2(.chosen(WriteBackData)\ ,\ .option0(n4)\ ,\ .option1(dReadData)\ ,\ .control(MemToReg));
79
80 always (
81 if (1)
82 PCs
83
84 else n
65 if (F
66 PC
89 end
90 end
91
92 endmodule
93
             always @(posedge clk) begin
if (!rst)
PC<=INITIAL_PC;
            else if(loadPC) begin
if(PCSrc) //multiplexer
PC=PC+(imm32<<1);/PC + branch_offset (Branch Target)
else
PC<=PC+4;//PC + 4 (όταν το πρόγραμμα προχωρά στην επόμενη εντολή στη μνήμη)
end
end
          module mux(
output wire [31:0] chosen,
input wire [31:0] option0,
input wire [31:0] option1,
input wire control);
99 input wir
100
101 assign ch
102
103 endmodule
             assign chosen=(control) ? (option1) : (option0);
```

Figure 15: Μονάδα datapath, και βοηθητική μονάδα mux




Figure 16: Διάγραμμα υλοποίησης για τη διαδρομή δεδομένων. Τα κομμάτια που αποτελούν τη μονάδα datapath.v, καθώς και τα internal nets της έχουν χρωματιστεί με κίτρινο. Οι είσοδοι της μονάδας έχουν κόκκινο χρώμα, ενώ οι έξοδοι πράσινο.

Το αντικείμενο αυτής της άσκησης είναι η διαδρομή δεδομένων του επεξεργαστή RISC-V. Περιέχει τις εσωτερικές λειτουργικές μονάδες, τους καταχωρητές και τους πολυπλέκτες που χρησιμοποιούνται για την υλοποίηση μεμονωμένων εντολών.

Η εκφώνηση παρέχει έτοιμη μία μνήμη εντολών και μία μνήμη δεδομένων, οι οποίες θα αξιοποιηθούν στην επόμενη άσκηση.

Η διαδρομή δεδομένων υλοποιείται με τη μονάδα datapath, τα βασικά τμήματα της οποίας είναι:

- Το αρχείο καταχωρητών που υλοποιήθηκε και περιγράφηκε στην 3^η άσκηση,
- Η αριθμητική λογική μονάδα (ALU) που υλοποιήθηκε και περιγράφηκε στην 1^η άσκηση,
- Ένα συνδυαστικό always block που δημιουργεί τις εισόδους του αρχείου καταχωρητών, καθώς και πιθανές εισόδους για τη δεύτερη θύρα ανάγνωσης της ALU, από το σήμα εισόδου instr του datapath (Immediate Generation),
- ο καταχωρητής PC (Program Counter), ο οποίος δείχνει τη θέση στη μνήμη εντολών όπου βρίσκεται η τρέχουσα εντολή που εκτελείται
- Η λογική διακλάδωσης, για τον υπολογισμό της νέας τιμής του PC σε περίπτωση που εκτελεστεί εντολή τύπου Branch, και
- Η λογική "εγγραφής προς τα πίσω", που καθορίζει εάν η τιμή που εγγράφεται στο αρχείο καταχωρητών είναι το αποτέλεσμα της ALU (για τις συμβατικές αριθμητικές και λογικές εντολές) ή το αποτέλεσμα της ανάγνωσης μνήμης (dReadData). Η επιλογή γίνεται από έναν πολυπλέκτη.

Θα ξεκινήσουμε την περιγραφή της μονάδας datapath με το αρχείο καταχωρητών. Οι τιμές στις θύρες διευθύνσεων της υπομονάδας regfile, readReg1, readReg2, και writeReg, είναι τα bits 19-15, 24-20 και 11-7 αντίστοιχα της εισόδου instr της datapath. Αναπαριστώνται από τα εσωτερικά σήματα i1, i2, i3, στα οποία γίνεται συνεχής ανάθεση εντός ενός συνδυαστικού always block.

```
il=instr[19:15]; //internal net that connects to readReg1
i2=instr[24:20]; //internal net that connects to readReg2
i3=instr[11:7]; //internal net that connects to writeReg
68 regfile REGFL(.readData1(n1), .readData2(n2), .clk(clk), .readReg1(i1), .readReg2(i2), .writeReg(i3), .writeData(WriteBackData), .write(RegWrite));
```

Το σήμα instr έχει μήκος έχει μήκος 32 bit και αναπαριστά μία εντολή RISC-V σε δυαδική μορφή. Το σύνολο εντολών που υποστηρίζει το προς υλοποίηση datapath χωρίζεται σε 4 τύπους: R, I, S και B. Κάθε τύπος εντολής έχει διαφορετική κωδικοποίηση, δηλαδή χωρίζει τα 32 bit σε διαφορετικά πεδία. Τρία πεδία είναι κοινά ως προς τη θέση και για τους 4 τύπους:

- το πεδίο opcode (instr[6:0]), που αντιπροσωπεύει τον τύπο της εντολής. Οι πιθανές του τιμές ορίζονται ως παράμετροι εντός της μονάδας (opcode_R= 7'b0110011, opcode_I =7'b0010011, opcode_S 7'b0100011 και opcode_B 7'b1100011 για τύπους R,I,S,B αντίστοιχα)
- το πεδίο funct3 (instr[12:14]), με βάση το οποίο ξεχωρίζουν οι διαφορετικές εντολές ίδιου τύπου
- το πεδίο rs1 (instr[15:19]), που περιέχει τη διεύθυνση του πρώτου καταχωρητή πηγής. Κάθε μία από τις εντολές που υποστηρίζονται χρησιμοποιούν τα περιεχόμενα τουλάχιστον ενός καταχωρητή ως τελεστή, επομένως αυτό το πεδίο είναι κοινό για όλες τους.

Τα εναπομείναντα bit του σήματος instr αντιπροσωπεύουν διαφορετικά πράγματα, ανάλογα με την εντολή. Για παράδειγμα, εντολές τύπου R, S και B χρησιμοποιούν ως δεύτερο τελεστή τα περιεχόμενα ενός δεύτερου καταχωρητή πηγής, τη διεύθυνση τη οποίου αντιπροσωπεύουν τα bit 24-20 (πεδίο rs2). Αντίθετα, κάποιες εντολές τύπου I χρησιμοποιούν μία σταθερή τιμή ως δεύτερο τελεστή, επομένως τα bit που σε άλλες εντολές αποτελούν το πεδίο rs2 χρησιμοποιούνται (μαζί με άλλα bits) για να αναπαραστήσουν τη σταθερή αυτή τιμή.

Επομένως, ενώ η τιμή στην είσοδο readReg1 είναι πάντα έγκυρη, και η έξοδος readData1 χρησιμοποιείται πάντα παρακάτω στο datapath, η τιμή στην είσοδο readReg2 μπορεί να μην αντιπροσωπεύει έναν καταχωρητή πηγής. Αυτό δεν αποτελεί πρόβλημα, διότι η έξοδος readData2 του αρχείου καταχωρητών οδηγείται σε έναν πολυπλέκτη, ο οποίος τη διαβιβάζει στο επόμενο στοιχείο μόνο εφόσον είναι έγκυρη. Αυτός ο πολυπλέκτης ελέγχεται από το σήμα ALUSrc, η πηγή του οποίου αποτελεί αντικείμενο της επόμενης άσκησης.

Όμοια, η τιμή στην είσοδο writeReg δεν αντιπροσωπεύει απαραίτητα έναν καταχωρητή προορισμού (rd), γιατί μόνο οι εντολές τύπου R και I παράγουν

αποτελέσματα που πρέπει να αποθηκευτούν στο αρχείο καταχωρητών (και επομένως μόνο αυτές έχουν πεδίο rd). Όμως, το αρχείο καταχωρητών πραγματοποιεί εγγραφές μόνο εάν το σήμα ελέγχου του, write, είναι ενεργό. Εάν η εντολή που εκτελείται δεν είναι τύπου R ή I, το σήμα ελέγχου write θα απενεργοποιηθεί, και η τιμή στην είσοδο writeReg δε θα έχει καμία επίπτωση. Το write προέρχεται από την ίδια πηγή με το ALUSrc.

Οι εντολές τύπου Ι, S και B χρησιμοποιούν μία σταθερή τιμή κατά την εκτέλεσή τους, αλλά δεν χρησιμοποιούν τα ίδια bit για να την κωδικοποιήσουν. Στις εντολές Ι, η σταθερή τιμή αναπαρίσταται από τα bit 31-20, στις εντολές S από τα bit 31-25 και 11-7, ενώ στις εντολές B χρησιμοποιούνται τα bit 31, 7, 30-25 και 11-8.

Στο επόμενο κομμάτι του datapath, που ονομάζεται Immediate Generation, ένα συνδυαστικό always block αναθέτει στο εσωτερικό σήμα imm12 την σταθερή τιμή, ανάλογα με το πεδίο opcode.

Έπειτα το σήμα imm32, που προκύπτει από το imm12 με επέκταση προσήμου, χρησιμοποιείται παρακάτω στο datapath, από την ALU ή από τη λογική διακλάδωσης.

Η ALU είναι το επόμενο θεμελιώδες κομμάτι του datapath. Η πρώτη της είσοδος συνδέεται με την έξοδο readData1 του regfile, μέσω του εσωτερικού σήματος n1. Η δεύτερη είσοδος συνδέεται με την έξοδο ενός πολυπλέκτη, μέσω του n3. Αυτός ο πολυπλέκτης επιλέγει εάν η ALU θα χρησιμοποιήσει την έξοδο του regfile readData2 (με την οποία συνδέεται μέσω του n2), ή το σήμα imm32, με βάση το σήμα ALUSrc.

Το σήμα που συνδέεται στην είσοδο alu_op της ALU, και υπαγορεύει το είδος της πράξης που θα εκτελεστεί, ονομάζεται ALUCtrl, και είναι ένα από τα σήματα εισόδου της μονάδας regfile. Προέρχεται από μία μονάδα ελέγχου που θα υλοποιηθεί στα πλαίσια της άσκησης 5.

Η ALU παράγει 2 εξόδους, την zero και την result. Η λογική "εγγραφής προς τα πίσω" καθορίζει εάν η έξοδος WriteBackData του datapath, που εγγράφεται στο αρχείο καταχωρητών, θα περιέχει το αποτέλεσμα result της ALU ή την έξοδο της μνήμης δεδομένων.

Η result συνδέεται με την έξοδο dAddress της μονάδας datapath. Επιπλέον αποτελεί την δεύτερη είσοδο ενός πολυπλέκτη, ο οποίος λαμβάνει ως πρώτη είσοδο και ως σήμα ελέγχου τα σήματα εισόδου dReadData και MemToReg της datapath αντίστοιχα.

Ανάλογα με την εντολή που εκτελείται, η dAddress μπορεί να περιέχει μία διεύθυνση, και εάν εισαχθεί στη μνήμη δεδομένων, η μνήμη δίνει στη έξοδό της τα αντίστοιχα περιεχόμενα (η μνήμη χρησιμοποιεί ως είσοδο τα 9 χαμηλότερα bits. Το περιβάλλον ανάπτυξης αποκόπτει αυτόματα τα 23 υψηλότερα bits). Αυτή είναι και η προέλευση του σήματος dReadData, και, εάν το σήμα MemToReg είναι ενεργό, τα περιεχόμενα του dReadData δρομολογούνται προς εγγραφή στο αρχείο καταχωρητών.

Σε περίπτωση που εκτελείται συμβατική αριθμητική ή λογική εντολή, το αποτέλεσμα που περιέχει η dAddress δεν είναι διεύθυνση. Συνεπώς το σήμα dReadData δεν είναι έγκυρο. Σε αυτή την περίπτωση, το σήμα MemToReg απενεργοποιείται, και ο πολυπλέκτης επιλέγει τη δεύτερη είσοδό του, δηλαδή το αποτέλεσμα της ALU.

Η δεύτερη έξοδος της ALU, zero, συνδέεται με το σήμα εξόδου Zero του datapath. Όπως θα γίνει εμφανές στην περιγραφή της άσκησης 5, το σήμα Zero συμβάλλει, μέσω μιας μονάδας ελέγχου, στη δημιουργία του σήματος PCSrc, το οποίο αποτελεί είσοδο του datapath.

Το PCSrc υπαγορεύει εάν το πρόγραμμα θα εκτελέσει την αμέσως επόμενη εντολή, ή εάν θα πραγματοποιήσει διακλάδωση. Αυτό επιτυγχάνεται με τον έλεγχο της τιμής ενός βασικού στοιχείου της διαδρομής δεδομένων, του καταχωρητή PC.

Στη μονάδα datapath, ο καταχωρητής PC (Program Counter, μετρητής προγράμματος) δηλώνεται ως έξοδος ,τύπου reg και μεγέθους 32 bit. Περιέχει την τιμή της διεύθυνσης μνήμης εντολών, στην οποία βρίσκεται η τρέχουσα εντολή που εκτελείται.

Η μνήμη εντολών δίνεται έτοιμη από εκφώνηση, και δεν αποτελεί μέρος της μονάδας datapath, που υλοποιείται στη συγκεκριμένη άσκηση. Δέχεται όμως ως είσοδο την έξοδο PC της μονάδας datapath (χρησιμοποιεί μόνο τα 9 χαμηλότερα bits. Το περιβάλλον ανάπτυξης αποκόπτει αυτόματα τα 23 υψηλότερα bits), και παράγει ως έξοδο μία από της εισόδους της. Αποτελείται από 512 καταχωρητές

μήκους 8 bit, που περιέχουν 128 εντολές RISC-V σε δυαδική μορφή (1 εντολή έχει μήκος 32 bit, και αναπαρίσταται από 4 διαδοχικούς καταχωρητές). Δέχεται ως είσοδο addr την τιμή που περιέχει ο PC, και στην ανιούσα ακμή ενός σήματος εισόδου clk, δίνει ως έξοδο dout τους 4 (συνενωμένους) καταχωρητές με διευθύνσεις addr, addr+1, addr+2 και addr+3.

Η αρχική τιμή του PC, στην οποία και επανέρχεται εφόσον ενεργοποιηθεί το σήμα rst (reset), είναι 0x00400000. Ορίζεται εντός της μονάδας datapath η παράμετρος INITIAL_PC, που περιέχει αυτή την αρχική τιμή. Ο PC αρχικοποιείται με ένα initial block, και οι μετέπειτα τιμές του καθορίζονται με χρήση ενός always block, σύγχρονα με την ανιούσα ακμή του σήματος εισόδου clk του datapath.

```
initial begin
                             42
                                     PC=INITIAL_PC;
                             43
                             44
82 always @(posedge clk) begin
      if (rst)
        PC<=INITIAL_PC;
84
85
      else if(loadPC) begin
86
87
         if(PCSrc) //multiplexer
          PC<=PC+(imm32<<1);//PC + branch_offset (Branch Target)
88
89
90
           PC<=PC+4;//PC + 4 (όταν το πρόγραμμα προχωρά στην επόμενη εντολή στη μνήμη)
       end
91
```

Το σήμα imm32 υπέκεινται σε λογική ολίσθηση κατά 1 bit αριστερά, και οδηγείται σε έναν αθροιστή μαζί με την τρέχουσα τιμή του PC. Ένας άλλος αθροιστής υπολογίζει το άθροισμα της τρέχουσας τιμής του PC με το 4. Τα αποτελέσματα αυτών των δύο προσθέσεων οδηγούνται σε έναν πολυπλέκτη που ελέγχεται από το PCSrc. O PC ενημερώνεται με το αποτέλεσμα του πολυπλέκτη, εφόσον το σήμα εισόδου του datapath, loadPC, είναι ενεργό.

Η διεύθυνση που περιέχει ο μετρητής προγράμματος PC διοχετεύεται στην είσοδο της δοσμένης από εκφώνηση μνήμης εντολών. Η έξοδος αυτής της μνήμης είναι το σήμα instr, η χρήση του οποίου αναλύθηκε στην αρχή.

Άσκηση 5: Ελεγκτής πολλαπλών κύκλων

Το αντικείμενο αυτής της άσκησης είναι η σχεδίαση μίας μονάδας ελέγχου για τη διαδρομή δεδομένων της άσκησης 4, καθώς και μίας μηχανής κατάστασης (FSM). Υλοποιούνται με τη μονάδα top_proc.

Η διαδρομή δεδομένων χωρίζεται σε 5 καταστάσεις:

- IF (Instruction Fetch): Παροχή του PC στη μνήμη εντολών
- ID (Instruction Decode): Αποκωδικοποίηση της ληφθείσας εντολής και έναρξη πρόσβασης στους καταχωρητές
- EX (Execute): Εκτέλεση της λειτουργίας στην ALU
- ΜΕΜ (Memory): Εκτέλεση πρόσβασης στη μνήμη (για lw/sw)
- WB (Write Back): Εγγραφή νέων δεδομένων στους καταχωρητές

Κάποια από τα σήματα ελέγχου πρέπει να τίθονται αποκλειστικά κατά τη διάρκεια συγκεκριμένων καταστάσεων, ενώ άλλα είναι ανεξάρτητα από την τρέχουσα κατάσταση.

Τα σήματα ALUOp, ALUSrc, Branch είναι ανεξάρτητα της κατάστασης. Δηλώνονται στη μονάδα ως εσωτερικά σήματα, και η τιμή τους εξαρτάται από το opcode της τρέχουσας εντολής.

Το σήμα ALUCtrl παράγεται από το ALUOp και από τα πεδία funct3 και funct7 της κάθε εντολής.

Τα υπόλοιπα σήματα ελέγχου ενεργοποιούνται μόνο σε ορισμένες καταστάσεις. Γι΄ αυτό το λόγο οι τιμές τους καθορίζονται μέσα στο OUTPUT_LOGIC always block της μηχανής πεπερασμένης κατάστασης (FSM). Συνολικά η FSM απαρτίζεται από 3 always blocks.

```
always @(current_state or instr or dReadData)
          begin: OUTPUT_LOGIC
                                                //what are the outputs of each state?
133
             case (current_state)
134
               IF: begin
                  loadPC=1'b0;
136
                  MemRead=1'b0;
                  MemWrite=1'b0;
138
                  MemToReg=1'b0;
                  RegWrite=1'b0;
141
               end
142
               ID: begin
143
                  loadPC=1'b0;
144
                  MemRead=1'b0;
145
                  MemWrite=1'b0;
146
                  MemToReg=1'b0;
RegWrite=1'b0;
149
               end
               EX:begin loadPC=1'b0;
151
                  MemRead=1'b0;
                  MemWrite=1'b0;
154
                  MemToReg=1'b0;
155
                  RegWrite=1'b0;
156
               MEM: begin
159
                  if(opcode==opcode_LW) //set MemRead to high for load instructions during MEM state
160
                    MemRead=1'b1;
161
                    MemRead=1'b0;
                  if (opcode==opcode_S) //set MemWrite to high for store instructions during MEM state
164
165
                    MemWrite=1'b1;
166
                    MemWrite=1'b0;
                  MemToReg=1'b0;
loadPC=1'b0;
170
171
                  RegWrite=1'b0;
172
174
175
              WB: begin
                 RegWrite=1'b1; //set RegWrite to high for instructions with a destination register (rd)

RegWrite=1'b1; //set RegWrite to high for instructions with a destination register (rd)


else //during SW state

RegWrite=1'b0; //set RegWrite to low for other instructions, or if the opcode is invalid
                 if(opcode==opcode_LW)
180
                   MemToReg=1'b1;
                 else
MemToReg=1'b0;
182
183
                 loadPC=1'b1;
185
                 MemRead=1'b0:
                 MemWrite=1'b0;
186
              default:begin
190
191
                 MemRead=1'b0;
MemWrite=1'b0;
192
193
                 MemToReg=1'b0;
                 RegWrite=1'b0;
195
              end
196
197
            endcase
         end
```

Η αποθήκευση τρέχουσας κατάστασης και η μετάβαση από τη μία κατάσταση στην άλλη υπαγορεύεται από τα STATE_MEMORY και NEXT_STATE_LOGIC always blocks της FSM.

Η μετάβαση από τη μία κατάσταση στην επόμενη γίνεται κάθε φορά που αλλάζει το current state. Αυτό συμβαίνει όταν ολοκληρώνεται ένας κύκλος ρολογιού.


Οι καταστάσεις αλλάζουν διαδοχικά με τη σειρά ως εξής: IF->ID->EX->MEM->WB.



Κάθε κατάσταση διαρκεί 1 κύκλο ρολογιού, επομένως μία εντολή χρειάζεται 5 κύκλους ρολογιού για να εκτελεστεί.

Τα σήματα ελέγχου διασφαλίζουν την ορθή λειτουργία, διαβιβάζοντας μόνο έγκυρες τιμές στα επόμενα στάδια. Για παράδειγμα, η κατάσταση ΜΕΜ αφορά μόνο τις εντολές LW και SW. Για οποιαδήποτε άλλη εντολή, το αποτέλεσμα της ALU και η δεύτερη έξοδος του regfile δεν αντιπροσωπεύουν κάποια διεύθυνση μνήμης, ή δεδομένα που πρέπει να εγγραφούν στη μνήμη δεδομένων. Επομένως, στην κατάσταση ΜΕΜ, αυτές οι τιμές είναι μη έγκυρες είσοδοι για τη μνήμη. Όμως, χάρη στα σήματα MemToReg και MemWrite, τα οποία τίθενται μόνο για τις εντολές LW και SW, τα μη έγκυρα δεδομένα που προκύπτουν στην έξοδο της μνήμης δε χρησιμοποιούνται, και η μνήμη δεν επιτρέπει εγγραφή.

Μία άλλη εναλλακτική είναι να παραλείπεται το στάδιο ΜΕΜ για όλες τις εντολές εκτός από τις LW και SW. Με αυτό τον τρόπο εξοικονομείται ένας κύκλος ρολογιού για κάθε εντολή που δεν απαιτεί πρόσβαση στη μνήμη.



(Σημείωση: οι δυνατότητες του EDA Playground IDE αποδείχθηκαν περιορισμένες. Για την απεικόνιση των κυματομορφών αυτής της άσκησης, χρησιμοποιήθηκε το GTKWave σε δευτερεύον υπολογιστή.)

Οι τιμές του σήματος instr[31:0] αλλάζουν κάθε 5 κύκλους, και εάν εισαχθούν στον αποκωδικοποιητή εντολών https://luplab.gitlab.io/rvcodecjs/, δίνουν τις παρακάτω εντολές:

1. addi x1, x0, 7	(δεκαεξαδική μορφή: 0070 0093)
2. addi x2, x0, 21	(δεκαεξαδική μορφή: 0150_0113)
3. add x3, x1, x2	(δεκαεξαδική μορφή: 0020_81b3)
4. addi x4, x0, -9	(δεκαεξαδική μορφή: ff70_0213)
5. addi x5, x2, -17	(δεκαεξαδική μορφή: fef1_0293)
6. add x6, x5, x4	(δεκαεξαδική μορφή: 0042_8333)
7. sub x7, x3, x2	(δεκαεξαδική μορφή: 4021_83b3)
8. sll x8, x7, x5	(δεκαεξαδική μορφή: 0053_9433)
9. slt x9, x4, x8	(δεκαεξαδική μορφή: 0082_24b3)
10. xor x10, x8, x2	(δεκαεξαδική μορφή: 0024_4533)
11. and x11, x10, x8	(δεκαεξαδική μορφή: 0085_75b3)
12. srl x12, x11, x9	(δεκαεξαδική μορφή: 0095_d633)
13. or x13, x12, x3	(δεκαεξαδική μορφή: 0036_66b3)
14. sra x14, x4, x9	(δεκαεξαδική μορφή: 4092_5733)
15. sw x11, 0(x5)	(δεκαεξαδική μορφή: 00b2_a023)
16. lw x15, 0(x5)	(δεκαεξαδική μορφή: 0002_a783)
17. andi x16, x8, -45	(δεκαεξαδική μορφή: fd34_7813)
18. ori x17, x16, 22	(δεκαεξαδική μορφή: 0168_6893
19. srli x18, x13, 1	(δεκαεξαδική μορφή: 0016_d913
20. beq x15, x11, 16	(δεκαεξαδική μορφή: 00b7_8863
21. hex 0000_0000	(αυτή η μορφή δεν αντιστοιχεί σε καμία εντολή.
Παραλείπεται λόγω	
22. hex 0000 0000	(αυτή η μορφή δεν αντιστοιχεί σε καμία εντολή.
-	

- Παραλείπεται λόγω ΒΕQ) 23. hex 0000_0000 (αυτή η μορφή δεν αντιστοιχεί σε καμία εντολή.
- Παραλείπεται λόγω ΒΕQ)
- 24. hex 0000_0000 (αυτή η μορφή δεν αντιστοιχεί σε καμία εντολή. Αντιμετωπίζεται από το παρόν datapath ως τύπος Ι με μηδενικό σταθερό μέρος, και η ALU εκτελεί πρόσθεση 0+0. Ουσιαστικά αντιμετωπίζεται ως addi

x0, x0, 0 (εντολή do-nothing), με ανενεργά σήματα ελέγχου για να μην πραγματοποιηθεί καμία χρήση ή εγγραφή)

25. slti x9, x18, 15 //hex: 00f9_2493 26. xori x19, x8, 58 //hex: 03a4_4993 27. slli x20, x17, 1 //hex: 0018_9a13 28. srai x5, x15, 2 //hex: 4027_d293

29-128. hex 0000 0000 (αντιμετωπίζονται ως do-nothing εντολές)

Εάν χρησιμοποιηθεί ο ίδιος αποκωδικοποιητής για τις δυαδικές εντολές που δίνονται στο αρχείο rom bytes, προκύπτουν τα ίδια αποτελέσματα.

Παρατηρείται ότι τα σήματα ελέγχου παίρνουν τις αναμενόμενες τιμές.

Οι τιμές καταχωρητών και της μνήμης που προκύπτουν είναι επίσης ορθές. Ο έλεγχός τους έγινε με τον διερμηνέα RISC-V

https://www.cs.cornell.edu/courses/cs3410/2019sp/riscv/interpreter/ με αντικατάσταση των εντολών 0000_0000 από τις addi x0, x0, 0 .

Memo	ry Addres	SS		Decimal	Hex			Binary	
0x00000	9000			0	0x000000	900		0b000000	000000000000000000000000000000000000000
0x00000	0004			96	0x000000	960		0b000000	000000000000000000000000000000000000000
0×0000	9008			0	0x000000	900		0b000000	909090909090909090909
0x00000	900c			0	0x00000	900		0b000000	900000000000000000000000000000000000000
0x00000	9010			0	0x00000	900		0b000000	300000000000000000000000000000000000000
0x00000	0014			0	0x000000	900		0b000000	000000000000000000000000000000000000000
0×00000	9018			0	0x00000	900		0b000000	000000000000000000000000000000000000000
0x00000	901c			0	0×00000	900		0b000000	000000000000000000000000000000000000000
0×00000				0	0x00000				000000000000000000000000000000000000000
0x00000				0	0x00000				
it Valor		Parimal	U		0	x25 (s9)	0	0x0000000	00000000000000000000000000000000000000
it Value	Register	Decimal	Hex	Binary	-		9		600000000000000000000000000000000000000
it Value		Decimal θ	Hex 0x00000000		8	x25 (s9)		0x00000000	ebaseseaaaseaaaseaaaaaaaaaaaaaaaaaaaaaa
it Value	Register			Binary	0	x25 (s9) x26 (s10)	0	exeeeeeee	abaseasasasasasasasasasasasasasasasasasa
it Value	Register x0 (zero)	0	0×00000000	Binary	(e) (e)	x25 (s9) x26 (s10) x27 (s11)	0	0x00000000 0x00000000 0x00000000	et.000000000000000000000000000000000000
it Value	Register x0 (zero) x1 (ra)	0 7	0x00000000 0x00000007	Binary cbeeccccccccccccccccccccccccccccccccc	0 0 0	x25 (s9) x26 (s10) x27 (s11) x28 (t3)	0 0	0x0000000 0x0000000 0x0000000 0x00000000	ebaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa
it Value	Register xθ (zero) x1 (ra) x2 (sp)	0 7 21	0x00000000 0x00000007 0x000000015	Binary bbeeceeeeeeeeeeeeeeeeeeeeeeeeeeee bbeeceeeeeeee	0 0 0 0	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4)	0 0 0	0x00000000 0x00000000 0x00000000 0x000000	#b000000000000000000000000000000000000
it Value	Register x0 (zero) x1 (ra) x2 (sp) x3 (gp)	0 7 21 28	0x00000000 0x00000007 0x00000015 0x0000001c	Binary checcoccoccoccoccoccoccoccoccoccoccoccocco	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x0 (zero) x1 (ra) x2 (sp) x3 (gp) x4 (tp)	0 7 21 28 -9	0x00000000 0x000000015 0x0000001c 0xfffffff7	Binary ebeeeeeeeeeeeeeeeeeeeeeee ebeeeeeeee	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x0 (zero) x1 (ra) x2 (sp) x3 (gp) x4 (tp) x5 (t0)	0 7 21 28 -9 24	0x0000000 0x00000007 0x00000015 0x0000001c 0xfffffff7 0x00000018	Binary 0.0000000000000000000000000000000000	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x0 (zero) x1 (ra) x2 (sp) x3 (gp) x4 (tp) x5 (t0) x6 (t1)	0 7 21 28 -9 24	0x0000000 0x000000015 0x00000015 0x00000016 0xfffffff7 0x00000018 0xfffffffb	Binary	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x0 (zero) x1 (ra) x2 (sp) x3 (gp) x4 (tp) x5 (t0) x6 (t1) x7 (t2)	0 7 21 28 -9 24 -5	0x0000000 0x00000015 0x0000001c 0xfffffff7 0x00000018 0xfffffffb 0x00000007	Binary checcocccccccccccccccccccccccccccccccc	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x8 (zero) x1 (ra) x2 (sp) x3 (gp) x4 (tp) x5 (t0) x6 (t1) x7 (t2) x8 (s0/fp)	0 7 21 28 -9 24 -5 7	0x00000000 0x000000015 0x0000001c 0xffffffff 0x00000018 0xffffffffb 0x000000007 0x00000007	Binary cbcccccccccccccccccccccccccccccccccc	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x0 (zero) x1 (ra) x2 (sp) x3 (gp) x4 (tp) x5 (t0) x6 (t1) x7 (t2) x8 (s0/fp) x9 (s1)	0 7 21 28 -9 24 -5 7 112	0x00000000 0x000000015 0x00000015 0x60000010 0xffffffff 0x000000018 0x6000000000 0x00000000000000000000000	Binary	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x8 (zero) x1 (ra) x2 (sp) x3 (gp) x4 (tp) x5 (t0) x6 (t1) x7 (t2) x8 (s8/fp) x10 (a8)	9 7 21 28 -9 24 -5 7 112 9	0x0000000 0x00000015 0x00000015 0x00000016 0xfffffff7 0x00000018 0xfffffffb 0x00000007 0x00000007 0x000000000 0x00000000	Binary	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
it Value	Register x8 (zero) x1 (ra) x2 (sp) x4 (tp) x5 (t0) x6 (t1) x7 (t2) x8 (s8/fp) x10 (a8) x11 (a1)	e 7 21 28 -9 24 -5 7 112 e 101 96	0x80000000 0x800000015 0x800000015 0x800000016 0x8fffffff7 0x800000018 0x8600000007 0x80000000000000000000000000000	Binary	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000
nit Value	Register x0 (zero) x1 (ra) x2 (sp) x4 (tp) x5 (t0) x6 (t1) x7 (t2) x8 (s0/fp) x10 (a0) x11 (a1) x12 (a2)	e 7 21 28 -9 24 -5 7 112 e 101 96 48	0x80000000 0x800000001 0x80000001 0xfffffff 0x80000001 0xfffffffb 0x800000007 0x800000000 0x800000000 0x800000000 0x800000000	Binary	@ @ @ @ @ @ @ @ @ @	x25 (s9) x26 (s10) x27 (s11) x28 (t3) x29 (t4) x30 (t5)	0 0 0 0	exeeeeeee exeeeeeee exeeeeeee exeeeeeee exeeeeee	#b000000000000000000000000000000000000