

一、(26 分) 课程目标 2

1. 选择填空 (10 分)


- (1) 十进制数 **234** 对应的二进制数是_____；十六进制数是_____；8421BCD 码是_____。
- (2) **OC** 门是指三极管的集电极_____、使用时要注意_____。
- (3) 三态门有高电平、低电平和_____三种状态、当多个三态门的输出端连接在一根总线上使用时要注意:_____。
- (4) 与非门的漏电流负载发生在驱动门输出为_____电平情况下, 负载电流越大, 则输出电平越_____。
A. 高 B. 低
- (5) 根据逻辑要求, CMOS_____的多余输入端接地。
A. 或非门 B. 与非门 C. 传输门 D. 非门

2. 简答题 (16 分)

(1) 用公式法将下面逻辑函数化成最简与一或表达式。


$$F = \bar{A} + A \cdot B \cdot C + A \cdot \bar{B} \cdot \bar{C} + C \cdot B + C \cdot \bar{B}$$

2. 试用 3 个上升沿触发的 D 触发器实现 3 位异步二进制加法计数器 (只画电路图)




(3) 用卡诺图化简下面逻辑函数为最简与一或表达式

$$L(A, B, C, D) = \sum m(0, 1, 4, 7, 9, 10, 13) + \sum d(2, 5, 8, 12, 15)$$



(4) 分析下图所示 CMOS 传输门构成的逻辑电路, 试写出其真值表、表达式并说明逻辑功能



二、(22 分) 课程目标 3

1. 选择 (2 分)

- (1) 下列器件不属于组合逻辑电路的是_____。
A 编码器 B 译码器 C 数据选择器 D 寄存器
- (2) 组合逻辑电路中不应该含有_____。
A 触发器 B 三态门 C 传输门 D OD 门


2. 综合 (20 分)

(1) (8 分) 用 1 片 3 线—8 线译码器 74HC138 及与非门实现下列函数:

$$F(A, B, C) = A \oplus B \oplus C$$




2) (12 分) 双四选一数据选择器 74HC153 的连线如图, 写出其函数表达式、列真值表并判断逻辑功能:





三、(32 分) 课程目标 4

1. (6 分) 某同步时序逻辑电路的编码状态如下图所示, 试用 J-K 触发器设计此电路, (设电路的初始状态为 11) 要求:

- (1) 写出状态表;
- (2) 用卡诺图法求出最简激励方程组;





2. (4 分) 异步时序逻辑电路如下图所示, 试画出该电路在时钟 A、B 作用下触发器输出端 Q_1 、 Q_2 的波形。设初始状态 $Q_1Q_2=00$ 。





3. (8 分) 已知 74LS160 是异步清零、同步置数 4 位 BCD 加计数器(逻辑符号如下图), 74LS163 是同步清零、同步置数 4 位二进制加计数器(逻辑符号如图) R_D 是清零端, LD 是置数端, EP 、 ET 是使能端, Q_D 、 Q_C 、 Q_B 、 Q_A 是计数输出端 (Q_D 为高位), D 、 C 、 B 、 A 是预置数据输入端 (D 为高位), RCO 是进位输出, $RCO=ETQ_DQ_A$ (160), $RCO=ETQ_DQ_CQ_BQ_A$ (163)。

1. 试用一片 74160 及非门, 采用 RCO 进位端和反馈置数法, 设计完成同步 5 进制计数器并画出计数循环状态图。
2. 试用一片 74163 及最少的与非门, 采用反馈清零法, 设计完成同步 7 进制计数器并画出计数循环状态图。



4. (14 分) 试分析下图所示时序电路的逻辑功能。要求:

- (1) 写出各触发器时钟方程;
- (2) 激励方程组;
- (3) 状态方程组;
- (4) 列状态表;
- (5) 画状态图;
- (6) 画时序图: (初始状态 000) ;



四、(20 分) 课程目标 5



1. 填空与选择(10 分)

- (1) 某存储器的容量为 $256K \times 8$, 该存储器有 _____ 根地址线、 _____ 根数据线、若该存储器的起始地址为全 0, 其最高地址为 _____。
- (2) 为使采样输出信号不失真地代表输入模拟信号, 采样频率 f_s 和输入模拟信号的最高频率 f_{imax} 的关系是 _____。
- (3) 八位 D/A 转换器, 当输入数字量为 0000 0100 时, 输出电压为 0.08V, 当输入数字量为 1100 0000 时, 输出电压为 _____。
- (4) 在最大输出电压一定时, A/D 转换器输出的二进制代码位数越少, 量化误差 _____、转换精度 _____。
A. 越大 B. 越小 C. 越低 D. 越高
- (5) D/A 转换器原理电路由基准电压、电子开关、锁存器、 _____ 和 _____ 组成。
A. 权电阻网络 B. 触发器 C. 三态门 D. 求和电路
- (6) 若将一个频率为 10kHz 的矩形波, 变换成为一个 1kHz 矩形波, 应采用 _____;
A. 单稳态触发器 B. 十进制计数器 C. 五进制计数器 D. 施密特触发器

2. 综合(10 分)

由 555 定时器构成的多谐振荡电路如右图, 设图中的二极管是理想二极管, 电阻 $R_1=8k\Omega$, $R_{P1}=4k\Omega$, $R_2=4k\Omega$, $R_{P2}=2k\Omega$, $C=0.1\mu F$ 试问:

- (1) 管脚 5 的开关 S 分别接 ①、②、③ 时, 电路是否都能在输出端 v_o 产生连续脉冲?
- (2) 开关 S 接 ② 时, 求充电时间 T_{pH} 、放电时间 T_{pL} 、占空比 Q 和振荡频率 f 表达式, 定性画出 v_c 和 v_o 波形。
- (3) 开关 S 接 ③ 时, 管脚 6 和管脚 2 的比较电压各是多少?



教务处试卷编号:

备注: 试卷背面为答题卡(不准用自带草稿)

装

订

线

课程编号: 13006190

考核方式: 闭卷

考核时间: 2 学时(95 分钟)

2016 年 11 月 30 日

主考教师允许携带的物品:

大连海事大学 2016—2017 学年第 一 学期 电气工程及其自动化专业《数字电子技术基础》试卷(B)

题号	一	二	三	四	五	六	七	八	九	十	卷面分(占总分比例 70%)
得分											

(卷面满分 100 分)

一、选择填空(8 分)

- 八进制数 234.3 对应的十六进制数为_____；十进制数 59.5 对应的二进制数为_____。
A. EA.6 B. AE.6 C. 110111.1 D. 111011.1
- 与门的拉电流负载发生在输出_____电平情况下,负载电流越大,则输出电平越_____。
A. 高 B. 低
- 根据逻辑要求,CMOS_____的多余输入端可以直接接电源,_____的多余输入端接地。
A. 与非门 B. 或非门
- 某存储器的容量为 16K×8,该存储器有_____根地址线,_____根数据线;若该存储器的起始地址为全 0,其最高地址为_____。
A. 14 B. 10 C. 8 D. 1FFFH E. 3FFFH
- 若用 ROM 实现两个 4 位二进制数相乘的乘法器,则该乘法器所需的容量为_____。
A. $2^4 \times 6$ B. $2^4 \times 7$ C. $2^4 \times 8$
- 单稳态触发器的作用是脉冲信号的整形、_____和定时。
A. 延时 B. 变换
- 若将一个正弦波变换为同频率的矩形波,应采用_____;若将一个频率为 10kHz 的矩形波变换为一个 1kHz 矩形波,应采用_____。
A. 施密特触发器 B. 五进制计数器 C. 十进制计数器 D. 单稳态触发器
- 某二进制 D/A 转换器输出满刻度值是 4.095V,其电压分辨率是 1mV,可知该转换器是_____位转换器。
A. 11 B. 12 C. 13 D. 14
- A/D 转换器在最大输入电压一定时,输出的二进制代码位数越多,量化单位_____,分辨率_____。
A. 越大 B. 越小 C. 越低 D. 越高


二、解答下列问题(18 分)

1. 用公式法将下列逻辑函数化简为最简与-或表达式。


$$F = (A+B)(A+\overline{AB})C + \overline{A(B+C)} + \overline{AB} + ABC$$

2. 用卡诺图法将下列逻辑函数化简为最简与-或表达式。

$$F(A,B,C,D) = \sum m(0,1,4,6,9,13) + \sum d(3,5,7,11,15)$$




3. 分析下图所示 CMOS 逻辑门电路,试列写出其真值表及输出逻辑函数表达式。



六、(8分)


异步时序逻辑电路如下图(a)所示,试画出该电路在下图(b)中A、B作用下各触发器输出端 Q_1 、 Q_2 的波形。设初始状态 $Q_1Q_2=00$ 。



七、(12分)


已知74LS160是异步清零、同步置数4位BCD加计数器(逻辑符号如下图所示),74LS163是同步清零、同步置数4位二进制加计数器(逻辑符号如下图所示), R_D 是清零端, LD 是置数端, EP 、 ET 是使能端, Q_D 、 Q_C 、 Q_B 、 Q_A 是计数输出端(Q_D 为高位), D 、 C 、 B 、 A 是预置数据输入端(D 为高位), RCO 是进位输出, $RCO=ETQ_DQ_A$ (160), $RCO=ETQ_DQ_CQ_BQ_A$ (163)。

试用一片74LS160和一片74LS163及最少的与非门,采用反馈置数法,构成用于时钟分、秒计数的同步60进制计数器(个位逢十进一)。



八、(12分)

某同步时序逻辑电路的编码状态如下图所示,试用JK触发器设计此电路,写出最简的激励方程组(不要求画逻辑电路图)。



单选题 第1题 2分

1) 为了把串行输入的数据转换为并行输出的数据, 可以使用:

- ☐ A 二进制译码器
- ☒ B 移位寄存器
- ☐ C 多谐振荡器
- ☐ D 施密特触发电路

✓ 正确答案: B

单选题 第2题 2分

2) 某个存储器的容量为 $32K \times 8$ 位, 这个存储器有_____根地址线。

- ☐ A 13
- ☐ B 14
- ☒ C 15
- ☐ D 16

✓ 正确答案: C

单选题 第3题 2分

3) 下列说法不正确的是:

- ☒ A 移位寄存器是时序逻辑电路
- ☐ B 计数器是组合逻辑电路
- ☐ C 移位寄存器可以并行输出数据
- ☐ D 移位寄存器可以串行输出数据

✓ 正确答案: B

单选题 第4题 2分

4) 单稳态触发电路的暂稳态持续时间取决于:


- ☐ A 触发脉冲的幅度
- ☐ B 触发脉冲的宽度
- ☐ C 触发脉冲的触发沿
- ☒ D 电路本身的电容、电阻的参数

✓ 正确答案: D

单选题 第5题 2分

5) 8位D/A转换器, 当输入数字量为0000 0001时, 输出电压为0.02V, 当输入数字量为1000 0000时, 输出电压为:

- ☐ A 2.56V
- ☒ B 2.55V





本题得分: 14分

主观题 第14题 8分

14) 由定时器555构成的单稳态触发器如图(a)所示。 $V_{CC}=5V$, $R=330\Omega$, $C=0.1\mu F$ 。试回答下列问题:

1. 该电路的暂稳态持续时间 t_w 是多少? 稳态是“0”还是“1”?
2. 是可重复的还是不可重复的单稳态?
3. 根据 u_i 的值确定图 (b) 和图 (c) 中, 哪个适合作为电路的输入触发信号。
 V_{i1} 还是 V_{i2} 并画出与其相对应的 v_C 和 v_O 波形及时间参数。



本题得分: 6分

✓ 正确答案: C

单选题 第11题 2分



11). 下列说法不正确的是:

- ☒ A 优先编码器允许多个输入信号同时有效
- ☐ B 译码器使能端有效时才能译码
- ☐ C 74HC138译码器使能端无效时输出端为高电平
- ☐ D 单稳态触发器一般情况是状态“0”为稳态, 状态“1”为暂稳态

✓ 正确答案: D

主观题 第12题 4分



12) 已知电路如图所示, 其中74HC161是异步清零, 同步置数4位二进制加法计数器。 $\overline{CR}$ 是清零端, $\overline{PE}$ 是置数端, $\overline{CET}$, $\overline{CEP}$ 是使能端, Q_3, Q_2, Q_1, Q_0 是计数输出(Q_3 为高位), TC 是进位输出。试分析该计数器的模是多少? 并画出相应的有效计数状态转换图。



本题得分: 4分

主观题 第13题 16分

- 13) 分析图示时序逻辑电路的逻辑功能, 要求:
1. 写出时钟方程和驱动方程;
 2. 写出输出方程;
 3. 写出状态方程;
 4. 列出状态表;
 5. 画出完整状态图。



- ☐ A 2.56V
- ☐ B 2.55V
- ☐ C 1.28V
- ☐ D 1.27V

✓ 正确答案: A

单选题 第6题 2分

6) 与逐次比较型A/D转换器相比较, 双积分A/D转换器的主要优点是:

- ☐ A 转换速度快
- ☐ B 抗干扰能力强
- ☐ C 转换时间与输入模拟电压无关
- ☐ D 输入模拟电压和参考电压同极性

✓ 正确答案: B

单选题 第7题 2分


7) 关于斯密特触发器下列说法正确的是:

- ☐ A 单稳态产生电路
- ☐ B 连续脉冲产生电路
- ☐ C 波形变换电路
- ☐ D 记忆单元电路

✓ 正确答案: C

单选题 第8题 2分

8) 用三个上升沿触发的D触发器连接成下面逻辑电路图, 下列说法正确的是:




- ☐ A 上升沿触发三位异步二进制加法计数器
- ☐ B 上升沿触发三位异步二进制减法计数器
- ☐ C 上升沿触发三位同步二进制加法计数器
- ☐ D 上升沿触发三位同步二进制减法计数器

✓ 正确答案: B

单选题 第9题 2分

9) 分析下图所示逻辑电路, 其功能为:




- ☐ A 10进制
- ☐ B 8进制
- ☐ C 12进制
- ☐ D 9进制

✓ 正确答案: B


单选题 第10题 2分

10) 下列组合逻辑电路实现的逻辑功能是:



- ☐ A 一位数值全加器
- ☐ B 一位数值全减器
- ☐ C 一位数值比较器
- ☐ D 一位数值半加器


✓ 正确答案: C



作答

主观题 第8题 13分



已知电路及 $\overline{CP}$ 波形如图所示，试画出 Q_0 、 Q_1 、 Q_2 、 Q_3 波形，假设触发器初态 $Q_3Q_2Q_1Q_0=1001$ 。



作答

主观题 第9题 10分

已知电路如图所示，其中74HC163是同步清零，同步置数4位二进制加法计数器， $\overline{CR}$ 是清零端， $\overline{PE}$ 是置数端， $\overline{CET}$ 、 $\overline{CEP}$ 是使能端， Q_D 、 Q_C 、 Q_B 、 Q_A 是计数输出（ Q_D 为高位）， TC 是进位输出。试分析图a和图b计数器的模各是多少？并画出相应的有效计数状态转换图。




作答


主观题 第10题 15分

分析图示时序逻辑电路的逻辑功能，要求：

1. 写出驱动方程组；
2. 写出状态方程组；
3. 列出状态表；
4. 画出完整状态图。



四、将图中电路各输出逻辑表达式填入表1栏中；各门电路的名称填入表2栏中；若 $ABCD = 1001$ ，将各输出值填入表3栏中。（14分）



五、设计一组合逻辑电路， X 为控制输入， A 、 B 、 C 为输入， F 为输出。当 $X=0$ 时，该电路完成意见一致功能（只有当 A 、 B 、 C 都相同时， $F=1$ ，否则为0）；当 $X=1$ 时，该电路完成意见不一致功能。供选择的器件有：双四选一数据选择器74LS153（ D_0-D_3 为数据输入端， Y 为数据输出端， A_1 、 A_0 为选择控制信号， $\overline{ST}$ 为使能端——低电平有效），异或门和两输入端与非门。（12分）

$$F = \overline{A}\overline{B}\overline{C}\overline{X} + ABC\overline{X} + \overline{A}CX + B\overline{C}X + AB\overline{X}$$



$$= X \oplus (ABC + \overline{A}\overline{B}\overline{C})$$

用四选一实现

$$L = ABC + \overline{A}\overline{B}\overline{C}$$

若令 $A_1=A$ ， $A_0=B$ ，

则 $D_0=\overline{C}$ ， $D_3=C$ ， $D_1=D_2=0$



四、(14分)

解:

	F_1	F_2	F_3	F_4	F_5	F_6	F_7
1	$\overline{AC}$	$\overline{B+D}$	$\overline{A\oplus C}$	$B\oplus D$	$\overline{AD+BC}$	$\overline{AD+AC}$	$\overline{AD\cdot B+B}$
2	与非	或非	同或	异或	与或非	OC 门	三态门
3	1	0	0	1	0	0	1

五、(12分)

解: 按题意

$$F = \overline{X}(ABC + \overline{A}\cdot\overline{B}\cdot\overline{C}) + X\cdot\overline{ABC + \overline{A}\cdot\overline{B}\cdot\overline{C}}$$
$$= X \oplus (ABC + \overline{A}\cdot\overline{B}\cdot\overline{C})$$


用四选一数据选择器实现函数

$$L = ABC + \overline{A}\cdot\overline{B}\cdot\overline{C}$$

若令 $A_1 = A, A_0 = B,$

则 $D_0 = \overline{C}, D_3 = C, D_1 = D_2 = 0,$


电路如图所示。




下列说法不正确的是：

- A 时序逻辑电路通常是由组合逻辑电路和存储电路两部分组成。
- B 同步时序逻辑电路指的是用同一种逻辑功能的触发器组成的电路。
- C 用D锁存器不能构成移位寄存器。


已知由3—8译码器74HC138及与非门组成的电路如图所示，要求：
 (1). 写出输出F逻辑表达式，列真值表并判断逻辑功能；
 (2). 用四选一数据选择器（4-1MUX）及反相器实现其逻辑功能。




由定时器555构成的单稳态触发电路如图(a)所示， $V_{CC}=5V$, $R=330\Omega$, $C=0.1\mu F$ 。
 试回答下列问题：
 1. 该电路的暂稳态持续时间 t_w =?
 2. 根据 t_w 的值确定图(b)中， v_{I1} , v_{I2} 哪个适合作为电路的输入触发信号，并画出与其相对应的 v_C 和 v_O 波形。



1) 用2输入端与非门设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致，要求列出真值表，写出逻辑表达式、化简，画出逻辑电路图。
 2) 试仅用两个上升沿触发的D触发器实现4分频电路，即输出频率是输入的1/4，画出逻辑电路图即可，标明输入和输出。







本题得分: 14分

主观题 第14题 8分

14) 由定时器555构成的单稳态触发电路如图(a)所示, $V_{CC}=5V$, $R=330\Omega$, $C=0.1\mu F$. 试回答下列问题:

1. 该电路的暂稳态持续时间 t_w 是多少? 稳态是 "0" 还是 "1"?
2. 是可重复的还是不可重复的单稳态?
3. 根据 t_w 的值确定图 (b) 和图 (c) 中, 哪个适合作为电路的输入触发信号, V_{in} 还是 V_{in} 并画出与其相对应的 V_C 和 V_O 波形及时间参数。



本题得分: 6分

一、填空: (14 分)

1. 数制转换 $(DC)_{16} = (13+2)_{10} = (1101100)_{2} = (244)_{8}$
2. 有一数码 10010011, 作为自然二进制数时, 它相当于十进制数 147, 作为 8421BCD 码时, 它相当于十进制数 93.
3. 已知某函数 $F = (\overline{B} + \overline{A} + C + \overline{D})(A + B + \overline{C}\overline{D})$, 则该函数的反函数和对偶函数分别为 $\overline{F} = \overline{B \cdot \overline{A} \cdot C \cdot D} + \overline{A \cdot B \cdot \overline{C}\overline{D}} = \overline{B} + \overline{A} + \overline{C} + \overline{D} + \overline{A} + \overline{B} + \overline{C} + \overline{D} = \overline{B} + \overline{A} + \overline{C} + \overline{D}$
4. 某函数有 n 个变量, 则共有 2^n 个最小项。
5. 将一个最大幅值为 5.1 V 的模拟信号转换为数字信号, 要求模拟信号每变化 20 mV 能使数字信号最低位 LSB 发生变化, 则应选用 8 12 A/D 转换器。
6. 一个 1024×8 位的 ROM, 其存储容量为 8k。
7. 为构成 4096×4 片 RAM, 需要 16 片 1024×1 的 RAM。
8. 在 TTL 门电路的一个输入端与地之间接一个 10kΩ 电阻, 则相当于在该输入端输入低电平; 在 CMOS 门电路的输入端与地之间接一个 10kΩ 电阻, 相当于在该输入端输入低电平。

二、用代数法将下列函数化简为最简与或表达式。(10 分)

1. $F_1 = \overline{A} \cdot \overline{B} \cdot \overline{C} + A + B + C + \overline{A} \cdot \overline{B} \cdot C = A + B + C + \overline{A} \cdot \overline{B} \cdot C = 1$
2. $F_2 = \overline{A}B\overline{C}\overline{D} + \overline{A}BD + B\overline{C}\overline{D} + ABC + BD + B\overline{C} = B$

三、用卡诺图法化简函数, 写出它们的最简与或表达式。(10 分)

1. $F_1 = \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + \overline{A}BC + \overline{B}C\overline{D}$
2. $F_2(A, B, C, D) = \sum_m(3, 5, 8, 9, 11, 13, 14) + \sum_d(0, 15)$

F_1

AB \ CD	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	0	1	0
10	1	0	1	1

$$F_1 = \overline{B}\overline{C} + \overline{A}B + \overline{B}C\overline{D}$$

F_2

AB \ CD	00	01	11	10
00	X	0	0	1
01	0	1	1	1
11	1	0	X	1
10	0	0	1	0


$$F_2 = \overline{B}\overline{C}\overline{D} + B\overline{C}\overline{D} + \overline{A}B\overline{C}$$

作答

由定时器555构成的多谐振荡器如图所示。

- 1.计算振荡周期的最大值和最小值;

2. 定性画出 v_C 和 v_O 波形。



end

去交卷

试卷一(答案)

一、填空: (14 分)

1. 220, 1101 1100, 334.

2. 147, 93.

3. $\overline{F} = B \cdot \overline{A} \cdot \overline{C} \cdot D + \overline{A} \cdot \overline{B} \cdot \overline{C} + D$, $F' = \overline{B} \cdot \overline{A} \cdot \overline{C} \cdot \overline{D} + AB \cdot \overline{C} + \overline{D}$

4. 2^n

5. 8, AD.

6. 8k

7. 8

8. 高; 低.

二、用代数法将下列函数化简为最简与或表达式。(10 分)

解: 1. $F_1 = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C = 1$

$$\begin{aligned} 2. F_2 &= ABC + \overline{A}BD + BCD + \overline{B}D + \overline{B}C \\ &= ABC + BCD + \overline{B}D + \overline{B}C \\ &= ABC + BCD + B \cdot \overline{C}D = ABC + B = B \end{aligned}$$

三、用卡诺图法化简函数, 写出它们的最简与或表达式。(10 分)

1. $F = \overline{A}BC + ABC + \overline{A}BC + \overline{B}CD$; 2. $F = \sum m(3,5,8,9,11,13,14) + \sum d(0,15)$


AB \ CD	00	01	11	10
00	0	0	0	1
01	1	1	0	0
11	1	1	1	1
10	0	0	0	1

AB \ CD	00	01	11	10
00	×	0	1	0
01	0	1	0	0
11	0	1	×	1
10	1	1	1	0

解: 1. $F = \overline{B}C + AB + \overline{B}CD$


2. $F = \overline{B}CD + \overline{B}CD + ABC + \overline{A}BC$

2) 试仅用两个上升沿触发的D触发器实现4分频电路, 即输出频率是输入的1/4。画出逻辑电路图即可, 标明输入和输出。




作爲

已知电路如图所示,其中74HC161是异步清零,同步置数4位二进制加法计数器, $\overline{CR}$ 是清零端, $\overline{PE}$ 是置数端, $\overline{CET}$, $\overline{CEP}$ 是使能端, Q_D, Q_C, Q_B, Q_A 是计数输出(Q_D 为高位), TC 是进位输出。试分析和图b计数器的模各是多少?并画出相应的有效计数状态转换图。



2) 试仅用两个上升沿触发的D触发器实现4分频电路, 即输出频率是输入的1/4。画出逻辑电路图即可, 标明输入和输出。



(A) 填区图中文字

作修

(U)

5

2021-2022 (2) 学期“数字电子技术基础”期末考试

2021-2022 (2) 学期“数字电子技术基础”期末考试

2021-2022 (2) 学期“数字电子技术基础”期末考试

使逻辑函数 $L(A,B,C,D) = A\bar{B} + C\bar{D}$ 为 1 的最小项有：

A 8个

B 7个

C 6个

2021-2022 (2) 学期“数字电子技术基础”期末考试

2021-2022 (2) 学期“数字电子技术基础”期末考试

2021-2022 (2) 学期“数字电子技术基础”期末考试

某个存储器的容量为 $16K \times 8$ 位，这个存储器有_____根地址线。

A 13

B 14

C 15

2021-2022 (2) 学期“数字电子技术基础”期末考试

2021-2022 (2) 学期“数字电子技术基础”期末考试

2021-2022 (2) 学期“数字电子技术基础”期末考试

不可以将输出端并接使用的是：

A 三态门

B 互补输出结构的逻辑门

C 漏极开路门

2021-2022 (2) 学期“数字电子技术基础”期末考试

2021-2022 (2) 学期“数字电子技术基础”期末考试


2021-2022 (2) 学期“数字电子技术基础”期末考试

为了把串行输入的数据转换为并行输出的数据，可以使用：


A 二进制译码器

B 施密特触发电路

C 移位寄存器



九、定性画出图中双音报警器中电容 C_1 两端的电压 u_{oc} 和输出电压 u_o 的波形，并计算 u_{oc} 的频率 f_1 。(10 分)



2021-2022 (2) 学期“数字电子技术基础”期末考试

剩余答题时间 04:22

与TTL门相比，CMOS门的突出特点是：

A

扇出系数小

B

静态功耗低

C

输出电压摆幅小

提取图中文字

单选题 第4题 1分

2021-2022 (2) 学期“数字电子技术基础”期末考试

剩余答题时间 04:22

十进制数 57 ：

对应的二进制数是 [填空1] ；

对应的十六进制数是 [填空2] ；

用8421BCD码表示是 [填空3] 。

注意：不要输入空格

答案

2021-2022 (2) 学期“数字电子技术基础”期末考试

剩余答题时间 02:56

单稳态触发电路的暂稳态持续时间取决于：

A

触发脉冲的宽度

B

触发脉冲的触发沿

C

电路本身的电容、电阻的参数

提取图中文字

2021-2022 (2) 学期“数字电子技术基础”期末考试

剩余答题时间 03:55

理想8位D/A转换器，当输入数字量只有最低位为1时，输出电压为0.01V，当输入数字量所有位都为1时，输出电压为：

A

1.28V

B

2.55V

C

2.56V

提取图中文字

十进制数 67 :

对应的二进制数是 [填空1] ;

对应的十六进制数是 [填空2] ;

用8421BCD码表示是 [填空3] 。

注意：不要输入空格

作答

单选题 第2题 1分

与TTL门相比，CMOS门的突出特点是：

- ☐ A 扇出系数小
- ☐ B 静态功耗低
- ☐ C 输出电压摆幅小

单选题 第3题 1分

不可以将输出端并接使用的是：

- ☐ A 三态门
- ☐ B 互补输出结构的逻辑门
- ☐ C 漏极开路门

单选题 第4题 1分

某个存储器的容量为 $32K \times 8$ 位，这个存储器有_____根地址线。

A 13

B 14

C 15

主观题 第5题 12分

1) 用公式法化简逻辑函数为最简与-或表达式

$$L = AC + \overline{A}BCD + ABC + ABD + \overline{C}D$$

2) 用卡诺图化简逻辑函数为最简与-或表达式

$$L(A,B,C,D) = \sum m(0,2,5,9,15) + \sum d(6,7,8,10,12,13)$$


作答

主观题 第6题 20分

已知逻辑函数：

$$F_1 = \overline{A}\overline{B}\overline{C} + AB + BC ; \quad F_2 = \overline{A}\overline{B} + \overline{C}$$


- (1). 写出 F_1 和 F_2 的最小项表达式；
- (2). 用一片3-8译码器74HC138加一个与非门实现 F_1 ，加一个与门实现 F_2 ，要求写出表达式画出逻辑电路。




作答

主观题 第7题 12分


由双四选一数据选择器（74HC153）及反相器组成的电路如图所示，试分析其逻辑功能（要求写出输出 L_1 和 L_2 的逻辑表达式、列出真值表并判断逻辑功能）。



六、用一片3线-8线译码器 74LS138 和两个四输入与非门构成一位全加器。(10分)



七、试画出图中电路在时钟脉冲 CP 、输入信号 A 作用下， Q_1 、 Q_2 和 X 的输出波形，并说明电路的逻辑功能。设触发器的初始状态均为 0。(10分)



八、已知四位同步二进制加法计数器 CT74161 的符号如图所示。其中 $\overline{CR}$ 是异步清零控制端， $\overline{LD}$ 是同步预置数控制端， CT_1 、 CT_2 是计数允许控制端（高电平有效）， CO 是进位输出端。

1. 利用同步预置端 $\overline{LD}$ 构成一个六进制加法计数器。(12分)
2. 利用异步清零端 $\overline{CR}$ 构成一个十进制加法计数器。

同步 $10-1=9=(1001)_2$
异步 $10=(1010)_2$

六、(10分)


解：按题意列全加器真值表（略），由真值表可得

$$S_i = \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1}$$
$$C_i = \overline{A_i} B_i C_{i-1} + A_i \overline{B_i} C_{i-1} + A_i B_i \overline{C_{i-1}} + A_i B_i C_{i-1}$$

令 $A_2 = A_i$ （被加数）， $A_1 = B_i$ （加数）， $A_0 = C_{i-1}$ （低位进位），则

$$S_i = \overline{A_2} \overline{A_1} A_0 + \overline{A_2} A_1 \overline{A_0} + A_2 \overline{A_1} \overline{A_0} + A_2 A_1 A_0 = Y_1 + Y_2 + Y_4 + Y_7 = \overline{Y_3} \overline{Y_5} \overline{Y_6} \overline{Y_7}$$

同理可得 $C_i = \overline{Y_3} \overline{Y_5} \overline{Y_6} \overline{Y_7}$ 全加器逻辑图如下图所示。




七、(10分)

解：图中所示电路是一个同步单次脉冲发生电路，波形如右图所示。


在输入信号 A 上升沿后产生一个与 CP 脉冲同步、且宽度等于 CP 脉冲宽度的时钟单脉冲。

JKFF
DFF




八、(10分)

解:



九、(10分)解: 根据公式可得 $f = \frac{1.443}{[(R_1 + 2R_2)C_1]} = 1.023\text{Hz}$


输出波形如图所示



与逐次比较型A/D转换器相比较，双积分A/D转换器的主要优点是：

- ☒ A 转换速度快
- ☐ B 抗干扰能力强
- ☐ C 转换时间与输入模拟电压无关

如图所示电路，已知A、B及CP波形，试画出Q₀、Q₁、Q₂波形，假设触发器初态Q₂Q₁Q₀=101。



1) 用公式法化简逻辑函数为最简与-或表达式

$$L = ABC + \bar{A}\bar{B}\bar{C} + CD + B\bar{D} + ABD$$

2) 用卡诺图化简逻辑函数为最简与-或表达式

$$L(A, B, C, D) = \sum m(0, 2, 3, 5, 8, 10) + \sum d(6, 7, 9, 11, 13, 14, 15)$$

主观题 第14题 10分

分析图示时序逻辑电路的逻辑功能、要求：

1. 写出驱动方程；
2. 写出输出方程；
3. 写出状态方程；
4. 列出状态表；
5. 画出完整状态图。

