数字信号处理 igital signal processing

文章编号: 1002-8684(2008) 08-0072-05

面向 SoC 的数字音频解码系统设计方法 ·等用设计·

张轩磊1、窦维蓓2、董明2

(1. 清华大学 微电子所, 北京 100084; 2. 清华大学 电子工程系, 北京 100084)

摘 要】提出了一种将软件编程的灵活性和硬件模块的复用性相结合的设计方法,实现兼容多个音频解码的嵌入式音频解码系统。以软硬件协同设计的思想实现系统设计,建立了合理的系统框架和音频子系统的软硬件划分方案。本解码系统完成了实时音频解码,又保证标准音频解码器的精度要求。该设计方法通过了 RTL 验证和 ADS (ARM Developer Suit)软件仿真,并在 ARM7(Samsung SC44B0)和 Xilinx Vertex II FPGA(XC2V2000-6BG575C)的联合平台上得到了实时验证,达到了设计效果。

关键词】音频解码; SoC; 软硬件协同设计; MP3; AAC; 反量化

中图分类号】TN912

文献标识码】A

SoC-oriented Design Methodology of Digital Audio Decoding System ZHANG Xuan-Iei¹, DOU Wei-bei², DONG Ming²

- (1. Institute of Microelectronics, Tsinghua University, Beijing 100084, China;
- 2. Dept. of Electronic Engineering, Tsinghua University, Beijing 100084, China)

Abstract] To satisfy the requirements of both programmability and reusability, a design methodology to implement a compatible embedded digital audio decoding subsystem is proposed. With the SW/HW (software/hardware) codesign strategies, a way to set up the system frame and SW/HW architecture of the audio decoding subsystem is introduced. Based on the algorithm analysis and design strategies, the system could achieve real-time requirement, and the requirement of precision is fully satisfied. An evaluated ARM7+FPGA platform is set up to test the chip with verification of RTL, software simulation based on ADS(ARM Developer Suit). The expected effect which is shown by the verification of demo chip is obtained.

Key words audio decoding; SoC; SW/HW codesign; MP3; AAC; requantization

1 引言

20 世纪 80 年代末至 90 年代,相继确定的 MPEG 标准基于信源压缩技术,具有高压缩率和高保真的特点,特别适用于低传输率下的高保真的音频传送,在因特网上,数字音频和广播中得到了广泛应用。

由于 MPEG 音频解码算法高复杂度的特性,硬件解码平台主要采用数字信号处理器(DSP)[1-3]、专用集成电路设计(ASIC)[4-5]以及精简指令集计算机处理器(Reduced Instruction Set Computer, RISC)核或是单片机结合专用硬件加速器[6-8]。ASIC 单芯片解码功耗低,成本低,但是难以升级和改动。DSP 解码设计周期短,被广泛采用。DSP 具有强大的数字信号处理能力,但是控制和管理则需要额外的电路芯片,所以集成度低,面积成本高。第三种设计采用软硬件解码相结合的方式,要求对算法进行深入的分析,设计上软硬件过程并行,

设计要求高,一般的研究往往针对一种音频标准,可移植性不够。

有些性能优秀的解码方案例如 PHILIPS方案^[9], 采用的是 ARM 框架,这种方案功耗低,同时依靠 ARM 强大的处理功能, 还可以嵌入更多新的功能, 但是成本较高。ARM 在用于数字信号处理时, 需要很高的编程技巧和优秀的算法^[10]。文献[11]给出在 ARM 处理器核上实现 MP3 解码的优化方法。笔者在以 ARM7 和ARM9 为基础的系统上实现了 MPEG-1 层 3 的解码算法, 为了达到实时快速解码的要求, 需要在 3 个层次上进行优化: 算法级、C 程序级和汇编代码级。

目前,音频播放器的市场环境已经接近饱和。新的产品定义是在对可靠性、成本、体积、功耗有严格限制的系统下实现多样化的功能,音频解码只作为子功能出现。这样的系统有以下特点:首先,可靠性、成本、体积、功耗严格限制,资源有限;其次,多任务设计,系

统集成度要求高:第三,一般为了处理多任务,都嵌入 了处理核, MCU 或是 RISC。微电子工艺的快速发展, 促使用于实现这样复杂系统的方案——片上系统 SoC (System on Chip)日渐成熟。

随着设计复杂度的提高,软硬件协同设计成为 SoC 设计技术的核心之一,在系统设计初期就考虑软 硬件划分,以最优化设计为目标,灵活地调整软硬件之 间的界限。在整个软硬件协同设计流程中, 软硬件划分 算法是其中的一个关键技术,兼顾系统的性能和成本, 达到二者的最佳结合。

为了在对资源有严格限制、多任务的系统下实现 音频解码子功能,并使同一设计能够对应多种音频解 码标准的应用,笔者提出了面向低端 SoC 的嵌入式音 频解码系统设计,采用软硬件协同设计的方法,既具有 DSP 解码的可编程性, 又能以较低的功耗和成本集成 和复用到应用中。


面向 SoC 的音频解码系统设计 2

文献[12-13]分别给出了面向多处理器和特点应用 系统如通信系统的软硬件协同设计方法。文献[14]给出 了在确定系统性能要求的前提下, 经软硬件划分、定 位、调度、映射从而完成软硬件协同设计的方法。

在以上研究的基础上, 笔者提出在确定初步的软 硬件划分后, 对软件进行建模分析并对系统进一步进 行软硬件划分,提出专用映射成硬件模块的部分,从而 实现系统的、优化的软硬件协同设计方法[14]。硬件模块 的映射及提取充分考虑不同音频标准的复用性。

硬件映射的方式通常有3种:一是在原有主控 (Central Processing Unit, CPU) 中添加新的指令集,这 种方法需要修改原 CPU 内部结构,而且针对不同的 CPU, 需要设计不同的电路结构; 二是采用协处理器的 方式,配合主控 CPU 对相应算法进行处理,这种方法 不需要对原 CPU 进行任何修改, 并且可与多种 CPU 配合; 三是将算法完全由硬件电路实现, 不需要 CPU 进行处理,这种方法虽然省去了 CPU, 但是加大了电路 设计的复杂度,并且降低了系统的可扩展性。综上,通 过对上述3种方式的比较,笔者将采用第二种方法进 行硬件映射,即协处理器的方式。

图 1 是系统 SoC 方案结构图,包括 IP 核、硬件逻 辑单元、存储器和处理器。作为目标架构的SoC片上 系统,内嵌 ARM7TDMI核,面向低成本手持设备和其 他通用嵌入式设备,如带语言识别功能的声控 MP3 播放器。



随着嵌入式微处理器技术的发展,微处理器能够 支持多媒体应用。但是如前所述,单用 ARM 核来完成 解码, 优化困难, 设计成本高。在本设计中, ARM 主控 和定制硬件逻辑构成的子系统可以用于实现不同的子 功能,如不同标准下的音频解码、语音识别等。由于硬 件实现解码算法的速度很快,因此,在较低时钟频率下 即可完成相应模块功能。专门设计的硬件模块, 其芯片 面积也比 DSP 小得多。

软硬件协同设计策略

软硬件的划分方案是在对音频算法的研究和实验 基础上得到的,从软件设计和硬件电路设计的角度充 分考虑音频解码算法的特点和兼容性。通过对 MPEG 音频的研究, 考虑以应用最为广泛的 MPEG-1/2 Layer 3 音频和 AAC 音频为设计实例来实现这样的嵌入式音 频解码系统。

MP3 解码运算主要模块有: Huffman 解码、反量化 模块、重排序和抗混叠处理、IMDCT模块、子带综合滤 波模块。通过对 MP3 各个解码模块运算量分析, 可以 得到表 1。从表 1 可以看出, 在 MP3 解码运算中, Huffman 解码、反量化模块、IMDCT 模块、子带综合滤 波模块所占的运算量最多。

计算量 解码模块 ARM平台/% DSP平台/% (乘加数)/% Huffman 1.3 5.8 反量化 19.3 14.4 4 **IMDCT** 22.4 9 21.3 子带综合 54.4 48.2 85 其他流程 3.7 9.2

表 1 MP3 模块解码运算量分析

音频解码中,精度直接影响解码质量,恰当的精度 方案可以减少系统运算量,而不需降低音频质量。所以 通过不同精度方案的对比,得到表 2。精度方案的制定 如图 2 所示。准双精度计算,是指在系统总线宽度为 16 bit 时, 丢掉 32 × 2 bit 计算的低 16 位结果。

表 2	結	度方	室巾	古百	结果
10 2	TH	ISC / J	\sim $^{\prime}$	JÆ	>U /K

	均方误差	最大绝对误差
标准	8.809 7 ×10 ⁻⁶	6.103 5 x10 ⁻⁵
有限精度	1.409 5 ×10 ⁻⁴	-
case-1	5.142 0 ×10 ⁻⁵	1.112 2 ×10 ⁻⁴
case-2	7.388 0 ×10 ⁻⁶	5.122 3 ×10 ⁻⁵
case-3	5.996 0 x 10 ⁻⁶	2.900 5 ×10 ⁻⁵
case-4	3.450 0 x 10 ⁻⁶	1.623 0 x 10⁻⁵
case-5	3.450 0 ×10⁻ ⁶	1.783 2 x10⁻⁵
case-6	7.388 0 ×10 ⁻⁶	6.035 8 x10⁻⁵

哈夫曼编码 和反量化	立体声 处理	抗混叠 处理	IMDCT	子带综 合滤波	
	16 bit				
32 bit			16	bit	
32 bit				16 bit	
32 bit					
	准 32 bit				
准 32 bit			16	bit	
图 2 精度方案					

从表 2 可以看出: 第一, 解码过程前端流程的精度 对音频质量影响较大, 如 Huffman 解码、反量化、抗混 叠等; 第二, 准双精度的方案能够保证解码精度仍然在 标准精度解码器的要求范围内, 同时又能减小运算量。

AAC解码运算的主要模块为: Huffman 解码、M/S解码、反量化、TNS以及频时变换。通过对 AAC各个解码模块运算量分析,可得到表 3。从表 3 可以看出,在AAC解码运算中, Huffman 解码模块和时频变换运算模块所占的运算量最多。

表 3 AAC 模块解码运算量

解码模块	物理运算量/%		
Huffman解码	34.3		
反量化	4.3		
IMDCT	50.1		
其他流程	11.3		


通过分析 MP3 和 AAC 音频解码过程,可以得到以下结论:

- (1) 虽然码表不同, MP3和 AAC都采用了 Huffman 解码。通过对 Huffman 解码算法的研究, 发现 Huffman 解码以数据控制为主, 涉及的运算主要是位寻址和位操作, 更适合软件实现;
- (2) 时频变换,即 IMDCT 的运算点数不同,AAC 中时频变换的点数是长块 1 024 点,短块 256 点, MP3

中长块 36 点, 短块 12 点。但是 2 个标准都采用了 IMDCT 模块, 而且该模块运算量比较大; MP3 在时频 变换后还要进行子带综合滤波, 通过算法变化, 这 2 个 模块都可以基于 FFT 运算来进一步减小运算量。

(3) AAC 的量化模块有两种实现: 一种是矢量量化, 另一种是和 MP3 相同的非线性量化。在后者的情况下, AAC 和 MP3 解码可以共用非线性的反量化模块。虽然在运算量上不如时频变换和子带合成滤波, 但是由于对音频精度的影响,反量化模块也具有特殊的重要性。

基于以上 3 点的考虑,笔者提出了最终基于 MP3 和 AAC 的音频解码系统的软硬件划分方案。音频解码系统框图如图 3 所示。解码过程的数据控制及适用于软件解码的 Huffman 解码流程等通过 ARM 软件来实现; 反量化, IMDCT, 子带合成滤波 3 个模块采用 ASIC 设计的方法来实现, 其中子带合成滤波为 MP3 解码使用。考虑到 IMDCT 和子带合成滤波均可基于 FFT 运算来实现, 所以不会增加过多的资源占用和设计成本。



4 硬件映射模块设计

IMDCT 模块和子带综合滤波的运算量最大,相关研究提出了很多快速算法[15-17]。经过变换,2个模块可以借助 FFT 运算来实现快速算法。使用已存在的 FFT IP核,可以节约产品设计周期和设计成本。

反量化模块作为运算量次之的模块,相关研究较少,已有的快速算法都是基于查找表,减小所需要存储空间是关键[18-19]。但是基于查找表的优化会引入较高的近似误差,降低音频解码精度。反量化模块采用非线性计算,3层循环控制数据,采用查找表算法进行电路设计,难于升级和改动,且不能复用到其他场合。这里笔者提出了基于多项式计算的结构,精度高,适于硬件实现,而且可以复用到其他需要计算的模块中,例如在语音识别中的对数域加法模块。

反量化模块的主要计算公式如下, 输入 is 是 Huffman 解码的输出, 变化范围[-8206, 8206]

$$x_{invquant} = |is|^{\frac{4}{3}} x_{invquant}^{iscale} = |is| x_{invquant}^{invquant} = |is|^{\frac{4}{3}} x_{invquant}^{iscale}$$
 (1)

笔者使用 8 word 的查表来实现 2^{iscale},使用泰勒级数展开来进行非线性计算。这里之所以用泰勒级数展开近似非线性函数,是因为在无穷级数中泰勒级数展开可以在多项式阶数比较低的时候对非线性函数进行很好的近似。非线性函数 f(x) 在点 x₀的泰勒展开式为(这里假设非线性函数的任意阶导数都存在)

$$f(x)=1+f(1)(x-1)+...+\frac{f^{(n)}(1)}{n!}(x-1)^n+R_n(x)$$
 (2)

上面的泰勒级数的收敛区间是 | x-1 | <1, 即 0<x<2。 从上面结果可以发现: [1,8206] 中的点都不在泰勒级数的收敛区间中,在使用泰勒级数逼近之前必须把它转换到收敛区间中, 公式如下

$$0.5 < \frac{|x|}{2^{e}} < 1, \quad |x| = \text{mantissa } x 2^{\text{expt}}$$
 (3)

在用泰勒级数展开逼近非线性函数的时候,总是采用有限阶的多项式去逼近。泰勒级数展开的阶数是通过统计来确定的,当阶数 n 超过某一数值的时候,精度的提高就不明显了。实验证明, MP3 和 AAC 解码中,当阶数大于 5 的时候,精度提高不再明显。

$$|is|^{\frac{4}{3}} = \text{mantissa_is } \mathcal{L}^{\text{expt}} \text{ xmantissa_is }^{\frac{1}{3}} \mathcal{L}^{\frac{\text{expt}}{3}}$$

$$\text{mantissa}^{\frac{1}{3}} = c_0 + c_1 x + c_2 x^2 + c_3 x^3 + c_4 x^4 + c_5 x^5 =$$

$$\text{mantissa_is_poly}$$


$$(5)$$

使用 Horner 法则计算多项式,则 5 次加法和 5 次乘法,就可以完成 5 阶多项式的计算。最终反量化的计算公式变化为

x_invquant=mantissa_is_mantissa_is_poly x

$$mantissa_2^{\frac{e\phi t}{3}} * mantissa_iscale * \cancel{2}^{e\phi t_is+e\phi t_\frac{e\phi t}{3}+e\phi t_iscale} \eqno(6)$$

笔者关于反量化模块的硬件设计使用了以上算法,具体实现框图如图 4 所示。



5 性能验证及结论

在多个软硬件平台下,针对 MP3 音频解码进行仿真,比较不同设计的效能。首先,验证了基于 ARM7 软件解码方案和基于 Oak DSP解码方案^[23];其次,用 Verilog 语言完成了反量化模块的 RTL 级设计,在 ARM7 (Samsung SC44B0)和 Xilinx Vertex II 系列的一款 FPGA (XC2V2000-6BG575C)的联合平台上进行了验证。

在采样率 48 kHz单声道正弦扫描波[10 Hz~10 kHz (-20 dB), ISO/IEC 11172-4 提供]的输入码流下,基于ARM7的解码方案使用未优化的定点 C 代码,在系统时钟 60 MHz下解码,每帧需要时间 232 ms,不能满足实时解码需求。基于 Oak DSP的解码方案系统时钟40 MHz,解码每帧需要时间17.2 ms,满足实时解码要求24 ms。在联合测试的平台上,系统时钟采用晶振提供50 MHz,解码每帧的时间为19.5 ms,能够满足实时解码要求。由此可以看出,笔者的音频解码系统可以在保持灵活性的同时,大大降低ARM实现实时解码的设计要求。按照 ISO/IEC 11172-4 的要求和数据,对解码后的音频进行精度计算,最大绝对误差为1.746 ×10⁻⁵,均方根误差为3.567 ×10⁻⁶,满足标准 MP3 解码器的精度要求[²¹]。

采用 Synopsys Design Compiler, 在 0.18 μm 和舰工 艺库下, 对反量化模块进行综合, 系统时钟的最高频率 能够达到 60 MHz, 面积为 2.2 mm ×2.2 mm, 包含 18 KB 的 SRAM。与通用 DSP 相比(如 Oak DSP的 16 bit 定点 DSP), 计算时间约为 DSP的 60%, 因此实现了硬件映射模块加速的目标。

笔者提出了在面向多媒体应用的低端 SoC 设计中,实现兼容多个音频标准的数字音频解码子系统设计方法。为了达到嵌入式音频解码系统低成本,低功耗的目标,提出一种软硬件协同设计的方法,对音频解码过程进行软硬件划分,以发挥软件的可编程性和硬件的可复用性,为目标建立合理的划分方案。在硬件映射模块的提取和模块设计 2 个层次上考虑了硬件模块的复用性。

参考文献

- [1] YEN C-H, LIN Y-S, WU B-F. A low-complexity MP3 algorithm that uses a new rate control and a fast dequantization[J]. IEEE Trans. on Consumer Electronics, 2005, 51(2):571-579.
- [2] BANG K H, JEONG N H, KIM J S, et al. Design and

数字信号处理 Digital signal processing

- VLSI implementation of a digital audio-specific DSP core for MP3/AAC[J]. IEEE Trans. on Consumer Electronics, 2002, 48(3):790-795.
- [3] Analog Device. ADSP2181 User Manual[EB/OL]. (1998-09-02) [2008-05-10]. http://www.analog.com/static/imported-files/application_notes_legacy/121605947ee_88.pdf.
- [4] HONG S, PARK B, SONG Y. A full accuracy MPEG1 audio layer 3 (MP3) decoder with internal data converters [J]. IEEE Trans. on Consumer Electronics, 1999, 45 (3): 563-566.
- [5] TAKALA J, ROSTROM J, VAARANIEMI T, et al. A low-power MPEG audio layer III decoder IC with an integrated digital-to-analog converter[J]. IEEE Trans. on Consumer Electronics, 2000, 46(3): 896-902.
- [6] TSAI T-H, YANG Y-C, LIU C-N. A hardware/software co-design of MP3 audio decoder[J]. Journal of VLSI Signal Processing Systems, 2005, 41(1): 111-127.
- [7] LEE K H, LEE K-S, HWANG T-H. An architecture and implementation of MPEG audio layer III decoder using dual-core DSP[J]. IEEE Trans. on Consumer Electronics, 2001, 47(4): 928-933.
- [8] TSAI T H, WU R-J, CHEN L-G. A cost-effective design for MPEG2 audio decoder with embedded RISC core[C]// Proceedings of IEEE workshop on Signal Processing Systems. [S.I.]: IEEE Press, 1999: 361-369.
- [9] Philips Semiconductors. SAA775x Internet audio DSP family [EB/OL].(2001-05-02)[2008-05-01]. http://www.semiconductors.philips.com/acrobat_download/literature/9397/75008162.pdf.
- [10] SLOSS A, SYMES D, WRIGHT C. ARM 嵌入式系统 开发:软件设计与优化[M]. 沈建华,译. 北京:北京航空 航天大学出版社,2005.
- [11] LEE K, PARK Y C, YOUN D H, et al. Software optimization of the MPEG-audio decoder using a 32-bit MCU RISC processor[J]. IEEE Trans. on Consumer Electronics, 2002, 48(3): 671-676.
- [12] HEINRICH M, OFELT D, HOROWITZ M A, et al. Hardware/software co-design of the stanford FLASH multiprocessor[J]. Proceedings of the IEEE, 1997, 85(3): 455-466.
- [13] BOLSENS I, DE MAN H J, LIN B, et al. Hardware/software co-design of digital telecommunication systems[J]. Proceedings of the IEEE, 1997, 85(3): 391-417.
- [14] WOLF W H. Hardware-software co-design of embedded

- systems[J]. Proceedings of the IEEE, 1994, 82(7): 967-988.
- [15] TSAI T-H, YANG Y-C. Low power and cost effective VLSI design for an MP3 audio decoder using an optimized synthesis-subband approach[C]// Proceedings of IEEE Comput. Digit. Tech.. [S.I.]: IEEE Press, 2004, 151 (3): 245-251.
- [16] KRISHNAN T, ORAINTARA S Fast and lossless implementation of the forward and inverse MDCT computation in MPEG audio coding[C]// Proceedings of IEEE International Symposium on Circuits and Systems. [SI.]: IEEE Press, 2002, 2: 181-184.
- [17] BRITANAK V, RAO K R. An efficient implementation of the forward and inverse MDCT in MPEG audio coding[J]. IEEE Signal Processing Letters, 2001, 8(2): 48-51.
- [18] TSAI T-H, CHEN L-G. A novel architecture of inverse quantization and multichannel processing for MPEG-2 audio decoding[J]. IEEE Trans. on Circuits and Systems: Analog and Digital Signal Processing, 2000, 47 (1): 75-78.
- [19] TSAI T-H, CHEN L-G. A cost effective architecture design of inverse quantization and multichannel processing for MPEG-2 audio decoding[C]// Proceedings of the 1999 IEEE International Symposium on Circuits and Systems. [S.I.]: IEEE Press, 1999, 3: 548-551.
- [20] DSP Group. DSP Group s OakDSPCore [®] Help Manuals [EB/OL]. (2006-08-05) [2008-05-06]. http://www.dspg.com/technology/dsp_licensing_overview.html.
- [21] ISO/IEC. ISO/IEC 11172-4 Information technology-coding of moving pictures and associated audio for digital storage media at up to 1.5 Mbits/s[S]. [S.I.]: ISO, 1993.

作者简介

张轩磊, 硕士研究生, 主要研究方向为音频解码及集成电路设计。

[责任编辑] 闫雯雯

[收稿日期] 2008-05-13

