C8051F410/1/2/3 混合信号 ISP FLASH 微控制器 数 据 手 册

潘琢金译

Rev 0.7 2006.02 版权所有

版权声明

本手册中文版版权归译者和新华龙电子有限公司所有。研究和开发人员可以 自由使用本手册。任何单位和个人未经版权所有者授权不得在任何形式的出版物 中摘抄本手册内容。

原文中比较明显的错误已经在译文中更正。译者将在本手册英文版更新后及 时更新中文版内容。译文中一定存在不少错误和不准确之处,望各位同仁不吝赐 教,以便在新版本中更正。

译者联系方式:

沈阳航空工业学院 计算机学院 潘琢金

电话: 024-86141552, 13066535936

Email: panzhuojin@sina.com 或 panzhj@syiae.edu.cn

模拟外设

- 12 位 ADC
 - ±1LSB INL; 无失码
 - 可编程转换速率,最高 200ksps
 - 可多达 24 个外部输入
 - 数据窗口中断发生器
 - 内建温度传感器
- 两个 12 位电流输出 DAC
- 两个比较器
 - 可编程回差电压和响应时间
 - 可配置为唤醒或复位源
- 上电复位/欠压检测器
- 电压基准 1.5V、2.2V (可编程)

在片调试

- 片内调试电路提供全速、非侵入式的在系统调试(不需仿真器)
- 支持断点、单步、观察/修改存储器和寄存器
- 完全的开发套件

供电电压 2.0V~5.25V

- 内建 LDO 稳压器: 2.1 或 2.5 V

高速 8051 微控制器内核

- 流水线指令结构,70%的指令的执行时间为一个或两个系统时钟周期
- 速度可达 50MIPS (时钟频率为 50MHz 时)
- 扩展的中断系统

存储器

- 2304 字节内部数据 RAM (256+2048)
- 32/16KB FLASH;可在系统编程,扇区大小为 512 字节
- 64 字节电池后备 RAM (smaRTClock)

数字外设


- 24 个端口 I/O; 推挽或漏极开路, 耐 5.25 V 电压
- 可同时使用的硬件SMBus(I²C兼容)、SPI和 UART串口
- 4个通用16位计数器/定时器
- 16 位可编程计数器/定时器阵列(PCA),有6
 个捕捉/比较模块和WDT
- 硬件实时时钟(smaRTClock),工作电压可低至 1V,64 字节电池后备 RAM 和后备稳压器

时钟源

- 内部振荡器: 24.5MHz, ±2%精度,可支持
 UART 操作; 时钟乘法器可达 50MHz
- 外部振荡器: 晶体、RC、C、或外部时钟
- smaRTClock 振荡器: 32KHz 晶体或谐振器
- 可在运行中切换时钟源

32 脚 LQFP 或 28 脚 5x5 QFN 封装

温度范围: -40°C - +85°C



目 录

1. 系统概述	8
1.1 CIP-51 TM 微控制器核	12
1.1.1 与8051 完全兼容	
1.1.2 速度提升	
1.1.3 增加的功能	
1.2 片内调试电路	13
1.3 片内存储器	14
1.4 工作方式	15
1.5 12 位模/数转换器	16
1.612 位电流输出DAC	17
1.7 可编程比较器	17
1.8 循环冗余检查单元	18
1.9 稳压器	18
1.10 串行端口	18
1.11 SMARTCLOCK(实时时钟)	19
1.12 端口输入/输出	20
1.13 可编程计数器阵列	21
2. 极限参数	22
3. 总体直流电气特性	23
	23
4. 引脚和封装定义	
4. 引脚和封装定义	
4. 引脚和封装定义5. 12 位ADC (ADC0)5.1 模拟多路选择器	
4. 引脚和封装定义5. 12 位ADC (ADC0)5.1 模拟多路选择器5.2 温度传感器	
4. 引脚和封装定义5. 12 位ADC(ADC0)5.1 模拟多路选择器5.2 温度传感器5.3 工作方式	
4. 引脚和封装定义	

6.1.1 On-Demand 输出更新	
6.1.2 基于定时器溢出的输出更新模式	51
6.1.3 基于CNVSTR边沿的输出更新模式	51
6.2 IDAC输出字格式	51
6.3 IDAC外部引脚连接	55
7. 电压基准	58
8. 稳压器(REG0)	61
9. 比较器	63
10. CIP-51 微控制器	73
10.1 指令集	74
10.1.1 指令和CPU时序	
10.1.2 MOVX指令和程序存储器	74
10.2 寄存器说明	78
10.3 电源管理方式	81
10.3.1 空闲方式	81
10.3.2 停机方式	81
10.3.3 挂起方式	81
11. 存储器组织和SFR	83
11.1 程序存储器	
	83
11.1 程序存储器 11.2 数据存储器 11.3 通用寄存器	
11.1 程序存储器 11.2 数据存储器 11.3 通用寄存器 11.4 位寻址空间	
11.1 程序存储器	
11.1 程序存储器 11.2 数据存储器 11.3 通用寄存器 11.4 位寻址空间	
11.1 程序存储器	
11.1 程序存储器	83 84 84 84 85 85
11.1 程序存储器	
11.1 程序存储器	83 84 84 84 85 89 89 89 89
11.1 程序存储器	
11.1 程序存储器	83 84 84 84 85 89 89 89 89 89
11.1 程序存储器	

16.1.2 FLASH擦除 110 16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.3 通用端口VO初始化 125 18.3 通用端口VO 129 19. 振荡器 136 19.1 可编程内部振荡器 137	14.4 CRC0 的位反转功能	100
15.2 掉电复位和VDD监视器 105 15.3 外部复位 106 15.4 时钟丢失检测器复位 106 15.5 比较器 0 复位 106 15.6 PCA看门狗定时器复位 107 15.7 FLASH错误复位 107 15.8 SMARTCLOCK (实时时钟) 复位 107 15.9 软件复位 107 16.FLASH存储器 110 16.1 FLASH存储器 110 16.1.1 FLASH锁定和关键码功能 110 16.1.2 FLASH锁定和关键码功能 110 16.1.3 FLASH号 111 16.2 非易失性数据存储 112 16.4 非易失性数据存储 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17.外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.3 通用端口DO 129 19. 振荡器 137 19.1 内部振荡器挂起方式 137 19.2 外部最谐器型动电路 139 19.2.1 外部振荡器连起方式 139 19.2.1 外部振荡器连起方式 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.1 外部振荡器一点接用一层时器时钟 139 19.2.1 外部最添不例 139 19.2.1 外部最添不例 139 19.2.1 外部成荡器直接用作定时器时钟 139 19.2.1 外部最添不例 139 19.2.1 外部成容示例 140 19.2.4 外部电容示例 140	15. 复位源	103
15.2 掉电复位和VDD监视器 106 15.3 外部复位 106 15.4 时钟丢失检测器复位 106 15.5 比较器 0 复位 106 15.6 PCA看门狗定时器复位 107 15.7 FLASH错误复位 107 15.8 SMARTCLOCK(实时时钟)复位 107 15.9 软件复位 107 16.FLASH存储器 110 16.1 FLASH存储器編程 110 16.1.1 FLASH锁定和关键码功能 110 16.1.2 FLASH锁定和关键码功能 110 16.1.3 FLASH号 111 16.2 非易失性数据存储 112 16.4 非易失性数据存储 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护利VDD监视器 115 16.4.2 PSWE维护 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.3 通用端上IVO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器座动电路 139 19.2.1 外部振荡器连起方式 139 19.2.1 外部振荡器连起方式 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.1 外部成诗图上读用作定时器时钟 139 19.2.1 外部成诗器可读用作定时器时钟 139 19.2.1 外部成诗器可读用 139 19.2.1 外部成诗器可读用 139 19.2.1 外部成诗器可读用 139 19.2.3 外部风示例 140 19.2.4 外部电容示例 140	15.1 上电复位	104
15.3 外部复位		
15.4 时钟丢失检测器复位 106 15.5 比较器 0 复位 106 15.5 比较器 0 复位 107 15.7 FLASH错误复位 107 15.8 SMARTCLOCK(实时时钟)复位 107 15.8 SMARTCLOCK(实时时钟)复位 107 16.FLASH存储器 110 16.1.1 FLASH存储器编程 110 16.1.1 FLASH存储器编程 110 16.1.2 FLASH镀淀料 110 16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 111 16.4 FLASH有精器 115 16.4.1 VDD维护和VDL撤税器 115 16.4.1 VDD维护和VDL撤税器 115 16.4.1 VDD维护和VDL撤税器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.3 通用端口/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.1 内部振荡器挂起方式 137 19.2 外部振荡器骤动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.3 外部RC示例 139 19.2.3 外部RC示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 139		
15.5 比較器 0 复位 106 15.6 PCA看门狗定时器复位 107 15.7 FLASH错误复位 107 15.8 SMARTCLOCK (实时时钟) 复位 107 15.9 软件复位 107 15.9 软件复位 107 16. FLASH存储器 110 16.1.1 FLASH锁定和关键码功能 110 16.1.2 FLASH锁定和关键码功能 110 16.1.3 FLASH 5 110 16.2 非易失性数据存储 111 16.2 非易失性数据存储 1112 16.4 非易失性数据存储 1112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入输出 121 18.1 优先权交叉开关译码器 122 18.2 端口切心的允化 125 18.3 通用端口VO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器继起方式 139 19.2.1 外部振荡器生起方式 139 19.2.1 外部振荡器整边性路 139 19.2.2 外部振荡器度边接用作定时器时钟 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 139		
15.6 PCA看门狗定时器复位		
15.8 SMARTCLOCK (实时时钟) 复位 107 15.9 软件复位 107 16.F FLASH存储器 100 16.1 FLASH存储器编程 110 16.1.1 FLASH療除 110 16.1.2 FLASH療除 110 16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4 FLASH写和擦除指南 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入输出 121 18.1 优先权交叉开关译码器 122 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器程起方式 137 19.2 外部振荡器表起方式 137 19.2.1 外部振荡器可被所用作定时器时钟 139 19.2.2 外部届体示例 140 19.2.4 外部电容示例 140 19.2.4 外部电容示例 141		
15.8 SMARTCLOCK (实时时钟) 复位 107 15.9 软件复位 107 16.F FLASH存储器 100 16.1 FLASH存储器编程 110 16.1.1 FLASH療除 110 16.1.2 FLASH療除 110 16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4 FLASH写和擦除指南 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入输出 121 18.1 优先权交叉开关译码器 122 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器程起方式 137 19.2 外部振荡器表起方式 137 19.2.1 外部振荡器可被所用作定时器时钟 139 19.2.2 外部届体示例 140 19.2.4 外部电容示例 140 19.2.4 外部电容示例 141	15.7 FLASH错误复位	107
15.9 软件复位 107 16. FLASH存储器 110 16.1 FLASH存储器编程 110 16.1.1 FLASH核除 110 16.1.2 FLASH核除 110 16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD推视器 115 16.4.2 PSWE维护 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入输出 121 18.1 优先权交叉开关译码器 122 18.3 通用端口VO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器建起方式 137 19.2 外部振荡器建起方式 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.3 外部保C示例 140 19.2.4 外部电容示例 141		
16.1 FLASH存储器编程 110 16.1.1 FLASH锁定和关键码功能 110 16.1.2 FLASH擦除 110 16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 15 FLASH读定时 118 17. 外部RAM 120 18. 端口输入输出 121 18.1 优先校交叉开关译码器 122 18.2 端口VO初始化 125 18.3 通用端口VO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器驻走方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141		
16.1.1 FLASH 綾定和夫犍四功能	16. FLASH存储器	110
16.1.2 FLASH寮除 110 16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口/O 初始化 125 18.3 通用端口/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.1 FLASH存储器编程	110
16.1.3 FLASH写 111 16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 15.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口VO初始化 125 18.3 通用端口VO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.1.1 FLASH锁定和关键码功能	110
16.2 非易失性数据存储 112 16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口I/O 初始化 125 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2.1 外部振荡器建起方式 137 19.2.1 外部振荡器型速列电路 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.1.2 FLASH擦除	110
16.3 安全选项 112 16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口/O初始化 125 18.3 通用端口/O 129 19. 振荡器 136 19.1 可编程内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部C示例 140 19.2.4 外部电容示例 141	16.1.3 FLASH写	111
16.4 FLASH写和擦除指南 115 16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口I/O初始化 125 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器挂起方式 137 19.2 外部振荡器型技用作定时器时钟 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.2 非易失性数据存储	112
16.4.1 VDD维护和VDD监视器 115 16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口VO初始化 125 18.3 通用端口VO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器驻起方式 137 19.2 外部振荡器直接用作定时器时钟 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.3 安全选项	112
16.4.2 PSWE维护 116 16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口輸入/輸出 121 18.1 优先权交叉开关译码器 122 18.2 端口IO 初始化 125 18.3 通用端口IO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.4 FLASH写和擦除指南	115
16.4.3 系统时钟 116 16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口/O初始化 125 18.3 通用端口/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器整型动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.4.1 VDD维护和VDD监视器	115
16.5 FLASH读定时 118 17. 外部RAM 120 18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口VO初始化 125 18.3 通用端口VO 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.4.2 PSWE维护	116
17. 外部RAM 120 18. 端口輸入/輸出 121 18.1 优先权交叉开关译码器 122 18.2 端口I/O初始化 125 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.4.3 系统时钟	116
18. 端口输入/输出 121 18.1 优先权交叉开关译码器 122 18.2 端口I/O初始化 125 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	16.5 FLASH读定时	118
18.1 优先权交叉开关译码器 122 18.2 端口I/O初始化 125 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	17. 外部RAM	120
18.2 端口I/O 初始化 125 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	18. 端口输入/输出	121
18.2 端口I/O 初始化 125 18.3 通用端口I/O 129 19. 振荡器 136 19.1 可编程内部振荡器 137 19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	18.1 优先权交叉开关译码器	122
19. 振荡器 136 19.1 可编程内部振荡器 137 19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141		
19.1 可编程内部振荡器 137 19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	18.3 通用端口I/O	129
19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	19. 振荡器	136
19.1.1 内部振荡器挂起方式 137 19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141	191 可编程内部振荡器	137
19.2 外部振荡器驱动电路 139 19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141		
19.2.1 外部振荡器直接用作定时器时钟 139 19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141		
19.2.2 外部晶体示例 139 19.2.3 外部RC示例 140 19.2.4 外部电容示例 141		
19.2.3 外部RC示例		
19.2.4 外部电容示例		

19.4 系统时钟选择	145
20. SMARTCLOCK(实时时钟)	147
20.1 SMARTCLOCK接口	148
20.1.1 smaRTClock锁定和关键码功能	148
20.1.2 使用RTC0ADR和RTC0DAT访问smaRTClock的内部寄存器	148
20.1.3 smaRTClock接口的自动读功能	149
20.1.4 RTC0ADR 自动增 1 功能	149
20.2 SMARTCLOCK时钟源	152
20.2.1 使用smaRTClock振荡器的晶体方式	152
20.2.2 使用smaRTClock振荡器的自振荡方式	152
20.2.3 自动增益控制(仅限于晶体方式)	153
20.2.4 smaRTClock偏置加倍	153
20.2.5 smaRTClock时钟丢失检测器	153
20.3 SMARTCLOCK定时器和报警功能	155
20.3.1 设置和读取smaRTClock定时器值	155
20.3.2 设置smaRTClock报警值	156
20.4 后备稳压器和后备RAM	157
21. SMBUS	161
21.1 支持文档	162
21.2 SMBus配置	162
21.3 SMBus操作	163
21.3.1 总线仲裁	163
21.3.2 时钟低电平扩展	164
21.3.3 SCL低电平超时	164
21.3.4 SCL高电平(SMBus空闲)超时	164
21.4 SMBus的使用	164
21.4.1 SMBus配置寄存器	165
21.4.2 SMBus控制寄存器	168
21.4.3 数据寄存器	171
21.5 SMBus传输方式	172
21.5.1 主发送器方式	172
21.5.2 主接收器方式	173
21.5.3 从接收器方式	174
21.5.4 从发送器方式	175
21.6 SMBus状态译码	176
22. UART0	178
22.1 增强的波特率发生器	179
22.2 工作方式	

22.2.1 8位UART	181
22.2.2 9 位UART	182
22.3 多机通信	183
23. 增强型串行外设接口(SPI0)	188
23.1 信号说明	189
23.1.1 主输出、从输入(MOSI)	189
23.1.2 主输入、从输出(MISO)	189
23.1.3 串行时钟 (SCK)	189
23.1.4 从选择(NSS)	189
23.2 SPIO 主方式	191
23.3 SPI0 从方式	192
23.4 SPI0 中断源	192
23.5 串行时钟时序	193
23.6 SPI特殊功能寄存器	194
24. 定时器	200
24.1 定时器 0 和定时器 1	200
24.1.1 方式0-13 位计数器/定时器	200
24.1.2 方式1	202
24.1.3 方式 2	202
24.1.4 方式 3	203
24.2 定时器 2	208
24.2.1 16 位自动重装载方式	208
24.2.2 8 位自动重装载定时器方式	209
24.2.3 外部/smaRTClock捕捉方式	210
24.3 定时器 3	213
24.3.1 16 位自动重装载方式	213
24.3.2 8 位自动重装载定时器方式	214
24.3.3 外部/smaRTClock捕捉方式	215
25. 可编程计数器阵列	218
25.1 PCA计数器/定时器	219
25.2 捕捉/比较模块	
25.2.1 边沿触发的捕捉方式	222
25.2.2 软件定时器方式	
25.2.3 高速输出方式	224
25.2.4 频率输出方式	225
25.2.5 8 位脉宽调制器方式	226
25.2.6 16 位脉宽调制器方式	227
25.3 看门狗定时器方式	228

25	5.3.1 看门狗定时器操作	228
	5.3.2 看门狗定时器的使用	
25.4	PCA寄存器说明	231
26. C2	接口	235
26.1	C2 接口寄存器	235
26.2	C2 引脚共享	227

1. 系统概述

C8051F41x 器件是完全集成的低功耗混合信号片上系统型 MCU。下面列出了一些主要特性,有关某一产品的具体特性参见表 1.1。

- 高速、流水线结构的 8051 兼容的微控制器核(可达 50MIPS)
- 全速、非侵入式的在系统调试接口(片内)
- 真 12 位 200 ksps 的 24 通道 ADC, 带模拟多路器
- 两个 12 位电流输出 DAC
- 高精度可编程的 24.5MHz 内部振荡器
- 达 32KB 的片内 FLASH 存储器
- 2304 字节片内 RAM
- 硬件实现的SMBus/ I²C、增强型UART和增强型SPI串行接口
- 4个通用的16位定时器
- 具有 6 个捕捉/比较模块和看门狗定时器功能的可编程计数器/定时器阵列(PCA)
- 硬件实时时钟(smaRTClock),工作电压可低至 1V,带 64 字节电池后备 RAM 和后备 稳压器
- 硬件 CRC 引擎
- 片内上电复位、VDD 监视器和温度传感器
- 片内电压比较器
- 多达 24 个端口 I/O

具有片内上电复位、VDD 监视器、看门狗定时器和时钟振荡器的 C8051F41x 器件是真正能独立工作的片上系统。FLASH 存储器还具有在系统重新编程能力,可用于非易失性数据存储,并允许现场更新 8051 固件。用户软件对所有外设具有完全的控制,可以关断任何一个或所有外设以节省功耗。

片内 Silicon Labs 二线(C2)开发接口允许使用安装在最终应用系统上的产品 MCU 进行非侵入式(不占用片内资源)、全速、在系统调试。调试逻辑支持观察和修改存储器和寄存器,支持断点、单步、运行和停机命令。在使用 C2 进行调试时,所有的模拟和数字外设都可全功能运行。两个 C2 接口引脚可以与用户功能共享,使在系统调试功能不占用封装引脚。

每种器件都可在工业温度范围 (-40℃到+85℃) 内用 2.0V~2.75V 的电压工作 (使用片内 稳压器时电源电压可达 5.25V)。C8051F41x 有 28 脚 QFN(也称为 MLP 或 MLF)和 32 脚 LQFP 两种封装。

表 1.1 产品选择指南

器件型号	MIPS(峰值)	FLASH 存储器(KB)	RAM (字节)	校准的内部 24.5MHz 振荡器	时钟乘法器	SMBus/1 ² C	IdS	UART	定时器(16位)	可编程计数器阵列	0/1口點	12 位 ADC	SmaTRClock(实时时钟)	两个12 位电流输出 DAC	内部电压基准	温度传感器	模拟比较器	封装
C8051F410-GQ	50	32	2368	\checkmark	√	√	√	√	4	√	24	√	√	√	√	√	√	LQFP-32
C8051F411-GM	50	32	2368	√	√	√	√	√	4	√	20	√	√	√	√	√	√	QFN-28
C8051F412-GQ	50	16	2368	√	√	√	√	√	4	√	24	√	√	√	√	√	√	LQFP-32
C8051F413-GM	50	16	2368	√	√	√	√	√	4	√	20	√	√	√	√	√	√	QFN-28




图 1.1 C8051F410 原理框图




图 1.2 C8051F411 原理框图




图 1.3 C8051F412 原理框图




图 1.4 C8051F413 原理框图

1.1 CIP-51[™] 微控制器核

1.1.1 与 8051 完全兼容

C8051F41x系列器件使用Silicon Labs的专利CIP-51 微控制器核。CIP-51 与MCS-51TM指令集完全兼容,可以使用标准 803x/805x的汇编器和编译器进行软件开发。C8051F41x系列器件的外设是标准 8052 的所有外设的超集。

1.1.2 速度提升

CIP-51 采用流水线结构,与标准的 8051 结构相比指令执行速度有很大的提高。在一个标准的 8051 中,除 MUL 和 DIV 以外所有指令都需要 12 或 24 个系统时钟周期,最大系统时钟频率为 12-24MHz。而对于 CIP-51 核,70%的指令的执行时间为 1 或 2 个系统时钟周期,没有执行时间大于 8 个系统时钟周期的指令。

CIP-51 工作在 50MHz 的时钟频率时,它的峰值速度达到 50MIPS。CIP-51 共有 111 条指令。下表列出了指令条数与执行时所需的系统时钟周期数的关系。

执行周期数	1	2	2/4	3	3/5	4	5	4/6	6	8
指令数	26	50	5	10	7	5	2	1	2	1

1.1.3 增加的功能

C8051F41x SoC 系列 MCU 在 CIP-51 内核和外设方面有几项关键性的改进,提高了整体性能,更易于在最终应用中使用。

扩展的中断系统允许大量的模拟和数字外设独立于微控制器工作,只在必要时中断微控制器。一个中断驱动的系统需要较少的 MCU 干预,因而有更高的执行效率,并使多任务实时系统的实现更加容易。

MCU有9个复位源:上电复位电路(POR)、片内 VDD 监视器、看门狗定时器、时钟丢失检测器、由比较器 0 提供的电压检测器、smaRTClock 告警或 smaRTClock 时钟丢失检测器 复位、软件强制复位、外部复位引脚复位和 FLASH 非法访问保护电路复位。除了 POR、复位输入引脚及 FLASH 操作错误这三个复位源之外,其他复位源都可以被软件禁止。在一次上电复位之后的 MCU 初始化期间,WDT 可以被永久性使能。

C8051F41x 器件的内部振荡器在出厂时已经被校准为 24.5MHz ± 2%。器件内还集成了外部振荡器驱动电路,允许使用外部晶体、陶瓷谐振器、电容、RC 或 CMOS 时钟源产生系统时钟。使用时钟乘法器可获得 50MHz 的时钟频率。专用的 smaRTClock 振荡器在低功耗系统中非常有用,它允许在 MCU 不供电或内部振荡器被挂起的情况下使系统维持精确的时间。SmaRTClock 可用于使 MCU 复位或唤醒内部振荡器。

1.2 片内调试电路

C8051F41x器件具有片内Silicon Labs 2线(C2)接口调试电路,支持使用安装在最终应用系统中的产品器件进行非侵入式、全速的在系统调试。

Silicon Labs的调试系统支持观察和修改存储器和寄存器,支持断点和单步执行。不需要额外的目标RAM、程序存储器、定时器或通信通道。在调试时所有的模拟和数字外设都正常工作。当MCU单步执行或遇到断点而停止运行时,所有的外设(ADC和SMBus除外)都停止运行,以保持与指令执行同步。

开发套件C8051F410DK具有开发应用代码和对C8051F41x MCU进行在系统调试所需要的全部硬件和软件。开发套件中包括开发者工作室软件和调试器、一个USB调试适配器、一块安装了相应MCU的目标应用板和所必需的电缆及墙装电源。开发套件需要一个运行Windows98 SE或更高版本Windows操作系统的计算机。如图1.5所示,PC机连接到USB调试适配器,六英吋的扁平电缆将USB调试适配器连接到用户的应用板(使用两个C2引脚和GND)。

对于开发和调试来说,Silicon Laboratories IDE接口比采用标准MCU仿真器要优越得多。标准的MCU仿真器要使用在板仿真芯片和目标电缆,还需要在应用板上有MCU的插座。Silicon Laboratories的调试环境既便于使用又能保持高精度模拟外设的性能。




图1.10 开发/在系统调试示意图

1.3 片内存储器

CIP-51 有标准 8051 的程序和数据地址配置。它包括 256 字节的数据 RAM, 其中高 128 字节为双映射。用间接寻址访问通用 RAM 的高 128 字节,用直接寻址访问 128 字节的 SFR 地址空间。数据 RAM 的低 128 字节可用直接或间接寻址方式访问。前 32 个字节为 4 个通用寄存器区,接下来的 16 字节既可以按字节寻址也可以按位寻址。

程序存储器包含 32KB(F401/1) 或 16KB(F402/3)的 FLASH。该存储器以 512 字节为一个扇区,可以在系统编程,且不需特别的编程电压。图 1.6 给出了 MCU 系统的存储器结构。




图 1.6 存储器组织

1.4 工作方式

C8051F41x 器件有四种工作方式:活动(正常)、空闲、挂起和停机。当振荡器和外设处于活动状态时,MCU工作在正常方式。在空闲方式,CPU停止运行,而外设和内部时钟处于活动状态。在挂起方式,SYSCLK停止,直到有唤醒事件发生,所有使用 SYSCLK 的外设也停止运行。在停机方式,CPU停止运行,所有的中断和定时器都处于非活动状态,内部振荡器停止。表 1.2 给出了这些工作方式的说明。

表1.2 工作方式一览表 特性 功耗

	特性	功耗	进入条件	退出条件
活动	 SYSCLK活动 CPU活动(访问FLASH) 外设是否活动取决于用户设置 smaRTClock活动或不活动 	全功耗	_	
空闲	 SYSCLK活动 CPU不活动(不访问FLASH) 外设是否活动取决于用户设置 smaRTClock活动或不活动 	低于全功耗 的情况	IDLE (PCON.0)	任何被使能 的中断或器 件复位
挂起	 SYSCLK不活动 CPU不活动(不访问FLASH) 外设使能(但不工作)或禁止取决于用户设置 smaRTClock活动或不活动 	低	SUSPEND (OSCICN.5)	唤醒事件或 外部/MCD 复位
停机	 SYSCLK不活动 CPU不活动(不访问FLASH) 数字外设不活动;模拟外设使能(但不工作)或禁止取决于用户设置 smaRTClock不活动 	很低	STOP (PCON.1)	外部或MCD 复位

对空闲和停机方式的详细说明见"10.3 电源管理方式"; 对挂起方式的详细说明见"19.1.1 内部振荡器挂起方式"。

1.5 12 位模/数转换器

C8051F41x器件内部有一个12位SAR ADC和一个27通道单端输入多路选择器,该ADC的最大转换速率为200ksps。ADC系统包含一个可编程的模拟多路选择器,用于选择ADC的输入。端口0~2可以作为ADC的输入;另外,片内温度传感器的输出和电源电压(VDD)也可以作为ADC的输入。用户固件可以将ADC置于关断状态或使用突发模式以节省功耗。

A/D转换可以有4种启动方式:软件命令、定时器2溢出、定时器3溢出和外部转换启动信号。这种灵活性允许用软件事件、周期性(定时器溢出)信号或外部硬件信号触发转换。在完成1、4、8或16次采样并由硬件累加器完成累加后,一个状态位指示转换完成并产生中断(如果被允许)。转换结束后,结果数据字被锁存到ADC数据寄存器中。当系统时钟频率很低时,突发模式允许ADC0自动从低功耗停机状态被唤醒,采集和累加样本值,然后重新进入低功耗停机状态,不需要CPU干预。

窗口比较寄存器可被配置为当ADC数据位于一个规定的范围之内或之外时向控制器申请中断。ADC可以用后台方式连续监视一个关键电压,当转换数据位于规定的范围之内/外时才向控制器申请中断。




图1.7 12位ADC原理框图

1.6 12 位电流输出 DAC

C8051F41x内部有两个12位电流方式数/模转换器(IDAC)。IDAC的最大输出电流可以有4种不同的设置: 0.25mA、0.5mA、1mA和2mA。IDAC具有灵活的输出更新机制,允许无缝满度变化,支持无抖动波形更新。两个IDAC输出可以汇合到一个端口I/O引脚,以提高满度电流输出或提高分辨率。IDAC有三种更新方式:要求时更新、定时器溢出更新和与外部信号同步更新。图1.8给出了IDAC电路的框图。




图1.8 IDAC原理框图

1.7 可编程比较器

C8051F41x器件内部有两个可软件编程的电压比较器和一个输入多路选择器。每个比较器都提供可编程的响应时间和两个可选择连到端口引脚的输出:一个同步锁存输出(CP0和CP1),一个异步直接输出(CP0A和CP1A)。比较器能在上升沿、下降沿产生中断,或在两个边沿都产生中断。当处理器工作在空闲或挂起方式时,这些中断可用于唤醒处理器。比较器0还可以被配置为复位源。图1.9给出了比较器的原理框图。




图1.9 比较器原理框图

1.8 循环冗余检查单元

C8051F41x器件内部有一个循环冗余检查单元(CRC0),它能使用16位或32位多项式执行CRC操作。CRC0接受字节数据流,输出一个16位或32位的结果。CRC0还具有硬件位反转功能,可以进行快速数据操作。

1.9 稳压器

C8051F41x器件内部包含一个低降落稳压器 (REG0)。输入到REG0的V_{REGIN}引脚的电压可以高达5.25V。稳压器的输出可以用软件选择为2.0V或2.5V。当被使能时,REG0输出为器件供电并驱动VDD引脚。稳压器可用于为连接到VDD的外部器件提供电源。

1.10 串行端口

C8051F41x系列MCU内部有一个SMBus/I²C接口、一个具有增强型波特率配置的全双工UART和一个增强型SPI接口。每种串行总线都完全用硬件实现,都能向CIP-51产生中断,因

此需要很少的CPU干预。

1.11 smaRTClock (实时时钟)

C8051F41x器件内部有一个smaRTClock外设(实时时钟)。smaRTClock有一个专用的32KHz振荡器(可以被配置为使用或不使用晶体)、一个具有告警功能的47位smaRTClock定时器、一个后备电源稳压器和64字节的后备SRAM。当后备电源供电时,即使控制器核没有电源,smaRTClock也会保持全功能运行。

当使用32.768KHz的钟表晶体和至少为1V的后备电源时,smaRTClock的47位独立计数器允许时间保持达137年。当电压V_{RTC-BACKUP}大于VDD时,切换逻辑将smaRTClock切换到后备电源。如果smaRTClock定时器达到一个预设值或其振荡器停止,则smaRTClock报警和时钟丢失检测器可以中断CIP-51,将内部振荡器从挂起方式唤醒,或产生器件复位。




图1.10 smaRTClock原理框图

1.12 端口输入/输出

C8051F41x器件最多有24个I/O引脚,端口引脚被组织为三个8位端口。端口的工作情况与标准8051相似,但有一些改进。每个端口引脚都可以被配置为数字或模拟I/O引脚。被选择作为数字I/O的引脚还可以被配置为推挽或漏极开路输出。在标准8051中固定的"弱上拉"可以被单独或总体禁止,以降低功耗。

数字交叉开关允许将内部数字系统资源映射到端口I/O引脚(见图1.11)。可通过设置交叉开关控制寄存器将片内的计数器/定时器、串行总线、硬件中断以及其它数字信号配置为出现在端口I/O引脚。这一特性允许用户根据自己的特定应用选择所需通用端口I/O、数字资源和模拟资源的组合。




图1.11 端口I/O原理框图

1.13 可编程计数器阵列

与标准8051的计数器/定时器相比,可编程计数器阵列(PCA0)提供增强的定时器功能,且需要较少的CPU干预。PCA包括一个专用的16位计数器/定时器和6个16位捕捉/比较模块。计数器/定时器由一个可编程的时间基准驱动,时间基准可以在下面的7个时钟源中选择:系统时钟、系统时钟/4、系统时钟/12、外部振荡源频率/8、实时时钟频率/8、定时器0溢出和外部时钟输入(ECI)引脚。

每个捕捉/比较模块都有六种独立的工作方式:边沿触发捕捉、软件定时器、高速输出、频率输出、8位或16位脉冲宽度调制器。此外,捕捉/比较模块5还可用作看门狗定时器(WDT)。在系统复位后,捕捉/比较模块5即被使能为WDT方式。PCA捕捉/比较模块的I/O和外部时钟输入可以通过数字交叉开关连到端口I/O。




图1.12 PCA原理框图

2. 极限参数

表 2.1 极限参数*

参数	条	件	最小值	典型值	最大值	单位
环境温度(通电情况下)			-55		125	$^{\circ}$
储存温度			-65		150	$^{\circ}$
V _{REGIN} 引脚相对GND的电压			-0.3		5.5	V
V _{DD} 引脚相对GND的电压			-0.3		3.0	V
V _{RTC-BACKUP} 引脚相对GND的电压			-0.3		5.5	V
V _{XTAL1} 引脚相对GND的电压			-0.3		V _{DD} +0.3	V
V _{XTAL3} 引脚相对GND的电压			-0.3		5.5	V
任何端口I/O引脚(P0除外)或/RST相对 GND的电压			-0.3		V _{IO} +0.3	V
P0引脚相对GND的电压			-0.3		5.5	V
任何端口引脚的最大输出灌电流					100	mA
任何端口引脚的最大输出拉电流					100	mA
通过 V_{DD} 、 V_{IO} 、 $V_{RTC-BACKUP}$ 、 V_{REGIN} 和 GND 的最大总电流					500	mA

^{*}注:超过这些列出的"极限参数"可能导致器件永久性损坏。长时间在最大允许值或超过最大允许值的条件下工作可能影响器件的可靠性。

3. 总体直流电气特性

表 3.1 总体直流电气特性

-40℃到+85℃, 50MHz 系统时钟(除非特别说明)。典型值对应 25℃

参数	条件	最小值	典型值	最大值	单 位
电源输入电压(V _{REGIN})	输出电流 = 1mA (见注1)	2.15		5.25	V
内核电源电压 (V _{DD})		2.0		2.75	V
I/O电源电压(V _{IO})		2.0		5.25	V
后备电源电压(V _{RTC-BACKUP})	(见注2)	1.0	_	5.25	V
W. D. S. KICBACKOI	$V_{DD} = 0V$ smaRTClock = 32 KHz $V_{RTC-BACKUP} = 1.0V$:				
	-40°C	_	0.65	TBD	μΑ
	25℃	_	0.9	TBD	μΑ
	85℃	_	1.4	TBD	μA
后备电源电流(I _{RTC-BACKUP})	$V_{\text{RTC-BACKUP}} = 1.8V:$ -40°C 25°C	_	0.7 0.92	TBD TBD	μΑ μΑ
	85°C	_	1.45	TBD	μA
	$V_{\text{RTC-BACKUP}} = 2.5V$: -40°C		0.72	TBD	μΑ
	25°C		0.72	TBD	μΑ
	85°C		1.5	TBD	μΑ
	$V_{DD} = 2.0V$		1.5	TDD	μπ
	Clock = 32 KHz	_	13	TBD	μA .
	Clock = 200 KHz		45	TDD	μA ^
	Clock = 1 MHz	_	0.3	TBD	mA
	Clock = 25 MHz	_	5.5	TDD.	mA
内核电源电流 — CPU活动	$Clock = 50 \text{ MHz}$ $V_{DD} = 2.5 \text{ V}$	_	9.5	TBD	mA
The contract of the contract o	$V_{DD} - 2.3V$ Clock = 32 KHz		17	TBD	μΑ
	Clock = 200 KHz		80		μΑ
	Clock = 1 MHz		0.43	TBD	mΑ
	Clock = 25 MHz	_	8.3	_	mA
	Clock = 50 MHz	_	13.5	TBD	mA
	$\mathbf{V_{DD}} = \mathbf{2.0V}$		10.0	155	
	Clock = 32 KHz	_	10	TBD	μΑ
	Clock = 200 KHz	_	22	_	μA
	Clock = 1 MHz	_	0.15	TBD	mA
	Clock = 25 MHz	_	2.8	_	mA
	Clock = 50 MHz	_	5	TBD	mA
内核电源电流 — CPU不活动	$V_{DD} = 2.5V$			135	1
(不访问FLASH)	Clock = 32 KHz	_	11	TBD	μA
	Clock = 200 KHz	_	30	_	μA
	Clock = 1 MHz	_	0.21	TBD	mA
	Clock = 25 MHz	_	3.8	_	mA
	Clock = 50 MHz	_	7.5	TBD	mA
	CIOCK JO MILL		,	122	

表 3.1 总体直流电气特性 (续)

-40℃到+85℃, 25MHz 系统时钟(除非特别说明)。典型值对应 25℃

参 数	条件	最小值	典型值	最大值	单 位
内核电源电流— 挂起方式 (suspend)	振荡器不运行, VDD = 2.5V	_	150	TBD	nA
内核电源电流— 停机方式 (shutdown)	振荡器不运行, VDD = 2.5V	_	150	TBD	nA
内核RAM数据保持电源电压			TBD	_	V
SYSCLK (系统时钟)	(注3和注4)	0	_	50	MHz
额定工作温度范围		-40		+85	$^{\circ}$

注:

- 1. 有关 V_{REGIN} 特性的详细信息,见表 8.1。
- 2. 后备电源电压(V_{RTC-BACKUP})仅用于为smaRTClock供电。
- 3. SYSCLK 是内部时钟。若要求工作速度大于 25MHz,必须使用内部时钟乘法器来获得 SYSCLK。
- 4. 为能使用调试功能, SYSCLK 至少应为 32kHz。

其它电气特性表可以在与外设相关的章节找到,有关某一具体外设的电气特性,请参见表 3.2 中列出的页码。

表 3.2 电气特性表索引

外设电气特性	页号 (原文)
ADC0 电气特性(V _{DD} = 2.5V,V _{REF} = 2.2V)	65
ADC0 电气特性(V _{DD} = 2.1V, V _{REF} = 1.5V)	66
IDAC 电气特性	73
电压基准电气特性	77
稳压器电气特性	80
比较器电气特性	90
复位源电气特性	130
FLASH 电气特性	139
端口 I/O 电气特性	159
振荡器电气特性	171

4. 引脚和封装定义

表 4.1 C8051F41x 引脚定义

引脚名称	引脚号 F410/2/	引脚号 F411/3	引脚类型	说明
$V_{ m DD}$	7	6		内核电源
V_{IO}	1	28		I/O 电源
GND	6	5		地。
V _{RTC-BACKUP}	3	2		smaRTClock 后备电源
V _{REGIN}	8	7		内部稳压器输入
/RST	2	1	数字 I/O	器件复位。内部上电复位或 VDD 监视器的漏极开路输出。一个外部源可以通过将该引脚驱动为低电平(至少 15μs)来启动一次系统复位。建议在该引脚与 VDD 之间接 1KΩ 的上拉电阻。
C2CK			数字 I/O	C2 调试接口的时钟信号。
P2.7	32	27	数字 I/O	端口 P2.7
C2D			数字 I/O	C2 调试接口的双向数据信号。
XTAL3	5	4	模拟输入	smaRTClock 振荡器晶体输入。
XTAL4	4	3	模拟输出	smaRTClock 振荡器晶体输出。
P0.0	17	16	数字I/O或模拟输入	端口 P0.0
IDAC0			模拟输出	IDAC0 输出
P0.1	18	17	数字I/O或模拟输入	端口 P0.1
IDAC1			模拟输出	IDAC1 输出
P0.2	19	18	数字I/O或模拟输入	端口 P0.2
P0.3	20	19	数字 I/O	端口 P0.3
P0.4	21	20	数字I/O或模拟输入	端口 P0.4
TX			数字输出	UART TX 引脚
P0.5	22	21	数字I/O或模拟输入	端口 P0.5
RX			数字输入	UART RX 引脚
P0.6	23	22	数字I/O或模拟输入	端口 P0.6
CNVSTR			数字输入	ADC0、IDA0 和 IDA1 的外部转换启动输入。
P0.7	24	23	数字I/O或模拟输入	端口 P0.7
P1.0	9	8	数字I/O或模拟输入	端口 P1.0
XTAL1			模拟输入	外部时钟输入。对于晶体或陶瓷谐振器,该引 脚是外部振荡器电路的反馈输入。
P1.1	10	9	数字I/O或模拟输入	端口 P1.1
XTAL2			模拟 I/O 或数字输入	外部时钟输出。该引脚是晶体或陶瓷谐振器的激励驱动器。对于 CMOS 时钟、电容或 RC 振荡器配置,该引脚是外部时钟输入。
P1.2	11	10	数字I/O或模拟输入	端口 P1.2
VREF			模拟输入	外部 VREF 输入

表 4.1 C8051F41x 引脚定义(续)

引脚名称	引脚号 F410/2/	引脚号 F411/3	引脚类型	说明
P1.3	12	11	数字I/O或模拟输入	端口 P1.3
P1.4	13	12	数字I/O或模拟输入	端口 P1.4
P1.5	14	13	数字I/O或模拟输入	端口 P1.5
P1.6	15	14	数字I/O或模拟输入	端口 P1.6
P1.7	16	15	数字I/O或模拟输入	端口 P1.7
P2.0	25	24	数字I/O或模拟输入	端口 P2.0
P2.0	26	25	数字I/O或模拟输入	端口 P2.1
P2.2	27	26	数字I/O或模拟输入	端口 P2.2
P2.3*	28		数字I/O或模拟输入	端口 P2.3
P2.4*	29		数字I/O或模拟输入	端口 P2.4
P2.5*	30		数字I/O或模拟输入	端口 P2.5
P2.6*	31		数字I/O或模拟输入	端口 P2.6
*注: 仅限于 C8051F410/2。				




图 4.1 LQFP-32 引脚图 (顶视图)




图 4.2 QFN-28 引脚图




Table 4.2. LQFP-32
Package Dimensions

	MM		
	MIN	TYP	MAX
Α	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.30	0.37	0.45
D	-	9.00	-
D1	-	7.00	-
е	-	0.80	-
E	-	9.00	-
E1	-	7.00	-




Table 4.2. MLP-28 Package Dimensions

	_			
	MM			
	MIN	TYP	MAX	
Α	0.80	0.90	1.00	
A1	0	0.02	0.05	
A2	0	0.65	1.00	
A3	-	0.25	-	
b	0.18	0.23	0.30	
D	-	5.00	-	
D2	2.90	3.15	3.35	
E	-	5.00	-	
E2	2.90	3.15	3.35	
е	-	0.5	-	
L	0.45	0.55	0.65	
N	-	28	-	
ND	-	7	-	
NE	-	7	-	
R	0.09	-	-	
AA	-	0.435	-	
BB	-	0.435	-	
CC	-	0.18	-	
DD	-	0.18	-	

传真: 0755-83645243

Top View




图 4.5 典型的 QFN-28 焊盘图

Top View




图 4.6 典型的 QFN-28 锡膏层

5. 12 位 ADC (ADC0)

C8051F41x 的 ADC0 子系统集成了一个 27 通道的模拟多路选择器(AMUX0)和一个 200ksps 的 12 位逐次逼近寄存器型 ADC,ADC 中集成了跟踪保持电路、可编程窗口检测器和 硬件累加器。ADC0 子系统有一种特殊的突发方式(Burst mode),该方式能自动使能 ADC0,采集和累加样本值,然后将 ADC0 置于低功耗停机方式,而不需 CPU 干预。AMUX0、数据 转换方式及窗口检测器都可用软件通过特殊功能寄存器来配置(见框图 5.1)。ADC0 输入为单端方式,可以被配置为用于测量 P0.0~P2.7、温度传感器输出、VDD 或 GND(相对于 GND)。只有当 ADC 控制寄存器(ADC0CN)中的 AD0EN 位被置 1 或在突发方式执行转换时,ADC0 子系统才被使能。当 AD0EN 位为 0 时或在突发方式下不进行转换时,ADC0 子系统处于低功耗关断方式。




图 5.1 ADC0 功能框图

5.1 模拟多路选择器

AMUX0 选择 ADC 的输入通道。 $P0.0 \sim P2.7$ 、片内温度传感器输出、内核电源(VDD)或 GND 中的任何一个都可以被选择为 ADC 输入。**ADC0 工作在单端方式,所有信号测量都是相对于 GND 的。**ADC0 的输入通道由寄存器 ADC0MX 选择(见 SFR 定义 5.1)。

需要特别注意的是,被选择为 ADC0 输入的引脚应被配置为模拟输入,并且应被数字交叉开关跳过。要将一个端口引脚配置为模拟输入,应将 PnMDIN (n=0,1,2) 寄存器中的对应位置 0。为了使交叉开关跳过一个端口引脚,应将 PnSKIP (n=0,1,2) 寄存器中的对应位置 1。有关端口 I/O 配置的详细信息见"18.端口输入/输出"。

5.2 温度传感器

温度传感器的典型传输函数示于图 5.2。当温度传感器被寄存器ADC0MX中的AD0MX4-0位选中时,输出电压(V_{TEMP})为ADC的输入。




图 5.2 温度传感器典型传输函数

5.3 工作方式

在一个典型系统中,用下面的步骤来配置 ADC0:

- 1. 选择转换启动源。
- 2. 选择正常方式或突发方式。
- 3. 如果使用突发方式,选择 ADC0 空闲电源状态并设置上电时间。
- 4. 选择跟踪方式。注意: 预跟踪方式只能用于正常转换方式。
- 5. 计算需要的建立时间,并用 AD0TK 位设置转换启动后的跟踪时间。
- 6. 选择重复次数。
- 7. 选择输出字对齐方式(右对齐或左对齐)。
- 8. 使能或禁止转换结束及窗口比较中断。

5.3.1 转换启动方式

有4种 A/D 转换启动方式,由 ADC0CN 中的 ADC0 转换启动方式位(AD0CM1-0)的状态决定采用哪一种方式。转换触发源有:

- 1. 写 1 到 ADC0CN 的 AD0BUSY 位;
- 2. 定时器 3 溢出 (即定时连续转换);
- 2. CNVSTR 输入信号 (P0.6) 的上升沿;
- 4. 定时器 2 溢出 (即定时连续转换)。

向 AD0BUSY 写 1 方式提供了用软件控制 ADC0 转换的能力。AD0BUSY 位在转换期间被置 1,转换结束后复 0。AD0BUSY 位的下降沿触发中断(当被允许时)并置位 ADC0CN 中的中断标志(AD0INT)。注意:当工作在查询方式时,应使用 ADC0 中断标志(AD0INT)来查询 ADC 转换是否完成。当 AD0INT 位为逻辑 1 时,ADC0 数据寄存器(ADC0H:ADC0L)中的转换结果有效。注意:当转换源是定时器 2 溢出或定时器 3 溢出时,如果定时器 2 或定时器 3 工作在 8 位方式,使用定时器 2/3 的低字节溢出;如果定时器 2/3 工作在 16 位方式,则使用定时器 2/3 的高字节溢出。有关定时器配置方面的信息见"24. 定时器"。

需要注意的是,CNVSTR 输入引脚还是端口引脚 P0.6。当使用 CNVSTR 输入作为转换启动源时,P0.6 应被数字交叉开关跳过。为使交叉开关跳过 P0.6,应将寄存器 P0SKIP 中的位 6置 1。有关端口 I/O 配置的详细信息,见"18.端口输入/输出"。

5.3.2 跟踪方式

根据表 5.3 和表 5.4,每次 ADC0 转换之前都必须有一个最小的跟踪时间,以保证转换结果准确。ADC0 有三种跟踪方式:预跟踪、后跟踪和双跟踪。预跟踪方式在转换启动信号有效前连续跟踪,提供最小的转换延时(转换启动信号有效到转换结束)。该方式需要软件管理,以保证满足最短跟踪时间要求。在后跟踪方式,在转换启动信号有效之后进行跟踪的时间长度是可编程的,并由硬件管理。双跟踪方式在转换启动信号有效之前和之后都跟踪,使跟踪时间最大化。图 5.3 给出了这三种跟踪方式的例子。

当AD0TM被设置为10b时选择预跟踪方式。该方式在转换启动信号开始后立即启动转换。 ADC0在不转换时会一直跟踪。软件必须在每次转换结束和下一次转换启动信号之间保证最小的跟踪时间。在ADC0被使能后的第一个转换启动信号之前也必须满足最小跟踪时间。

当AD0TM被设置为01b时选择后跟踪方式。该方式在转换启动信号开始后立即启动跟踪,跟踪时间用AD0TK编程。在编程的跟踪时间结束后开始转换。转换结束后,ADC0不再跟踪输入信号。但采样电容仍保持与输入断开的状态,使输入引脚呈现高阻抗,直到下一个转换启动信号有效。

当 AD0TM 被设置为 11b 时选择双跟踪方式。该方式在转换启动信号开始后立即启动跟踪,跟踪时间用 AD0TK 编程。在编程的跟踪时间结束后开始转换。转换结束后,ADC0 继续跟踪输入信号,直到下一次转换开始。

随着连接到 ADC 输入的信号不同,在改变 MUX 设置之后,实际需要的跟踪时间可能比表 5.3 和表 5.4 给出的最小跟踪时间要长。对建立时间的要求见"5.3.6 建立时间要求"。




图 5.3 ADC0 跟踪方式

5.3.3 时序

表 5.3 和表 5.4 给出了 ADC0 的最大转换速度指标。ADC0 由 ADC0 子系统时钟(FLCK)定时。FCLK 的时钟源由 BURSTEN 位选择。当 BURSTEN 为逻辑 0 时,FCLK 源自当前的系统时钟,当 BURSTEN 为逻辑 1 时,FCLK 源自突发方式振荡器,这是一个独立的时钟源,其最高频率为 25 MHz。

当 ADC0 执行一次转换时,它需要一个一般来说比 FCLK 慢的时钟。ADC0 SAR 转换时钟(SAR 时钟)由 FCLK 分频得到。分频系数用 ADC0CF 寄存器中的 AD0SC 位控制。最大 SAR 时钟频率列于表 5.3 和表 5.4 中。

在任一给定时刻,ADC0 处于这三种状态之一: 跟踪、转换或空闲。跟踪时间取决于所选择的跟踪方式。对于前跟踪方式,跟踪时间由软件管理,ADC0 在转换启动信号开始后立即启动转换。对于后跟踪和双跟踪方式,转换启动信号有效后的跟踪时间等于由 AD0TK 决定的时间加上两个 FLCK 周期。跟踪结束后立即开始转换。ADC0 转换时间(从转换开始带转换结束)总是为 13 个 SAR 时钟加上两个 FCLK 周期。图 5.4 给出了前跟踪方式的一次转换和后跟踪或双跟踪方式跟踪加转换的时序图。在该例中,重复次数被设置为 1。




图 5.4 12 位 ADC 跟踪方式示例

5.3.4 跟踪方式


突发模式是一种节省功耗的功能特性,允许 ADC0 在两次转换期间保持低功耗状态。当 突发模式被使能时,ADC0 从低功耗状态被唤醒,用内部突发模式时钟(约 25 MHz)累加 1、4、8 或 16 个采样值,然后又重新进入低功耗状态。由于突发模式时钟独立于系统时钟,ADC0 可以在一个系统时钟周期内完成多次转换并重新进入低功耗状态,即使系统时钟频率很低(如 32.768 KHz)或被挂起。

将 BURSTEN 设置为逻辑 1 即使能突发模式。当工作在突发模式时,AD0EN 控制 ADC0 的空闲电源状态(即 ADC0 不跟踪也不执行转换时进入的状态)。如果 AD0EN 被设置为逻辑 0,ADC0 在每次突发转换后进入断电状态;如果 AD0EN 被设置为逻辑 1,ADC0 在每次突发转换后保持使能状态。每来一次转换启动信号,ADC0 被从其低功耗状态唤醒。如果 ADC0 被断电,它会自动上电并等待一个可编程的上电时间,该上电时间由 AD0PWR 位控制。否则,ADC0 会立即启动跟踪和转换。图 5.5 给出了使用慢速系统时钟且重复次数为 4 时的突发模式示例。

注意: 当突发模式被使能时,只能使用后跟踪或双跟踪方式。

当突发模式被使能时,一次转换启动将进行多次转换,转换次数等于重复次数。当突发模式被禁止时,每次转换都需要有转换启动信号。在这两种情况下,在完成"重复次数"次转换和累加后,ADC0转换结束中断会被置 1。类似地,在完成"重复次数"次转换和累加之前,窗口比较器不会将结果与"大于"或"小于"寄存器进行比较。

注:使用突发模式时必须谨慎,不能以高于 SYSCLK 频率的 1/4 发出转换启动信号,包括外部转换启动信号。



T = 跟踪 C = 转换

图 5.5 12 位 ADC 突发模式示例 (重复次数为 4)

5.3.5 输出转换码

寄存器 ADC0H 和 ADC0L 保存输出转换码的高字节和低字节。当重复次数被设置为 1 时,转换码以 12 位无符号整数形式表示,并且输出转换码在每次转换后被更新。输入测量范围为 0 ~ VREF×4095/4095。数据可以是右对齐或左对齐,由 AD0LJST 位(ADC0CN.2)的设置决定。ADC0H 和 ADC0L 寄存器中未使用的位被清 0。表 5.1 给出了右对齐和左对齐的转换码示例。

输入电压	右对齐 ADC0H:ADC0L (AD0LJST=0)	左对齐 ADC0H:ADC0L (AD0LJST=1)
VREF×4095/4096	0x0FFF	0xFFF0
VREF×2048/4096	0x0800	0x8000
VREF×2047/4096	0x07FF	0x7FF0
0	0x0000	0x0000

表 5.1. ADC0 右对齐和左对齐数据示例

当ADC0 重复次数大于 1 时,输出转换码代表所有转换值累加的结果,并在最后一次转换结束后被更新。可以将 4、8 或 16 个连续采样值累加并以无符号整数形式表示。重复次数用 ADC0CF寄存器中的AD0RPT位选择。结果值必须是右对齐的(AD0LJST = 0),ADC0H和 ADC0L寄存器中未使用的位被清 0。表 5.2 给出了对应不同输入电压和重复次数的右对齐结果示例。注意:当从ADC返回的所有采样结果都相同时,累加 2ⁿ个采样值等价于左移n位。

输入电压	重复次数 = 4	重复次数 = 8	重复次数 = 16
VREF×4095/4096	0x3FFC	0x7FF8	0xFFF0
VREF×2048/4096	0x2000	0x4000	0x8000
VREF×2047/4096	0x1FFC	0x3FF8	0x7FF0
0	0x0000	0x0000	0x0000

表 5.2. 不同输入电压下的 ADC0 重复次数示例

5.3.6 建立时间要求

在进行一次精确的转换之前需要有一个最小的跟踪时间。该跟踪时间由 AMUX0 的电阻、ADC0 采样电容、外部信号源阻抗及所要求的转换精度决定。

图 5.6 给出了等效的ADC0 输入电路。对于一个给定的建立精度(SA),所需要的ADC0 建立时间可以用方程 5.1 估算。当测量温度传感器的输出或VDD(相对于GND)时, R_{TOTAL} 减小到 R_{MUX} 。表 5.3 和表 5.4 给出了ADC0 的最小建立时间要求。

$$t = \ln\left(\frac{2^n}{SA}\right) \times R_{TOTAL} C_{SAMPLE}$$

方程 5.1 ADC0 建立时间要求

其中:

SA 是建立精度,用一个 LSB 的分数表示 (例如,建立精度 0.25 对应 1/4 LSB); t 为所需要的建立时间,以秒为单位;

R_{TOTAL}为AMUX0 电阻与外部信号源电阻之和;

n 为 ADC 的分辨率,用比特表示(12)。




图 5.6 ADC0 等效输入电路

SFR 定义 5.1 ADC0MX: ADC0 通道选择寄存器

R	R	R	R/W	R/W	R/W	R/W	R/W	复位值
-	-	-	10/ 11	10/ 11	AD0MX	10/ 11	10/ 11	00011111
位7	位6	<u>位</u> 5	<u>位</u> 4	位3	位2	位1	位0	SFR地址:

位 7-5: 未使用。读=000b,写=忽略。 位 4-0: AD0MX4-0: AMUX0 输入选择

AD0MX4-0	ADC0 输入通道
00000	P0.0
00001	P0.1
00010	P0.2
00011	P0.3
00100	P0.4
00101	P0.5
00110	P0.6
00111	P0.7
01000	P1.0
01001	P1.1
01010	P1.2
01011	P1.3
01100	P1.4
01101	P1.5
01110	P1.6
01111	P1.7
10000	P2.0
10001	P2.1
10010	P2.2
10011	P2.3*
10100	P2.4*
10101	P2.5*
10110	P2.6*
10111	P2.7
11000	温度传感器
11001	VDD
11010~11111	GND

*注: 这些输入仅适用于 C8051F410/2; 对于 C8051F411/3, 这些选择被保留。

SFR 定义 5.2 ADC0CF: ADC0 配置寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
		AD0SC			AD(RPT	保留	11111000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xBC

位 7-3: AD0SC4-0: ADC0 SAR 转换时钟周期控制位

SAR 转换时钟来源于 FCLK,由下面的方程给出,其中 AD0SC 表示 AD0SC4-0 中保存的 5 位数值。对 SAR 转换时钟频率的要求见表 5.3。

BURSTEN = 0: FCLK 为当前系统时钟。

BURSTEN = 1: FCLK 独立于系统时钟,最大值为 25 MHz。

$$AD0SC = \frac{FCLK}{CLK_{SAR}} - 1* \quad \text{if} \quad CLK_{SAR} = \frac{FCLK}{AD0SC + 1}$$

*注:结果向上取整。

位 2-1: AD0RPT: ADC0 重复次数

控制 ADC0 转换结束(AD0INT)和 ADC0 窗口比较中断(AD0WINT)之间的转换和累加次数。在突发模式未被使能时,每次转换都需要一次转换启动。在突发模式,一次转换启动能触发多个自定时的转换。在这两种模式下,转换结果都被累加到 ADC0H:ADC0L 寄存器。当 AD0RPT1-0 的设置值不为'00'时,ADC0CN 寄存器中的 AD0LJST 位必须被清 0(右对齐)。

00: 执行 1 次转换。

01: 执行 4 次转换转换和累加。

10: 执行 8 次转换转换和累加。

11: 执行 16 次转换转换和累加。

位 0: 保留。读 = 0b,必须写 0b。

SFR 定义 5.3 ADC0H: ADC0 数据字高字节寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xBF

位 7-0: ADC0 数据字高 8 位。

对于 AD0LJST = 0 和下面的 AD0RPT 取值:

00: 位 3-0 为累加结果的高 4 位。位 7-4 为 0000b。

01: 位 5-0 为累加结果的高 6 位。位 7-6 为 00b。

10: 位 6-0 为累加结果的高 7 位。位 7 为 0b。

11: 位 7-0 为累加结果的高 8 位。

对于 AD0LJST = 1 (AD0RPT 必须为'00'): 位 7~0 是 12 位 ADC0 结果的高

8位。

SFR 定义 5.4 ADC0L: ADC0 数据字低字节寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xBD

位 7-0: ADC0 数据字低 8 位。

AD0LJST = 0: 位 7~0 是 ADC0 累加结果的低 8 位。

AD0LJST = 1 (AD0RPT 必须为'00'): 位 7~4 是 12 位 ADC0 结果的低 4 位,

位 3~0 为 0000b。

SFR 定义 5.5 ADC0CN: ADC0 控制寄存器

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
Ī	AD0EN	BURSTEN	AD0INT	AD0BUSY	AD0WINT	AD0LJST	AD0CM1	AD0CM0	00000000
	位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								(可位寻址)	0xE8

- 位 7: AD0EN: ADC0 使能位
 - 0: ADC0 禁止。ADC0 处于低耗断点状态。
 - 1: ADC0 使能。ADC0 处于活动状态,可以进行转换数据。
- 位 6: BURSTEN: ADC0 突发模式使能位
 - 0: 突发模式禁止。
 - 1: 突发模式使能。
- 位 5: AD0INT: ADC0 转换结束中断标志
 - 0: 从最后一次 AD0INT 清 0 后, ADC0 还没有完成一次数据转换。
 - 1: ADC0 完成了一次数据转换。
- 位 4: AD0BUSY: ADC0 忙标志位

读:

- 0: ADC0 转换结束或当前不在进行数据转换。AD0INT 在 AD0BUSY 的下降沿被置 1。
- 1: ADC0 正在进行转换。

写:

- 0: 无作用。
- 1: 若 AD0CM1-0 = 00b 则启动 ADC0 转换。
- 位 3: AD0WINT: ADC0 窗口比较中断标志

该位必须用软件清0。

- 0: 自该标志最后一次被清除后,未发生 ADC0 窗口比较数据匹配。
- 1: 发生了 ADC0 窗口比较数据匹配。
- 位 2: AD0LJST: ADC0 左对齐选择位。
 - 0: ADC0H:ADC0L 中的数据为右对齐。
 - 1: ADC0H:ADC0L 中的数据为左对齐。在重复次数大于 1 时 (AD0RPT 为 01b、 10b 或 11b) 不应使用该选项。
- 位 1-0: AD0CM1-0: ADC0 转换启动方式选择
 - 00: 每向 AD0BUSY 写 1 时启动 ADC0 转换。
 - 01: 定时器 3 溢出启动 ADC0 转换。
 - 10:外部 CNVSTR 输入信号的上升沿启动 ADC0 转换。
 - 11: 定时器 2 溢出启动 ADC0 转换。

SFR 定义 5.6 ADC0TK: ADC0 跟踪方式选择寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
	AD0	PWR		AD0TM		AD0TK		00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xBA

位 7-4: AD0PWR3-0: ADC0 突发模式上电时间控制位

BURSTEN = 0: ADC0 电源状态受 AD0EN 控制。

BURSTEN = 1 且 AD0EN = 1: ADC0 保持使能状态,不会进入低功耗状态。

BURSTEN = 1 且 AD0EN = 0: ADC0 进入低功耗状态(见表 5.3 和表 5.4),并在每次转换启动信号有效时被使能。上电时间根据下面的方程编程:

 $AD0PWR = \frac{$ 启动时间}{200ns} - 1 或 启动时间 = $(AD0PWR + 1) \times 200ns$

位 3-2: AD0TM1-0: ADC0 跟踪方式选择位

00: 保留。

01: ADC0 配置为后跟踪方式。

10: ADC0 配置为前跟踪方式。

11: ADC0 配置为双跟踪方式(默认)。

位 1-0: AD0TK1-0: ADC0 后跟踪时间

AD0TK 对后跟踪时间的控制如下:

00: 后跟踪时间等于 2 个 SAR 时钟周期+2 个 FCLK 周期。

00: 后跟踪时间等于 4 个 SAR 时钟周期+2 个 FCLK 周期。

00: 后跟踪时间等于 8 个 SAR 时钟周期+2 个 FCLK 周期。

00: 后跟踪时间等于 16 个 SAR 时钟周期+2 个 FCLK 周期。

5.4 可编程窗口检测器

ADC 可编程窗口检测器不停地将 ADC0 输出与用户编程的极限值进行比较,并在检测到所要求的条件时通知系统控制器。这在一个中断驱动的系统中尤其有效,既可以节省代码空间和 CPU 带宽又能提供快速响应时间。窗口检测器中断标志(ADC0CN 中的 AD0WINT)也可被用于查询方式。ADC0 下限(大于)寄存器(ADC0GTH:ADC0GTL)和 ADC0 上限(小于)寄存器(ADC0LTH:ADC0LTL)中保持比较值。注意,窗口检测器标志既可以在测量数据位于用户编程的极限值以内时有效,也可以在测量数据位于用户编程的极限值以外时有效,这取决于 ADC0GT 和 ADC0LT 寄存器的编程值。

SFR 定义 5.7 ADC0GTH: ADC0 下限(大于)数据字高字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值		
								11111111		
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xC4		
位 7-0:	ADC0 下限数据字高字节。									

SFR 定义 5.8 ADC0GTL: ADC0 下限(大于)数据字低字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值			
位7	位6	位5	位4	位3	位2	位1	位0	111111111 SFR地址:			
				17.3	<u> 17.2</u>	<u>177.</u> 1	μ.υ	0xC3			
位 7-0:	ADC0下	ADC0 下限数据字低字节。									

SFR 定义 5.9 ADC0LTH: ADC0 上限 (小于) 数据字高字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xC6
位 7-0:	ADC0上	限数据字	高字节。					

SFR 定义 5.10 ADC0LTL: ADC0 上限(小于)数据字低字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xC5
位 7-0:	ADC0上	限数据字位	低字节。					

5.4.1 窗口检测器

图 5.7 给出了使用右对齐数据窗口比较的两个例子。左边的例子所使用的极限值为:ADC0LTH:ADC0LTL = 0x0200(512d)和 ADC0GTH:ADC0GTL = 0x0100(256d);右边的例子所使用的极限值为:ADC0LTH:ADC0LTL = 0x0100 和 ADC0GTH:ADC0GTL = 0x0200。输入电压范围(相对于 GND)是 $0 \sim VREF \times (4095/4096)$,转换码为 12 位无符号整数。重复次数设置为 1。对于左边的例子,如果 ADC0 转换字(ADC0H:ADC0L)位于由ADC0GTH:ADC0GTL 和 ADC0LTH:ADC0LTL 定义的范围之内(即 0x0100 < ADC0H:ADC0L < 0x0200),则会产生一个 AD0WINT 中断。对于右边的例子,如果 ADC0 转换结果数据字位于由 ADC0GT 和 ADC0LT 定义的范围之外(即 ADC0H:ADC0L < 0x0200),则会产生一个 AD0WINT 中断。图 5.8 给出了使用左对齐数据窗口比较的例子。




图 5.7 ADC 窗口中断示例(右对齐数据)




图 5.8 ADC 窗口中断示例(左对齐数据)

表 5.3 ADC0 电气特性 (VDD = 2.5V, VREF = 2.2V)

VDD=2.5V, VREF=2.2V(REFSL=0), -40°C到+85°C(除非特别说明)

参 数	条件	最小值	典型值	最大值	单 位
直流精度		•			
分辨率			12		位
积分非线性		_	_	±1	LSB
微分非线性	保证单调	_	_	±1	LSB
偏移误差		_	±1	TBD	LSB
满度误差		_	±1	TBD	LSB
动态性能(10kHz 正弦波	差分输入,满度值之下 0~	1dB, 200k	sps)		
信号与噪声加失真比		66	69	_	dB
总谐波失真	到 5 次谐波	_	-77	_	dB
无失真动态范围		_	-94	_	dB
转换速率					
SAR 转换时钟		_	_	10	MHz
转换时间(SAR 时钟数)	注 1	_	13	_	时钟
跟踪/保持捕获时间	注 2	1	_	_	μs
转换速率		_	_	200	ksps
模拟输入					
输入电压范围		0	_	VREF	V
输入电容		_	12	_	pF
温度传感器					
线性度	注 3、4	_	±TBD	_	$^{\circ}\!\mathbb{C}$
增益	注 4	_	TBD	_	$\mu V/{^\circ\!\mathbb{C}}$
偏移	注 4 (温度=0℃)	_	TBD	_	mV
电源指标					
电源电流(VDD 给 ADC0供电)	工作方式,200ksps	_	680	TBD	μΑ
突发模式 (空闲)		_	TBD	_	μΑ
电源抑制比		_	TBD	_	mV/V
<u>)</u>					

注:

- 1. 两个额外的 FCLK 周期用于启动和结束转换。
- 2. 根据连接到 ADC 输入的信号源输出阻抗不同,可能需要增加跟踪时间。见"5.3.6 建立时间要求"。
- 3. 代表偏离平均值一个标准差。
- 4. 包括 ADC 偏移、增益和线性度变化。

表 5.4 ADC0 电气特性 (VDD = 2.1V, VREF = 1.5V)

VDD=2.1V, VREF=1.5V(REFSL=0), -40°C到+85°C(除非特别说明)

参 数	条 件	最小值	典型值	最大值	单 位
直流精度		•		•	
分辨率			12		位
积分非线性		_	_	±1	LSB
微分非线性	保证单调	_	_	±1	LSB
偏移误差		_	±1	TBD	LSB
满度误差		_	±1	TBD	LSB
动态性能(10kHz 正弦波	差分输入,满度值之下 0.	-1dB, 200k	sps)		
信号与噪声加失真比		66	68	_	dB
总谐波失真	到 5 次谐波	_	-75	_	dB
无失真动态范围		_	-90	_	dB
转换速率					
SAR 转换时钟		_	_	10	MHz
转换时间(SAR 时钟数)	注 1	_	13	_	时钟
跟踪/保持捕获时间	注 2	1	_	_	μs
转换速率		_	_	200	ksps
模拟输入					
输入电压范围		0	_	VREF	V
输入电容		_	12	_	pF
温度传感器					
线性度	注 3、4	_	±TBD	_	$^{\circ}\!\mathbb{C}$
增益	注 4		TBD	_	$\mu V/^{\circ}\!\mathbb{C}$
偏移	注 4(温度=0℃)		TBD		mV
电源指标					
电源电流(VDD 给	工作方式,200ksps	_	650	TBD	μA
ADC0 供电)	1				•
突发模式 (空闲)		 -	TBD		μΑ
电源抑制比		_	TBD		mV/V

注:

- 1. 两个额外的 FCLK 周期用于启动和结束转换。
- 2. 根据连接到 ADC 输入的信号源输出阻抗不同,可能需要增加跟踪时间。见"5.3.6 建立时间要求"。
- 3. 代表偏离平均值一个标准差。
- 4. 包括 ADC 偏移、增益和线性度变化。

6.12 位电流模式 DAC (IDA0 和 IDA1)

C8051F41x 内部有两个 12 位的电流模式数/模转换器(IDAC)。IDAC 的最大输出电流可以有四种不同的设置: 0.25mA、0.5mA、1mA 和 2mA。用 IDAC 控制寄存器(IDA0CN 或IDA1CN)中的对应位来分别使能或禁止 IDAC。当两个 IDAC 都被使能时,它们的输出可以分别连到不同的引脚或合并到一个引脚。当 IDAC 被使能时,内部的带隙偏置发生器为其提供基准电流。可以用软件命令、定时器溢出或外部引脚边沿触发 IDAC 更新。




图 6.1 IDAC 功能框图

6.1 IDA0 输出更新

IDAC 具有灵活的输出更新机制,允许无缝满度变化,支持无抖动波形更新。IDAC 有三种更新模式:写 IDAC 数据寄存器、定时器溢出或外部引脚边沿。

6.1.1 On-Demand 输出更新

IDAC 的缺省更新模式(IDACn.[6:4] = '111') 为 "On-Demand"模式,更新发生在写数据寄存器高字节(IDAnH)时。在该模式下,写数据寄存器低字节(IDAnL)时数据被保持,在写 IDAnH 之前 IDAn 的输出不会发生变化。在写 IDAnH 后,数据寄存器的高字节和低字节立即被锁存到 IDAn,因此,如果要向 IDAC 数据寄存器写 12 位的数据字,则要先写 IDAnL,然后再写 IDAnH。当数据字为左对齐时,IDAC 可以用于 8 位方式,此时要将 IDAnL 初始化为一个所希望的数值(通常为 0x00),只对 IDAnH 写入数据。

6.1.2 基于定时器溢出的输出更新模式

IDAC 的输出可以用定时器溢出事件触发更新。这一特性在 IDAC 被用于以给定采样频率产生输出波形的系统中非常有用,可以避免中断延迟时间和指令执行时间变化对 IDAC 输出时序的影响。当 IDAnCM 位(IDAnCN.[6:4])被设置为'000'、'001'、'010'或'011'时,写入到两个 IDAC 数据寄存器(IDAnL 和 IDAnH)的数据被保持,直到相应的定时器溢出事件(分别为定时器 0、定时器 1、定时器 2 或定时器 3)发生时,IDAnH:IDAnL 的内容才被复制到 IDAC 输入锁存器,允许 IDAC 输出变为新值。当使用定时器 2 或定时器 3 溢出进行更新时,如果定时器 2 或定时器 3 工作在 8 位方式,则更新发生在低字节溢出时刻;如果定时器 2 或定时器 3 工作在 16 位方式,则更新发生在高字节溢出时刻。

6.1.3 基于 CNVSTR 边沿的输出更新模式

IDAC 还可以被配置为在外部 CNVSTR 信号的上升沿、下降沿或两个边沿进行输出更新。当 IDAnCM 位(IDAnCN.[6:4])被设置为'100'、'101'或'110'时,写入到两个 IDAC 数据寄存器(IDAnL 和 IDAnH)的数据被保持,直到 CNVSTR 输入引脚的边沿发生。IDAnCM 位的具体设置决定 IDAC 输出更新发生在 CNVSTR 的上升沿、下降沿或在两个边沿都发生更新。当相应的边沿发生时,IDAnH:IDAnL 的内容被复制到 IDAC 输入锁存器,允许 IDAC 输出变为所希望的新值。

6.2 IDAC 输出字格式

IDAC 数据寄存器(IDAnH 和 IDAnL)中的数据字可以是左对齐或右对齐的,如图 6.2 所示。当左对齐时,数据字的高 8 位(D11~4)被映射到 IDAnH 的位 7~0,而数据字的低 4 位(D3~0)被映射到 IDAnL 的位 7~4。当右对齐时,数据字的高 4 位(D11~8)被映射到 IDAnH 的位 3~0,而数据字的低 8 位(D7~0)被映射到 IDAnL 的位 7~0。IDAC 数据字的格式由 IDAnRJST 位(IDAnCN.2)选择。

IDAC 的满度输出电流由 IDAnOMD 位(IDAnCN[1:0])选择。缺省情况下,IDAC 的满度输出电流被设置为 2 mA。通过配置 IDAnOMD 位可以将满度输出电流设置为 0.25mA、0.5mA 或 1mA。

左对齐数据(IDAnRJST=0)

	IDAnH									IDA	nL			
D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0			

右对齐数据(IDAnRJST = 1)

IDAnH									IDA	nL				
			D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

IDAn 数据字	输出电流与 IDAnOMD 位设置的关系								
(D11 – D0)	'11' (2 mA)	'01' (0.5 mA)	'00' (0.25mA)						
0x000	0 mA	0 mA	0 mA	0 mA					
0x001	1/4096×2 mA	1/4096×1 mA	1/4096×0.5 mA	1/4096×0.25 mA					
0x800	2048/4096×2 mA	2048/4096×1 mA	2048/4096×0.5 mA	2048/4096×0.25 mA					
0xFFF	4095/4096×2 mA	4095/4096×1 mA	4095/4096×0.5 mA	4095/4096×0.25 mA					

图 6.2 IDAC 数据字格式

SFR 定义 6.1 IDA0CN: IDA0 控制寄存器

R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	复位值
IDA0EN		IDA0CM		-	IDA0RJST	IDA0	OMD	01110011
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xB9

位 7: IDA0EN: IDA0 使能位

0: IDA0 禁止。

1: IDA0 使能。

位 6-4: IDA0CM[2:0]: IDA0 输出更新源选择位

000: 定时器 0 溢出触发 DAC 输出更新。

001: 定时器 1 溢出触发 DAC 输出更新。

010: 定时器 2 溢出触发 DAC 输出更新。

011: 定时器 3 溢出触发 DAC 输出更新。

100: CNVSTR 的上升沿触发 DAC 输出更新。

101: CNVSTR 的下降沿触发 DAC 输出更新。

110: CNVSTR 的两个边沿触发 DAC 输出更新。

111: 写 IDA0H 触发 DAC 输出更新。

位 3: 未使用。读 = 0b。写 = 忽略。

位 2: IDA0RJST: IDA0 右对齐选择位

0: IDA0H:IDA0L 中的 IDA0 数据为左对齐。

1: IDA0H:IDA0L 中的 IDA0 数据为右对齐。

位 1-0: IDA0OMD[1:0]: IDA0 输出方式选择位

00: 0.25 mA 满度输出电流。

01: 0.5 mA 满度输出电流。

10: 1.0 mA 满度输出电流。

11: 2.0 mA 满度输出电流。

SFR 定义 6.2 IDA0H: IDA0 数据字高字节寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x97

位 7-0: IDA0 数据字的高位。

IDA0RJST = 0 时:

位 7~0 是 12 位 IDA0 数据字的高 8 位。

IDA0RJST=1时:

位 3~0 是 12 位 IDA0 数据字的高 4 位。位 7~4 为 0000b。

SFR 定义 6.3 IDA0L: IDA0 数据字低字节寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x96

位 7-0: 12 位 IDA0 数据字的低位。

IDA0RJST = 0 时:

位 7~4 是 12 位 IDA0 数据字的低 4 位。位 3~0 为 0000b。

IDA0RJST = 1 时:

位 7~0 是 12 位 IDA0 数据字的低 8 位。

SFR 定义 6.4 IDA1CN: IDA1 控制寄存器

R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	复位值
IDA1EN		IDA1CM		-	IDA1RJST	IDA1	OMD	01110011
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xB5

位 7: IDA1EN: IDA1 使能位

0: IDA1 禁止。

1: IDA1 使能。

位 6-4: IDA1CM[2:0]: IDA1 输出更新源选择位

000: 定时器 0 溢出触发 DAC 输出更新。

001: 定时器 1 溢出触发 DAC 输出更新。

010: 定时器 2 溢出触发 DAC 输出更新。

011: 定时器 3 溢出触发 DAC 输出更新。

100: CNVSTR 的上升沿触发 DAC 输出更新。

101: CNVSTR 的下降沿触发 DAC 输出更新。

110: CNVSTR 的两个边沿触发 DAC 输出更新。

111: 写 IDA0H 触发 DAC 输出更新。

位 3: 未使用。读 = 0b。写 = 忽略。

位 2: IDA1RJST: IDA1 右对齐选择位

0: IDA1H:IDA1L 中的 IDA1 数据为左对齐。

1: IDA1H:IDA1L 中的 IDA1 数据为右对齐。

位 1-0: IDA1OMD[1:0]: IDA1 输出方式选择位

00: 0.25 mA 满度输出电流。

01: 0.5 mA 满度输出电流。

10: 1.0 mA 满度输出电流。

11: 2.0 mA 满度输出电流。

SFR 定义 6.5 IDA1H: IDA1 数据字高字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xF5
冷 7.0	ID 4.1 粉:	昆字的宣传	<u>.</u>					

位 7-0: IDA1 数据字的高位。

IDA1RJST=0时:

位 7~0 是 12 位 IDA1 数据字的高 8 位。

IDA1RJST = 1 时:

位 3~0 是 12 位 IDA1 数据字的高 4 位。位 7~4 为 0000b。

SFR 定义 6.6 IDA1L: IDA1 数据字低字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xF4
位 7-0:	IDA1RJS			的低4位。	位 3~0 为	J 0000b。		
	IDA1RJS 位 7~0 是		A 1 数据字	的低 8 位。				

6.3 IDAC 外部引脚连接

IDA0 的输出连接到 P0.0,IDA1 的输出可连接到 P0.0 或 P0.1。用 IDAMRG(REF0CN.7)来选择 IDA1 的输出引脚。当两个 IDAC 的使能位(IDAnEN)都被清 0 时,IDAC 输出与正常的 GPIO 引脚相同。当任何一个 IDAC 的使能位被置 1 时,所选择的 IDAC 引脚的数字驱动器和弱上拉被自动禁止,引脚被连接到 IDAC 输出。当使用 IDAC 时,所选择的 IDAC 引脚应被交叉开关跳过(通过将相应的 PnSKIP 位置 1 实现)。图 6.3 示出了 IDA0 和 IDA1 的引脚连接。

当两个 IDAC 都被使能且 IDAMRG 被置 1 时,两个 IDAC 的输出被合并到 P0.0。




图 6.3 IDAC 引脚连接

表 6.1 IDAC 电气特性

VDD=2.0V,满度输出电流设置为 2 mA,-40℃到+85℃(除非特别说明)

参 数	条件	最小值	典型值	最大值	单 位
静态性能					
分辨率			12		位
积分非线性		_		±10	LSB
微分非线性	保证单调	_		±1	LSB
输出范围		_		VDD-1.2	V
输出噪声	$I_{OUT} = TBD; R_{LOAD} = TBD$	—	TBD		pA/rtHz
偏移误差			0		LSB
增益误差	2 mA 满度输出电流	_	0.05	_	%
增益误差温度系数		_	TBD	_	ppm/°C
VDD 电源抑制比		—	TBD		dB
输出电容		_	TBD	_	pF
动态性能					
启动时间		—	TBD	_	μs
增益变化	1 mA 满度输出电流		0.5		%
(从 2mA 范围)	0.5 mA 满度输出电流	_	0.5	_	%
	0.25 mA 满度输出电流		0.5		%
功耗		1		T	1
电源电流	2 mA 满度输出电流 1 mA 满度输出电流 0.5 mA 满度输出电流 0.25 mA 满度输出电流	_	2.1 1.1 0.6 0.35	_	mA mA mA

7. 电压基准

C8051F41x 的电压基准 MUX 可以被配置为连接到外部电压基准、内部电压基准或电源电压 VDD (见图 7.1)。基准控制寄存器 REF0CN 中的 REFSL 位用于选择基准源。选择使用外部或内部基准时,REFSL 位应被清 0;选择 VDD 作为基准源时,REFSL 应被置 1。

内部电压基准电路包含一个温度特性稳定的带隙电压基准发生器和一个两倍增益的输出缓冲放大器。可以选择 1.5V 或 2.2V 的输出电压。内部电压基准可以被驱动输出到 VREF 引脚,这可通过将 REF0CN 寄存器中的 REFBE 位置 1 来实现(见 SFR 定义 7.1)。VREF 引脚对地的负载电流应小于 $200~\mu A$ 。当使用内部电压基准时,建议在 VREF 和 GND 之间接 $0.1~\mu F$ 和 $4.7~\mu F$ 的旁路电容。如果不使用内部基准,REFBE 位应被清 0。

REFOCN 中的 BIASE 位控制内部偏置电压发生器。ADC、温度传感器、内部振荡器和 IDAC 都要使用偏置电压发生器提供的偏置电压。当这些外设中的任何一个被使能时,BIASE 位被自动置 1,也可以通过向 REFOCN 中的 BIASE 位写 1 来使能偏置电压发生器,见 SFR 定义 7.1 对 REFOCN 寄存器的详细说明。

表 7.1 给出了电压基准电路的电气特性。




图 7.1 电压基准功能框图

注意:端口引脚 P1.2 被用作外部 VREF 输入和内部 VREF 的输出。当使用外部电压基准 和内部基准中的任何一个时, P1.2 应被配置为模拟输入并被数字交叉开关跳过。为了将 P1.2 配置为模拟输入,应将 P1MDIN 寄存器的位 2 清 0。为使交叉开关跳过 P1.2,应将 P1SKIP 寄 存器的位2置1。有关端口I/O配置的详细信息,见"18. 端口输入/输出"。REF0CN中的TEMPE 位用于使能/禁止温度传感器。当被禁止时,温度传感器为缺省的高阻状态,此时对温度传感 器的任何 ADC0 测量结果都是无意义的。

SFR 定义 7.1 REF0CN: 电压基准控制寄存器

SIK 定文 / I KEIUCN,电压率连江闸可行储												
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值				
IDAMRG	GF	ZTCEN	REFLV	REFSL	TEMPE	BIASE	REFBE	00000000				
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xD1				
位 7:	IDAMRO	G: IDAC	输出合并发	选择								
	0: IDA1	0: IDA1 输出为 P0.1。										
	1: IDA1 输出为 P0.0(与 IDA0 输出合并)。											
位.6:												
,		的软件控制	的通用标题	志位使用。								
位 5:		零温度系										
					自动使能。							
				强制使能。								
位 4:		电压基准										
•		圣 内部电压										
	0: 内部电压基准设置为 1.5V。											
		电压基准记										
位 3:	REFSL:	电压基准	选择									
•	该位选择	¥ 电压基准	源。									
		F 引脚作为										
		作为电压										
位 2:		温度传感										
, ·		迎 产										

- - 0: 内部温度传感器关闭。
 - 1: 内部温度传感器工作。
- 位 1: BIASE: 内部模拟偏压发生器使能位
 - 0: 当需要时内部偏压发生器被自动使能。
 - 1: 内部偏压发生器总是被使能。
- 位 0: REFBE: 内部基准缓冲器使能位
 - 0: 内部基准缓冲器被禁止。
 - 1: 内部基准缓冲器被使能。内部电压基准被驱动到 VREF 引脚。

表 7.1 电压基准的电气特性

VDD=2.0V, -40℃到+85℃(除非特别说明)

参 数	条件	最小值	典型值	最大值	单 位
内部基准(REFE	BE=1)				
输出电压	环境温度 25℃ (REFLV=0) 环境温度 25℃ (REFLV=1), VDD =2.5V	1.47 2.16	1.5 2.2	1.53 2.24	V
VREF 短路电流		_	3.0		mA
VREF 温度系数		_	TBD	_	ppm/°C
负载调整	负载 = 0 ~ 200μA 到 GND	_	10	_	ppm/μA
VREF 开启时间	4.7μF 钽电容, 0.1μF 陶瓷旁路电容 0.1μF 陶瓷旁路电容		TBD TBD		ms μs
电源抑制比		_	TBD		ppm/V
外部基准(REFE	BE=0)				
输入电压范围		0	_	VDD	V
输入电流	采样频率 = 200ksps,VREF=TBD V	_	TBD		μΑ
电源指标					
ADC 偏压发生器	BIASE = 1	_	22		μΑ
功耗 (内部)		_	50	_	μΑ

8. 稳压器 (REG0)

C8051F41x器件内部包含一个低压降稳压器 (REG0)。从V_{REGIN}引脚输入到REG0的电压可高达5.25V。REG0的输出可以用软件选择为2.1V或2.5V。当被使能时,REG0的输出连到VDD引脚,为微控制器核供电,并可为外部器件提供电源。复位后REG0被使能,可以用软件禁止。

稳压器的输入(V_{REGIN})和输出(VDD)与地之间都应接一个起保护作用的大电容($4.7\mu F+0.1\mu F$)。该电容能消除电源尖峰并提供微控制器所需要的即时电源。稳压器的建立时间见表 8.1。




图 8.1 稳压器输入/输出的外部电容

SFR 定义 8.1 REG0CN: 稳压器控制寄存器

R/W	R/W	R	R/W	R	R	R	R	复位值
REGDIS	保留	_	REG0MOD	_		_	DROPOUT	00010000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xC9

位 7: REGDIS: 稳压器禁止位

该位禁止/使能稳压器。

0: 稳压器使能。

1: 稳压器禁止。

位 6: 保留。读 = 0b, 必须写 0b。

位 5: 未用。读 = 0b, 写 = 忽略。

位 4: REG0MOD: 稳压器方式选择位

该位选择稳压器的输出电压。

0: 稳压器输出为 2.1V。

1: 稳压器输出为 2.5V (缺省值)。

位 3-1: 未用。读 = 000b, 写 = 忽略。

位 0: DROPOUT: 稳压器降压指示位

0: 稳压器输出正常。

1: 稳压器输出处于或接近掉电状态。

表 8.1 稳压器电气特性

VDD = 2.1 或 2.5V, -40℃到+85℃ (除非特别说明)

参 数	条件	最小值	典型值	最大值	单 位
输入电压范围*		2.15*	_	5.25	V
电压降落(V _{DO})	输出电流 = 1 mA 输出电流 = 50 mA		10 500	TBD TBD	mV
输出电压(V _{DD})	输出电流 = 1 ~ 50 mA REG0MD = 0 REG0MD = 1	TBD TBD	2.1 2.5	TBD TBD	V
偏置电流	REG0MD = 0 REG0MD = 1	_	1 1	TBD TBD	μΑ
降落指示检测阈 值		_	50		mV
输出电压温度系数		_	TBD		mV/℃
VREG 建立时间	V _{REGIN} = 2.5V,负载电流 = 50mA VDD 负载电容 = 4.8μF				
*注:最小输入电	压是 2.15V和V _{DD} +V _{DO} (最大负载)中	的较大者	, •		

9. 比较器

C8051F41x 器件内部有 2 个可编程电压比较器: 比较器 0 示于图 9.1, 比较器 1 示于图 9.2。两个比较器在工作上完全相同,但只有比较器 0 可以用作复位源。

比较器的响应时间和回差电压都是可编程的。比较器有一个模拟输入多路器和两个可以通过交叉开关接到外部引脚的输出:一个同步"锁存"输出(CP0、CP1)和一个异步"直接"输出(CP0A、CP1A)。即使在系统时钟停止时,CP0A 信号仍然可用,这就允许比较器在器件处于停机方式时工作并产生输出。当被分配了端口引脚时,比较器的输出可以被配置为漏极开路或推挽方式(见"18.2 端口 I/O 初始化")。比较器 0 可以被用作复位源(见"15.5 比较器复位")。

比较器 0 的输入用 CPT0MX 寄存器 (SFR 定义 9.2) 来选择。CMX0P3~CMX0P0 位选择比较器 0 的正输入;CMX0N3~CMX0N0 位选择比较器 0 的负输入。比较器 1 的输入用 CPT1MX 寄存器 (SFR 定义 9.4) 来选择。CMX1P3~CMX1P0 位选择比较器 1 的正输入;CMX1N3~CMX1N0 位选择比较器 1 的负输入。

注意:被选择为比较器输入的引脚应被配置为模拟输入(通过端口配置寄存器),交叉开关应被配置为跳过这些引脚,有关端口配置的详细信息见"18.3 通用端口 I/O"。




图 9.1 比较器 0 功能框图

比较器有两种输入方式:低速模拟方式和高速模拟方式。这两种模式的区别是高速模拟方式的响应速度要稍快一些,但功耗会稍有增加。通过将 CPTnMD 中的 CPTnHIQE 位置 1来使能高速模拟方式。

比较器的输出可以被软件查询,可以作为中断源和内部振荡器挂起唤醒源,还可以被连到端口引脚。当被连到端口引脚时,比较器的输出可以是与系统时钟同步的或者是不同步的。即使在停机或挂起方式(系统时钟停止),异步输出信号仍然可用。当被禁止时,比较器输出(如果已通过交叉开关分配了端口 I/O 引脚)的缺省值为逻辑低电平,其电源电流降到小于100 nA。有关通过交叉开关配置比较器输出的详细信息见"18.1 优先权交叉开关译码器"。比较器的输入可以承受-0.25V 到(VDD) + 0.25V 的外部驱动电压而不至损坏或发生工作错误。表9.1 给出了比较器的电气特性。

可以通过对寄存器 CPTnMD (见 SFR 定义 9.3 和 SFR 定义 9.5)编程来设置比较器的响应时间。选择较长的响应时间可以减小比较器电源电流。9.1 给出了时序和电流消耗特性。





图 9.2 比较器 0 功能框图






图 9.3 比较器回差电压曲线

比较器的回差电压可以通过比较器控制寄存器 CPTnCN (n = 0 或 1) 用软件编程。用户既可以对回差电压值(相对于输入电压)编程,也可以对门限电压两侧的正向和负向回差对称度编程。

使用比较器控制寄存器 CPTnCN(SFR 定义 9.1 和 SFR 定义 9.6)中的位 3-0 对比较器的回差值进行编程。负向回差电压值由 CPnHYN 位的设置决定。如表 9.1 所示,可以设置 20mV、10mV 或 5mV 的负向回差电压值,或者禁止负向回差电压。类似地,通过编程 CPnHYP 位设置正向回差电压值。

比较器输出的上升沿和下降沿都可以产生中断。比较器的下降沿置位 CPnFIF 中断标志,比较器的上升沿置位 CPnRIF 中断标志。这些位一旦被置 1,将一直保持 1 状态直到被软件清 0。通过将 CPnRIE 设置为逻辑 1 来允许比较器上升沿中断,通过将 CPnFIE 设置为逻辑 1 来允许比较器下降沿中断。

可以在任意时刻通过读取 CPnOUT 位得到比较器的输出状态。通过置位 CP0EN 位来使能比较器,通过将该位清 0 来禁止比较器。

注意: 在对比较器上电或改变比较器的回差电压或响应时间控制位时,可能会检测到假上升沿或下降沿。建议在比较器被使能或方式位改变后经过一段延时将上升沿和下降沿标志显式清 0。表 9.1 中给出了上电时间。

SFR 定义 9.1 CPT0CN: 比较器 0 控制寄存器

R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	复位值		
CP0EN	CP0OUT	CP0RIF	CP0FIF	CP0HYP1	СРОНҮРО		CP0HYN0			
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:		
位 7: 位 6: 位 5:	0: 比较 1: 比较 CP0OUT 0: 电压 1: 电压 CP0RIF:	值 CP0+ < 值 CP0+ > 比较器 0	0 输出状态 CP0-。 CP0-。 上升沿中	断标志,或			 几	0x9B		
位 4:	0: 自该标志位最后一次被清除后,未检测到比较器 0 上升沿。 1: 检测到比较器 0 上升沿。 CP0FIF: 比较器 0 下降沿中断标志,必须用软件清 0 0: 自该标志位最后一次被清除后,未检测到比较器 0 下降沿。 1: 检测到比较器 0 下降沿。									
位 3-2:	00:禁止 01:正向	1-0: 比较 :正向回差 回差电压 回差电压	电压。 = 5mV。	回差电压搭	芝制位					
位 1-0:	11: 正向 CP0HYN 00: 禁止 01: 负向 10: 负向	回差电压	= 20mV。 泛器 0 负向 电压。 = 5mV。 = 10mV。	回差电压控	芝制 位					

SFR 定义 9.2 CPT0MX: 比较器 0 MUX 选择寄存器

R/W	复位值							
CMX0N3	CMX0N2	CMX0N1	CMX0N0	CMX0P3	CMX0P2	CMX0P1	CMX0P0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0x9F

位 7-4: CMX0N3-0: 比较器 0 负输入 MUX 选择 这些位选择作为比较器 0 负输入的端口引脚。

CMX0N3	CMX0N2	CMX0N1	CMX0N0	负输入
0	0	0	0	P0.1
0	0	0	1	P0.3
0	0	1	0	P0.5
0	0	1	1	P0.7
0	1	0	0	P1.1
0	1	0	1	P1.3
0	1	1	0	P1.5
0	1	1	1	P1.7
1	0	0	0	P2.1
1	0	0	1	P2.3*
1	0	1	0	P2.5*
1	0	1	1	P2.7
1	1	X	X	保留

*注: 仅存在于 C8051F410/2。

位 3-0: CMX0P3-0: 比较器 0 正输入 MUX 选择 这些位选择作为比较器 0 正输入的端口引脚。

CMX0P3	CMX0P2	CMX0P1	CMX0P0	正输入
0	0	0	0	P0.0
0	0	0	1	P0.2
0	0	1	0	P0.4
0	0	1	1	P0.6
0	1	0	0	P1.0
0	1	0	1	P1.2
0	1	1	0	P1.4
0	1	1	1	P1.6
1	0	0	0	P2.0
1	0	0	1	P2.2
1	0	1	0	P2.4*
1	0	1	1	P2.6*
1	1	X	X	保留

*注:仅存在于 C8051F410/2。

SFR 定义 9.3 CPT0MD: 比较器 0 方式选择寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
CP0HIQE	-	CP0RIE	CP0FIE	-	-	CP0MD1	CP0MD0	00000010
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:

位 7: CP0HIQE: 高速模拟方式使能位

0: 比较器 0 输入配置为低速模拟方式。

1: 比较器 0 输入配置为高速模拟方式。

位 6: 未用。读 = 0b, 写 = 忽略。

位 5: CP0RIE: 比较器 0 上升沿中断允许

0: 比较器 0 上升沿中断禁止

1: 比较器 0 上升沿中断允许

位 4: CP0FIE: 比较器 0 下降沿中断允许

0: 比较器 0 下降沿中断禁止

1: 比较器 0 下降沿中断允许

位 3-2: 未用。读 = 00b, 写 = 忽略。

位 1-0: CP0MD1-0: 比较器 0 方式选择 这两位选择比较器 0 的响应时间。

方式	CP0MD1	CP0MD0	CP0 下降沿响应时间(典型值)
0	0	0	最快响应时间
1	0	1	_
2	1	0	_
3	1	1	最低功耗

注: 上升沿响应时间约为下降沿响应时间的两倍。

SFR 定义 9.4 CPT1CN: 比较器 1 控制寄存器

R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	复位值		
CP1EN	CP1OUT	CP1RIF	CP1FIF	CP1HYP1	CP1HYP0	CP1HYN1	CP1HYN0			
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:		
位 7: 位 6: 位 5:	0: 比较 1: 比较 CP1OUT 0: 电压 1: 电压 CP1RIF:	~ ~	1 输出状系 CP1-。 CP1-。 上升沿中	断标志,或			,rt	0x9A		
位 4:	0: 自该标志位最后一次被清除后,未检测到比较器 1 上升沿。 1: 检测到比较器 1 上升沿。 CP1FIF: 比较器 1 下降沿中断标志,必须用软件清 0 0: 自该标志位最后一次被清除后,未检测到比较器 1 下降沿。 1: 检测到比较器 1 下降沿。									
位 3-2:	00:禁止 01:正向 10:正向	1-0: 比较 :正向回差 !回差电压 !回差电压 !回差电压	电压。 = 5mV。 = 10mV。	回差电压搭	E 制位					
位 1-0:	CP1HYN 00:禁止 01:负向 10:负向		器 1 负向 电压。 = 5mV。 = 10mV。	回差电压挖	ž制位					

SFR 定义 9.5 CPT1MX: 比较器 1 MUX 选择寄存器

R/W	复位值							
CMX1N3	CMX1N2	CMX1N1	CMX1N0	CMX1P3	CMX1P2	CMX1P1	CMX1P0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0x9E

位 7-4: CMX1N3-0: 比较器 1 负输入 MUX 选择 这些位选择作为比较器 1 负输入的端口引脚。

CMX1N3	CMX1N2	CMX1N1	CMX1N0	负输入
0	0	0	0	P0.1
0	0	0	1	P0.3
0	0	1	0	P0.5
0	0	1	1	P0.7
0	1	0	0	P1.1
0	1	0	1	P1.3
0	1	1	0	P1.5
0	1	1	1	P1.7
1	0	0	0	P2.1
1	0	0	1	P2.3*
1	0	1	0	P2.5*
1	0	1	1	P2.7
1	1	X	X	保留

*注: 仅存在于 C8051F410/2。

位 3-0: CMX1P3-0: 比较器 1 正输入 MUX 选择 这些位选择作为比较器 1 正输入的端口引脚。

CMX1P3	CMX1P2	CMX1P1	CMX1P0	正输入
0	0	0	0	P0.0
0	0	0	1	P0.2
0	0	1	0	P0.4
0	0	1	1	P0.6
0	1	0	0	P1.0
0	1	0	1	P1.2
0	1	1	0	P1.4
0	1	1	1	P1.6
1	0	0	0	P2.0
1	0	0	1	P2.2
1	0	1	0	P2.4*
1	0	1	1	P2.6*
1	1	х	X	保留

*注: 仅存在于 C8051F410/2。

SFR 定义 9.6 CPT1MD: 比较器 1 方式选择寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
CP1HIQE	-	CP1RIE	CP1FIE	-	-	CP1MD1	CP1MD0	00000010
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x9C

位 7: CP1HIQE: 高质量模拟方式使能位

0: 比较器 1 输入配置为低质量模拟方式。

1: 比较器 1 输入配置为高质量模拟方式。

位 6: 未用。读 = 0b, 写 = 忽略。

位 5: CP1RIE: 比较器 1 上升沿中断允许

0: 比较器 1 上升沿中断禁止

1: 比较器 1 上升沿中断允许

位 4: CP1FIE: 比较器 1 下降沿中断允许

0: 比较器 1 下降沿中断禁止

1: 比较器 1 下降沿中断允许

位 3-2: 未用。读 = 00b, 写 = 忽略。

位 1-0: CP1MD1-0: 比较器 1 方式选择 这两位选择比较器 1 的响应时间。

方式	CP1MD1	CP1MD0	CP1 下降沿响应时间(典型值)
0	0	0	最快响应时间
1	0	1	_
2	1	0	_
3	1	1	最低功耗

注: 上升沿响应时间约为下降沿响应时间的两倍。

表 9.1 比较器电气特性

VDD = 2.0V, -40° ~ +85° (除非特别说明)。

所有指标均适用于比较器 0 和比较器 1, 除非特别说明。

参 数	条件	最小值	典型值	最大值	单位
响应时间:	(CP0+) - (CP0-) = 100mV	_	25	_	ns
方式 0,Vcm ¹ =1.5V	(CP0+) - (CP0-) = -100mV		25	_	ns
响应时间:	(CP0+) - (CP0-) = 100mV		TBD	_	ns
方式 1,Vcm ¹ =1.5V	(CP0+) - (CP0-) = -100mV		TBD	_	ns
响应时间:	(CP0+) - (CP0-) = 100mV		TBD	_	ns
方式 2,Vcm ¹ =1.5V	(CP0+) - (CP0-) = -100mV	_	TBD	_	ns
响应时间:	(CP0+) - (CP0-) = 100mV		TBD	_	ns
方式 3,Vcm ¹ =1.5V	(CP0+) - (CP0-) = -100mV		TBD	_	ns
共模抑制比			1.5	TBD	mV/V
正向回差电压 1	CP0HYP1-0 = 00		0.5	2.0	mV
正向回差电压 2	CP0HYP1-0 = 01	TBD	4.5	TBD	mV
正向回差电压3	CP0HYP1-0 = 10	TBD	9.0	TBD	mV
正向回差电压 4	CP0HYP1-0 = 11	TBD	18.0	TBD	mV
负向回差电压1	CP0HYN1-0 = 00		-0.5	-2.0	mV
负向回差电压 2	CP0HYN1-0 = 01	TBD	-4.5	TBD	mV
负向回差电压3	CP0HYN1-0 = 10	TBD	-9.0	TBD	mV
负向回差电压 4	CP0HYN1-0 = 11	TBD	-18.0	TBD	mV
反相或同相输入电压 范围		-0.25	_	VDD+0.25	V
输入电容			TBD	_	pF
输入偏置电流			TBD	_	nA
输入偏移电压		-10	_	+10	mV
输入阻抗	高质方式(CP1HIQE = 1) 低质方式(CP1HIQE = 0)	_	TBD TBD	_	ΚΩ ΚΩ
电源					
电源抑制比2		_	TBD	TBD	mV/V
上电时间		_	TBD	_	μS
功耗	高质方式(CP1HIQE = 1) 低质方式(CP1HIQE = 0)	_	TBD TBD	_	mA mA
	方式 0		13	TBD	μΑ
 电源电流(DC)	方式 1		6.0	TBD	μΑ
电 <i>你</i> 电机(DC) 	方式 2	_	3.0	TBD	μΑ
	方式 3		1.0	TBD	μΑ

注:

- 1. Vcm 是 CP0+和 CP0-上的共模电压。
- 2. 由设计和/或特性测试保证。

10. CIP-51 微控制器

MCU系统控制器的内核是CIP-51 微控制器。CIP-51 与MCS-51[™]指令集完全兼容,可以使用标准 803x/805x的汇编器和编译器进行软件开发。C8051F41x的外设是标准 8051 的所有外设的超集。C8051F41x具有的外设部件见"1. 系统概述"。CIP-51 片内还包含与模拟和数字子系统直接接口的调试硬件,在一片集成电路内提供了完全的数据采集或控制系统解决方案。

CIP-51 微控制器内核除了具有标准 8051 的组织结构和外设以外,另有增加的定制外设和功能,大大增强了它的处理能力(见图 10.1 的原理框图)。CIP-51 具有下列特点:

- 与 MCS-51 指令集完全兼容
- 峰值速度为 50MIPS
- 256 字节内部 RAM
- 扩展的中断处理系统

- 复位输入
- 电源管理方式
- 集成的调试逻辑




图 10.1 CIP-51 原理框图

性能

CIP-51采用流水线结构,与标准的8051结构相比指令执行速度有很大的提高。在一个标准的8051中,除MUL和DIV以外所有指令都需要12或24个系统时钟周期,并且通常最大系统时钟频率为12 MHz。而对于CIP-51内核,70%的指令的执行时间为1或2个系统时钟周期,没有执行时间超过8个系统时钟周期的指令。

CIP-51 工作在最大系统时钟频率 50MHz 时,它的峰值速度达到 50MIPS。CIP-51 共有 111 条指令。下表列出了指令条数与执行时所需的系统时钟周期数的关系。

执行周期数	1	2	2/4	3	3/5	4	5	4/6	6	4/7	8
指令数	26	50	5	10	7	5	2	1	2	2	1

编程和调试支持

对 FLASH 程序存储器的在系统编程和与片内调试支持逻辑的通信是通过 Silicon Labs 2 线开发接口(C2)实现的。注意,可以在用户软件中使用 MOVC 和 MOVX 指令对可再编程的 FLASH 读和写,每次读或写一个字节。这一特性允许将程序存储器用于非易失性数据存储以及在软件控制下更新代码。

片內调试逻辑支持全速的在系统调试,允许设置硬件断点,支持开始、停止和单步执行(包括中断服务程序)命令,支持检查程序调用堆栈及读/写寄存器和存储器。这种片内调试方法完全是非侵入式的,不需要额外的目标 RAM、堆栈、定时器或其它片内资源。

CIP-51 有 Silicon Labs 和第三方供应商的开发工具支持。Silicon Labs 提供一个集成开发环境(IDE),包括编辑器、宏汇编器、调试器和编程器。IDE的调试器和编程器与CIP-51之间通过C2接口,提供快速和有效的在系统编程和调试。也有第三方的宏汇编器和C编译器可用。

10.1 指令集

CIP-51 系统控制器的指令集与标准MCS-51TM指令集完全兼容,可以使用标准 8051 的开发工具开发CIP-51 的软件。所有的CIP-51 指令在二进制码和功能上与同类的MCS-51TM产品完全等价,包括操作码、寻址方式和对PSW标志的影响,但是指令时序与标准 8051 不同。

10.1.1 指令和 CPU 时序

在很多的 8051 产品中,机器周期和时钟周期是不同的,机器周期的长度在 2 到 12 个时钟周期之间。但是 CIP-51 只基于时钟周期,所有指令时序都以时钟周期计算。

由于 CIP-51 采用了流水线结构,大多数指令执行所需的时钟周期数与指令的字节数一致。 条件转移指令在不发生转移时的执行周期数比发生转移时少 2 个。表 10.1 给出了 CIP-51 指令一览表,包括每条指令的助记符、字节数和时钟周期数。

10.1.2 MOVX 指令和程序存储器

MOVX 指令一般用于访问外部数据存储器空间的数据。在 CIP-51 中,MOVX 指令还可用于写或擦除可重编程的片内 FLASH 程序存储器。这一特性为 CIP-51 提供了由用户程序更新程序代码和将程序存储器空间用于非易失性数据存储的机制,详见"16. FLASH 存储器"。

表 10.1 CIP-51 指令集一览表1

助记符	功能说明	字节数	时钟 周期数							
	算术操作类指令	'								
ADD A,Rn	寄存器加到累加器	1	1							
ADD A,direct	直接寻址字节加到累加器	2	2							
ADD A,@Ri	间址 RAM 内容加到累加器	1	2							
ADD A,#data	立即数加到累加器	2	2							
ADDC A,Rn	寄存器加到累加器(带进位)	1	1							
ADDC A,direct	直接寻址字节加到累加器(带进位)	2	2							
ADDC A,@Ri	间址 RAM 加到累加器(带进位)	1	2							
ADDC A,#data	立即数加到累加器(带进位)	2	2							
SUBB A,Rn	累加器减去寄存器(带借位)	1	1							
SUBB A,direct	累加器减去直接寻址字节(带借位)	2	2							
SUBB A,@Ri	累加器减去间址 RAM(带借位)	1	2							
SUBB A,#data	累加器减去立即数(带借位)	2	2							
INC A	累加器加1	1	1							
INC Rn	寄存器加1	1	1							
INC direct	直接寻址字节加1	2	2							
INC @Ri	间址 RAM 加 1	1	2							
DEC A	累加器减1	1	1							
DEC Rn	寄存器减 1	1	1							
DEC direct	直接寻址字节减 1	2	2							
DEC @Ri	间址 RAM 减 1	1	2							
INC DPTR	数据地址加1	1	1							
MUL AB	累加器与寄存器 B 相乘	1	4							
DIV AB	累加器除以寄存器 B	1	8							
DA A	累加器十进制调整	1	1							
	逻辑操作类指令									
ANL A,Rn	寄存器"与"到累加器	1	1							
ANL A,direct	直接寻址字节"与"到累加器	2	2							
ANL A,@Ri	间址 RAM"与"到累加器	1	2							
ANL A,#data	立即数"与"到累加器	2	2							
ANL direct,A	累加器"与"到直接寻址字节	2	2							
ANL direct,#data	立即数"与"到直接寻址字节	3	3							
ORL A,Rn	寄存器"或"到累加器	1	1							
ORL A,direct	直接寻址字节"或"到累加器	2	2							
ORL A,@Ri	间址 RAM"或"到累加器	1	2							
ORL A,#data	立即数"或"到累加器	2	2							
ORL direct,A	累加器"或"到直接寻址字节	2	2							
ORL direct,#data	立即数"或"到直接寻址字节	3	3							
XRL A,Rn	寄存器"异或"到累加器	1	1							
XRL A,direct	直接寻址字节"异或"到累加器	2	2							
XRL A,@Ri	间址 RAM"异或"到累加器	1	2							
XRL A,#data	立即数"异或"到累加器	2	2							
XRL direct,A	累加器"异或"到直接寻址字节	2	2							
XRL direct,#data	立即数"异或"到直接寻址字节	3	3							
CLR A	累加器清零	1	1							
CPL A	累加器求反	1	1							
RLA	累加器循环左移	1	1							
RLC A	带进位的累加器循环左移	1	1							

字节数	时钟 周期数								
1	1								
1	1								
1	1								
数据传送类指令 MOV A,Rn 寄存器传送到累加器 1 1									
1	1								
2	2								
1	2								
2	2								
1	1								
2	2								
2	2								
2	2								
2	2								
3	3								
2	2								
3	3								
1	2								
2	2								
2	2								
3	3								
1	$4 \sim 7^2$								
1	$4 \sim 7^2$								
1	3								
1	3								
1	3								
1	3								
2	2								
2	2								
1	1								
2	2								
1	2								
1	2								
1	1								
2	2								
1	1								
2	2								
1	1								
2	2								
2	2								
2	2								
2	2								
2	2								
2	2								
2	2								
2	2/4								
2	2/4								
	3/5								
	3/5								
	3/5								
	2 2 2 2 2 3 3								

助记符	功能说明	字节数	时钟 周期数
ACALL addr11	绝对调用子程序	2	4
LCALL addr16	长调用子程序	3	5
RET	从子程序返回	1	6
RETI	从中断返回	1	6
AJMP addr11	绝对转移	2	6
LJMP addr16	长转移	3	5
SJMP rel	短转移(相对地址)	2	4
JMP @A+DPTR	相对 DPTR 的间接转移	1	4
JZ rel	累加器为0则转移	2	2/4
JNZ rel	累加器为非0则转移	2	2/4
CJNE A,direct,rel	比较直接寻址字节与累加器,不相等则转移	3	3/5
CJNE A,#data,rel	比较立即数与累加器,不相等则转移	3	3/5
CJNE Rn,#data,rel	比较立即数与寄存器,不相等则转移	3	3/5
CJNE @Ri,#data,rel	比较立即数与间接寻址 RAM,不相等则转移	3	4/6
DJNZ Rn,rel	寄存器减1,不为零则转移	2	2/4
DJNZ direct,rel	直接寻址字节减1,不为零则转移	3	3/5
NOP	空操作	1	1

注:

- 1. 所有的指令执行时间都假设 PFEN = 1。
- 2. MOVC 指令需 4~7 个时钟周期,取决于指令指令在存储器中的排列情况和 FLRT 的设置(SFR 定义 16.3 FLSCL)。

寄存器、操作数和寻址方式说明:

Rn- 当前选择的寄存器区的寄存器 R0-R7。

@Ri - 通过寄存器 R0-R1 间接寻址的数据 RAM 地址。

rel – 相对于下一条指令第一个字节的 8 位有符号 (2 的补码) 偏移量。SJMP 和所有条件转移指令使用。

direct -8 位内部数据存储器地址。可以是直接访问数据 RAM 地址(0x00-0x7F)或一个 SFR 地址(0x80-0xFF)。

#data - 8 位立即数

#data16-16 位立即数

bit - 数据 RAM 或 SFR 中的直接寻址位

addr11 – ACALL 或 AJMP 使用的 11 位目的地址。目的地址必须与下一条指令第一个字节处于同一个 2K 字节的程序存储器页。

addr16 – LCALL 或 LJMP 使用的 16 位目的地址。目的地址可以是 8K 程序存储器空间内的任何位置。

有一个未使用的操作码(0xA5),它执行与NOP指令相同的功能。

10.2 寄存器说明

下面对与 CIP-51 系统控制器操作有关的 SFR 加以说明。保留位不应被置为逻辑 1。将来的产品版本可能会使用这些位实现新功能,在这种情况下各位的复位值将是逻辑 0 以选择缺省状态。有关其它 SFR 的详细说明见本数据表中与它们对应的系统功能相关的章节。

SFR 定义 10.1 SP: 堆栈指针

R/W	复位值							
								00000111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x81

位 7-0: SP: 堆栈指针

堆栈指针保持栈顶位置。在每次执行 PUSH 操作前, 堆栈指针加 1。SP 寄存器复位后的默认值为 0x07。

SFR 定义 10.2 DPL: 数据指针低字节

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x82

位 7-0: DPL: 数据指针低字节

DPL 为 16 位数据指针 (DPTR) 的低字节。DPTR 用于访问间接寻址的 XRAM 或 FLASH 存储器。

SFR 定义 10.3 DPH: 数据指针高字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x83

位 7-0: DPH: 数据指针高字节

DPH 为 16 位数据指针 (DPTR) 的高字节。DPTR 用于访问间接寻址的 XRAM 或 FLASH 存储器。

SFR 定义 10.4 PSW: 程序状态字

R/W	R	复位值						
CY	AC	F0	RS1	RS0	OV	F1	PARITY	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xD0

位 7: CY: 进位标志。

当最后一次算术操作产生进位(加法)或借位(减法)时,该位置 1。其它算术操作将其清 0。

位 6: AC: 辅助进位标志。

当最后一次算术操作向高半字节有进位(加法)或借位(减法)时,该位置1。 其它算术操作将其清0。

位 5: F0: 用户标志 0。

这是一个可位寻址、受软件控制的通用标志位。

位 4-3: RS1-RS0: 寄存器区选择。

该两位选择访问寄存器时所使用的寄存器区。

RS1	RS0	寄存器区	地址
0	0	0	0x00-0x07
0	1	1	0x08-0x0F
1	0	2	0x10-0x17
1	1	3	0x18-0x1F

位 2: OV: 溢出标志。

该位在下列情况下被置 1:

- ADD、ADDC 或 SUBB 指令引起符号位变化溢出。
- MUL 指令引起溢出(结果大于 255)。
- DIV 指令的除数为 0。

ADD、ADDC、SUBB、MUL 和 DIV 指令的其它情况使该位清 0。

位 1: F1: 用户标志 1。

这是一个可位寻址、受软件控制的通用标志位。

位 0: PARITY: 奇偶标志。

累加器中8个位的和为奇数时该位被置1,为偶数时被清0。

SFR 定义 10.5 ACC: 累加器

R/W	复位值							
ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xE0

位 7-0: ACC: 累加器

该寄存器为算术操作用的累加器。

SFR 定义 10.6 B: B 寄存器

R/W	复位值							
B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xF0

位 7-0: B: B 寄存器

该寄存器为某些算术操作的第二累加器。

10.3 电源管理方式

CIP-51 有两种可软件编程的电源管理方式: 空闲和停机。在空闲方式, CPU 停止运行, 而外设和时钟处于活动状态。在停机方式, CPU 停止运行, 所有的中断和定时器(时钟丢失检测器除外)都处于非活动状态, 系统时钟停止(模拟外设保持在所选择的状态; 外部振荡器不受影响)。由于在空闲方式下时钟仍然运行, 所以功耗与进入空闲方式之前的系统时钟频率和处于活动状态的外设数目有关。停机方式消耗最少的功率。SFR 定义 10.7 对用于控制CIP-51 电源管理方式的电源控制寄存器(PCON)作出了说明。

虽然 CIP-51 具有空闲和停机方式 (与任何标准 8051 结构一样),但通过使能和禁止外设,可以使整个 MCU 的功耗最小。每个模拟外设在不用时都可以被禁止,使其进入低功耗方式。像定时器、串行总线这样的数字外设在不使用时消耗很少的功率。关闭振荡器可以大大降低功耗,但需要复位来重新启动 MCU。

C8051F41x 器件还有一个低功耗方式 SUSPEND, 在该方式下内部振荡器停止运行, 直到有唤醒事件发生。详见"19.1.1 内部振荡器挂起方式"。

10.3.1 空闲方式

将空闲方式选择位(PCON.0)置 1 使 CIP-51 停止 CPU 运行并进入空闲方式,在执行完对该位置 1 的指令后 MCU 立即进入空闲方式。所有内部寄存器和存储器都保持原来的数据不变。所有模拟和数字外设在空闲方式期间都可以保持活动状态。

有被允许的中断发生或复位有效将结束空闲方式。当有一个被允许的中断发生时,空闲方式选择位(PCON.0)被清 0,CPU 将继续工作。该中断将得到服务,中断返回(RETI)后将开始执行设置空闲方式选择位的那条指令的下一条指令。如果空闲方式因一个内部或外部复位而结束,则 CIP-51 进行正常的复位过程并从地址 0x0000 开始执行程序。

如果被允许,WDT将产生一个内部看门狗复位,从而结束空闲方式。这一功能可以保护系统不会因为对PCON寄存器的意外写入而导致永久性停机。如果不需要这种功能,可以在进入空闲方式之前禁止WDT。这将进一步节省功耗,允许系统一直保持在空闲状态,等待一个外部激励唤醒系统。

10.3.2 停机方式

将停机方式选择位(PCON.1)置1使 CIP-51进入停机方式,在执行完对该位置1的指令后 MCU 立即进入停机方式。在停机方式,内部振荡器、CPU 和所有的数字外设都停止工作,但外部振荡器电路的状态不受影响。在进入停机方式之前,每个模拟外设(包括外部振荡器电路)都可以被单独关断。只有内部或外部复位能结束停机方式。复位时,CIP-51进行正常的复位过程并从地址 0x0000 开始执行程序。

如果被使能,时钟丢失检测器将产生一个内部复位,从而结束停机方式。如果想要使 CPU 的休眠时间长于 100 微秒的 MCD 超时时间,则应禁止时钟丢失检测器。

10.3.3 挂起方式

C8051F41x 器件还有一个低功耗方式 SUSPEND, 在该方式下内部振荡器停止运行, 直到有唤醒事件发生。详见"19.1.1 内部振荡器挂起方式"。

SFR 定义 10.7 PCON: 电源控制寄存器

R/W	R/W	复位值						
保留	保留	保留	保留	保留	保留	STOP	IDLE	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0x87

位 7-2: 保留。

位 1: STOP: 停机方式选择。

将该位置 1 使 CIP-51 进入停机方式。该位的读出值总是为 0。

1: 进入停机方式(内部振荡器停止运行)

IDLE: 空闲方式选择。 位 0:

将该位置 1 使 CIP-51 进入空闲方式。该位读出值总是为 0。

1: CPU 进入空闲方式。(断开供给 CPU 的时钟信号,但定时器、中断、串口

和模拟外设保持活动状态。)

11. 存储器组织和 SFR

C8051F41x 的存储器组织与标准 8051 类似。有两个独立的存储器空间:程序存储器和数据存储器。程序和数据存储器共享同一个地址空间,但用不同的指令类型访问。C8051F41x 的存储器组织如图 11.1 所示。




图 11.1 存储器组织图

11.1 程序存储器

CIP-51 有 64KB 的程序存储器空间。C8051F410/1 在这个程序存储器空间中实现了 32KB 的可在系统编程的 FLASH 存储器,组织在一个连续的存储块内(0x0000 – 0x7DFF)。注意:0x7E00 以上的地址保留。C8051F412/3 实现了 16KB 的 FLASH 存储器,地址范围为 0x0000 ~ 0x3FFF。

程序存储器通常被认为是只读的。但 C8051F41x 可以通过设置程序存储写允许位

(PSCTL.0) 用 MOVX 指令对程序存储器写入。这一特性为 CIP-51 提供了更新程序代码和将程序存储器空间用于非易失性数据存储的机制。更详细的信息见"16. FLASH 存储器"。

11.2 数据存储器

CIP-51 的数据存储器空间中有 256 字节的内部 RAM, 位于 0x00~0xFF 的地址空间。数据存储器中的低 128 字节用于通用寄存器和临时存储器。可以用直接或间接寻址方式访问数据存储器的低 128 字节。0x00~0x1F 为 4 个通用寄存器区,每个区有 8 个 8 位寄存器。接下来的 16 字节,地址 0x20~0x2F,既可以按字节寻址又可以作为 128 个位地址用直接寻址方式访问。

数据存储器中的高 128 字节只能用间接寻址访问。该存储区与特殊功能寄存器(SFR)占据相同的地址空间,但物理上与 SFR 空间是分开的。当寻址高于 0x7F 的地址时,指令所用的寻址方式决定了 CPU 是访问数据存储器的高 128 字节还是访问 SFR。使用直接寻址方式的指令将访问 SFR 空间,间接寻址高于 0x7F 地址的指令将访问数据存储器的高 128 字节。图 11.1示出了 C8051F41x 的数据存储器组织。

C8051F41x 系列器件内部还有位于外部数据存储器空间的 2048 字节 RAM。该 RAM 可以用 CIP-51 核 MOVX 指令访问。有关 XRAM 存储器的更详细信息见"17.外部 RAM"。

11.3 通用寄存器

数据存储器的低 32 字节(地址 0x00~0x1F)可以作为 4 个通用寄存器区访问。每个区有 8 个 8 位寄存器,称为 R0~ R7。在某一时刻只能选择一个寄存器区。程序状态字中的 RS0 (PSW.3)和 RS1 (PSW.4)位用于选择当前的寄存器区(见 SFR 定义 10.4 对 PSW 的说明)。这允许在进入子程序或中断服务程序时进行快速现场切换。间接寻址方式使用 R0 和 R1 作为 间址寄存器。

11.4 位寻址空间

除了直接访问按字节组织的数据存储器外,从 0x20 到 0x2F 的 16 个数据存储器单元还可以作为 128 个独立寻址位访问。每个位有一个位地址,从 0x00 到 0x7F。位于地址 0x20 的数据字节的位 0 具有位地址 0x00,位于 0x20 的数据字节的位 7 具有位地址 0x07。位于 0x2F 的数据字节的位 7 具有位地址 0x7F。由所用指令的类型来区分是位寻址还是字节寻址。

MCS-51TM汇编语言允许用XX.B的形式替代位地址,XX为字节地址,B为寻址位在该字节中的位置。例如,指令:

MOV C, 22.3 h

将 0x13 中的布尔值(字节地址 0x22 中的位 3)传送到进位标志。

11.5 堆栈

程序的堆栈可以位于 256 字节数据存储器中的任何位置。堆栈区域用堆栈指针(SP,0x81) SFR 指定。SP 指向最后使用的位置。下一个压入堆栈的数据将被存放在 SP+1, 然后 SP 加 1。 复位后堆栈指针被初始化为地址 0x07, 因此第一个被压入堆栈的数据将被存放在地址 0x08, 这也是寄存器区 1 的第一个寄存器 (R0)。如果使用不止一个寄存器区, SP 应被初始化为数据存储器中不用于数据存储的位置。堆栈深度最大可达 256 字节。

11.6 特殊功能寄存器

从 0x80 到 0xFF的直接寻址存储器空间为特殊功能寄存器(SFR)。 SFR提供对CIP-51 的 <u>资源和外设的控制及CIP-51</u> 与这些资源和外设之间的数据交换。CIP-51 具有标准 8051 中的全部SFR,还增加了一些用于配置和访问专有子系统的SFR。这就允许在保证与MCS- 51^{TM} 指令集兼容的前提下增加新的功能。表 11.1 列出了CIP-51 系统控制器中的全部SFR。

任何时刻用直接寻址方式访问 0x80~0xFF 的存储器空间将访问特殊功能寄存器 (SFR)。地址以 0x0 或 0x8 结尾的 SFR (例如 P0、TCON、IE 等) 既可以按字节寻址也可以按位寻址,所有其它 SFR 只能按字节寻址。SFR 空间中未使用的地址保留为将来使用,访问这些地址会产生不确定的结果,应予避免。有关每个寄存器的详细说明请参见本数据表的相关部分(表11.2 中已标明)。

F8	SPI0CN	PCA0L	PCA0H	PCA0CPL0	PCA0CPH0	PCA0CPL4	PCA0CPH4	VDM0CN
F0	В	P0MDIN	P1MDIN	P2MDIN	IDA1L	IDA1H	EIP1	EIP2
E8	ADC0CN	PCA0CPL1	PCA0CPH1	PCA0CPL2	PCA0CPH2	PCA0CPL3	PCA0CPH3	RSTSRC
E0	ACC	XBR0	XBR1	PFE0CN	IT01CF		EIE1	EIE2
D8	PCA0CN	PCA0MD	PCA0CPM0	PCA0CPM1	PCA0CPM2	PCA0CPM3	PCA0CPM4	CRC0FLIP
D0	PSW	REF0CN	PCA0CPL5	PCA0CPH5	P0SKIP	P1SKIP	P2SKIP	P0MAT
C8	TMR2CN	REG0CN	TMR2RLL	TMR2RLH	TMR2L	TMR2H	PCA0CPM5	P1MAT
C0	SMB0CN	SMB0CF	SMB0DAT	ADC0GTL	ADC0GTH	ADC0LTL	ADC0LTH	P0MASK
B8	IP	IDA0CN	ADC0TK	ADC0MX	ADC0CF	ADC0L	ADC0H	P1MASK
B0	P0ODEN	OSCXCN	OSCICN	OSCICL		IDA1CN	FLSCL	FLKEY
A8	IE	CLKSEL	EMI0CN	CLKMUL	RTC0ADR	RTC0DAT	RTC0KEY	ONESHOT
A0	P2	SPI0CFG	SPI0CKR	SPI0DAT	P0MDOUT	P1MDOUT	P2MDOUT	
98	SCON0	SBUF0	CPT1CN	CPT0CN	CPT1MD	CPT0MD	CPT1MX	CPT0MX
90	P1	TMR3CN	TMR3RLL	TMR3RLH	TMR3L	TMR3H	IDA0L	IDA0H
88	TCON	TMOD	TL0	TL1	TH0	TH1	CKCON	PSCTL
80	P0	SP	DPL	DPH	CRC0CN	CRC0IN	CRC0DAT	PCON
	0(8) 可位寻址	1(9)	2(A)	3(B)	4(C)	5(D)	6(E)	7(F)

表 11.1 特殊功能寄存器 (SFR) 存储器映象

表 11.2 特殊功能寄存器

SFR 以字母顺序排列,所有未定义的 SFR 位置保留。

寄存器	地址	说明	页码
ACC	0xE0	累加器	
ADC0CF	0xBC	ADC0 配置寄存器	
ADC0CN	0xE8	ADC0 控制寄存器	
ADC0H	0xBE	ADC0 数据字高字节	
ADC0L	0xBD	ADC0 数据字低字节	
ADC0GTH	0xC4	ADC0 下限(大于)比较字高字节	
ADC0GTL	0xC3	ADC0 下限(大于)比较字低字节	
ADC0LTH	0xC6	ADC0 上限(小于)比较字高字节	
ADC0LTL	0xC5	ADC0 上限(小于)比较字低字节	
ADC0MX	0xBA	ADC0 通道选择寄存器	
В	0xF0	B寄存器	
CKCON	0x8E	时钟控制寄存器	
CKMUL	0xAB	时钟乘法器寄存器	
CLKSEL	0xA9	时钟选择寄存器	
CPT0CN	0x9B	比较器 0 控制寄存器	
CPT0MD	0x9D	比较器 0 方式选择寄存器	
CPT0MX	0x9F	比较器 0 MUX 选择寄存器	
CPT1CN	0x9A	比较器 1 控制寄存器	
CPT1MD	0x9C	比较器1方式选择寄存器	
CPT1MX	0x9E	比较器 1 MUX 选择寄存器	
CRC0CN	0x84	CRC0 控制寄存器	
CRC0IN	0x84	CRC0 数据输入寄存器	
CRC0DAT	0x86	CRC0 数据输出寄存器	
CRC0FLIP	0xDF	CRC0 位反转寄存器	
DPH	0x83	数据指针高字节	
DPL	0x82	数据指针低字节	
EIE1	0xE6	扩展中断允许寄存器 1	
EIE2	0xE7	扩展中断允许寄存器 2	
EIP1	0xF6	扩展中断优先级寄存器 1	
EIP2	0xF7	扩展中断优先级寄存器 2	
EMI0CN	0xAA	外部存储器接口控制寄存器	
FLKEY	0xB7	FLASH 锁定和关键码寄存器	
FLSCL	0xB6	FLASH 存储器读定时控制寄存器	
IDA0CN	0xB9	电流模式 DAC0 控制寄存器	
IDA0H	0x97	电流模式 DAC0 数据字高字节	
IDA0L	0x96	电流模式 DAC0 数据字低字节	
IDA1CN	0xB5	电流模式 DAC0 控制寄存器	
IDA1H	0xF5	电流模式 DAC0 数据字高字节	
IDA1L	0xF4	电流模式 DAC0 数据字低字节	

表 11.2 特殊功能寄存器(续)

SFR 以字母顺序排列,所有未定义的 SFR 位置保留。

寄存器	地址	说明	页码
IE	0xA8	中断允许寄存器	
IP	0xB8	中断优先级寄存器	
IT01CF	0xE4	INT0/INT1 配置寄存器	
ONESHOT	0xAF	FLASH 单次读定时周期寄存器	
OSCICL	0xB3	内部振荡器校准寄存器	
OSCICN	0xB2	内部振荡器控制寄存器	
OSCXCN	0xB1	外部振荡器控制寄存器	
P0	0x80	端口0锁存器	
P0MASK	0xC7	端口0屏蔽寄存器	
P0MAT	0xD7	端口0匹配寄存器	
P0MDIN	0xF1	端口0输入方式配置寄存器	
P0MDOUT	0xA4	端口0输出方式配置寄存器	
P0ODEN	0xB0	端口0驱动方式寄存器	
POSKIP	0xD4	端口0跳过寄存器	
P1	0x90	端口1锁存器	
P1MASK	0xBF	端口1屏蔽寄存器	
P1MAT	0xCF	端口1匹配寄存器	
P1MDIN	0xF2	端口1输入方式配置寄存器	
P1MDOUT	0xA5	端口1输出方式配置寄存器	
P1SKIP	0xD5	端口1跳过寄存器	
P2	0xA0	端口2锁存器	
P2MDIN	0xF3	端口 2 输入方式配置寄存器	
P2MDOUT	0xA6	端口2输出方式配置寄存器	
P2SKIP	0xD6	端口2跳过寄存器	
PCA0CN	0xD8	PCA 控制寄存器	
PCA0CPH0	0xFC	PCA 捕捉模块 0 高字节	
PCA0CPH1	0xEA	PCA 捕捉模块 1 高字节	
PCA0CPH2	0xEC	PCA 捕捉模块 2 高字节	
PCA0CPH3	0xEE	PCA 捕捉模块 3 高字节	
PCA0CPH4	0xFE	PCA 捕捉模块 4 高字节	
PCA0CPH5	0xD3	PCA 捕捉模块 5 高字节	
PCA0CPL0	0xFB	PCA 捕捉模块 0 低字节	
PCA0CPL1	0xE9	PCA 捕捉模块 1 低字节	
PCA0CPL2	0xEB	PCA 捕捉模块 2 低字节	
PCA0CPL3	0xED	PCA 捕捉模块 3 低字节	
PCA0CPL4	0xFD	PCA 捕捉模块 4 低字节	
PCA0CPL5	0xD2	PCA 捕捉模块 5 低字节	
PCA0CPM0	0xDA	PCA 模块 0 方式寄存器	
PCA0CPM1	0xDB	PCA 模块 1 方式寄存器	
PCA0CPM2	0xDC	PCA 模块 2 方式寄存器	
PCA0CPM3	0xDD	PCA 模块 3 方式寄存器	

表 11.2 特殊功能寄存器(续)

SFR 以字母顺序排列,所有未定义的 SFR 位置保留。

寄存器	地址	说明	页码
PCA0CPM4	0xDE	PCA 模块 4 方式寄存器	
PCA0CPM5	0xCE	PCA 模块 5 方式寄存器	
PCA0H	0xFA	PCA 计数器高字节	
PCA0L	0xF9	PCA 计数器低字节	
PCA0MD	0xD9	PCA 方式寄存器	
PCON	0x87	电源控制寄存器	
PFE0CN	0x87	预取引擎控制寄存器	
PSCTL	0x8F	程序存储读/写控制寄存器	
PSW	0xD0	程序状态字	
REF0CN	0xD1	电压基准控制寄存器	
REG0CN	0xC9	稳压器控制寄存器	
RSTSRC	0xEF	复位源寄存器	
SBUF0	0x99	UART0 数据缓冲器	
SCON0	0x98	UART0 控制寄存器	
SMB0CF	0xC1	SMBus 配置寄存器	
SMB0CN	0xC0	SMBus 控制寄存器	
SMB0DAT	0xC2	SMBus 数据寄存器	
SP	0x81	堆栈指针	
SPI0CFG	0xA1	SPI 配置寄存器	
SPI0CKR	0xA2	SPI 时钟频率控制寄存器	
SPI0CN	0xF8	SPI 控制寄存器	
SPI0DAT	0xA3	SPI 数据寄存器	
TCON	0x88	计数器/定时器控制寄存器	
TH0	0x8C	计数器/定时器 0 高字节	
TH1	0x8D	计数器/定时器 1 高字节	
TL0	0x8A	计数器/定时器 0 低字节	
TL1	0x8B	计数器/定时器 1 低字节	
TMOD	0x89	计数器/定时器方式寄存器	
TMR2CN	0xC8	计数器/定时器 2 控制寄存器	
TMR2H	0xCD	计数器/定时器 2 高字节	
TMR2L	0xCC	计数器/定时器 2 低字节	
TMR2RLH	0xCB	计数器/定时器 2 重载值高字节	
TMR2RLL	0xCA	计数器/定时器 2 重载值低字节	
TMR3CN	0x91	计数器/定时器 3 控制寄存器	
TMR3H	0x95	计数器/定时器 3 高字节	
TMR3L	0x94	计数器/定时器 3 低字节	
TMR3RLH	0x93	计数器/定时器 3 重载值高字节	
TMR3RLL	0x92	计数器/定时器 3 重载值低字节	
VDM0CN	0xFF	VDD 监视器控制寄存器	
XBR0	0xE1	端口 I/O 交叉开关控制 0	
XBR1	0xE2	端口 I/O 交叉开关控制 1	

12. 中断系统

C8051F41x 包含一个扩展的中断系统,支持 18 个中断源,每个中断源有两个优先级。中断源在片内外设与外部输入引脚之间的分配随器件的不同而变化。每个中断源可以在一个 SFR 中有一个或多个中断标志。当一个外设或外部源满足有效的中断条件时,相应的中断标志被置为逻辑 1。

如果一个中断源被允许,则在中断标志被置位时将产生中断请求。一旦当前指令执行结束,CPU产生一个LCALL到预定地址,开始执行中断服务程序(ISR)。每个ISR必须以RETI指令结束,使程序回到中断前执行的那条指令的下一条指令。如果中断未被允许,中断标志将被硬件忽略,程序继续正常执行。中断标志置1与否不受中断允许/禁止状态的影响。

每个中断源都可以用中断允许或扩展中断允许寄存器中的使能位来允许或禁止,但是必须首先将 EA 位 (IE.7) 置 1,以保证每个单独的中断允许位有效。不管每个中断允许位的设置如何,清除 EA 位将禁止所有中断。在 EA 位被清 0 期间所发生的中断请求被挂起,直到 EA 位被置 1 后才能得到服务。

某些中断标志在 CPU 进入 ISR 时被自动清除,但大多数中断标志不是由硬件清除的,必须在 ISR 返回前用软件清除。如果一个中断标志在 CPU 执行完中断返回 (RETI) 指令后仍然保持置位状态,则会立即产生一个新的中断请求,CPU 将在执行完下一条指令后再次进入该 ISR。

12.1 MCU 中断源和中断向量

MCU 支持 18 个中断源。软件可以通过将任何一个中断标志设置为逻辑 1 来模拟一个中断。如果中断标志被允许,系统将产生一个中断请求,CPU 将转向与该中断标志对应的 ISR 地址。表 12.1 给出了 MCU 中断源、对应的向量地址、优先级和控制位一览表。关于外设有效中断条件和中断标志位工作状态方面的详细信息,请见与特定外设相关的章节。

12.2 中断优先级

每个中断源都可以被独立地编程为两个优先级中的一个: 低优先级或高优先级。一个低优先级的中断服务程序可以被高优先级的中断所中断,但高优先级的中断不能被中断。每个中断在 SFR(IP 或 EIP1、EIP2)中都有一个配置其优先级的中断优先级设置位,缺省值为低优先级。如果两个中断同时发生,具有高优先级的中断先得到服务。如果这两个中断的优先级相同,则由固定的优先级顺序决定哪一个中断先得到服务(见表 12.1)。

12.3 中断响应时间

中断响应时间取决于中断发生时 CPU 的状态。中断系统在每个系统时钟周期对中断请求标志采样并对优先级译码。最快的响应时间为 7 个系统时钟周期:一个周期用于检测中断,一个周期用于执行一条指令,5 个周期用于完成对 ISR 的长调用(LCALL)。如果中断标志有效时 CPU 正在执行 RETI 指令,则需要再执行一条指令才能进入中断服务程序。因此,最长的中断响应时间(没有其它中断正被服务或新中断具有较高优先级)发生在 CPU 正在执行

RETI 指令,而下一条指令是 DIV 的情况。在这种情况下,响应时间为 19 个系统时钟周期: 1 个时钟周期检测中断,5 个时钟周期执行 RETI, 8 个时钟周期完成 DIV 指令,5 个时钟周期执行对 ISR 的长调用(LCALL)。如果 CPU 正在执行一个具有相同或更高优先级的中断的 ISR,则新中断要等到当前 ISR 执行完(包括 RETI 和下一条指令)才能得到服务。

表 12.1 中断一览表

中断源	中断	优先级	中断标志	位寻址	硬件 清除	中断允许	优先级 控 制
复位	0x0000	最高	无	N/A	N/A	始终允许	总是最高
外部中断 0 (/INT0)	0x0003	0	IE0 (TCON.1)	Y	Y	EX0 (IE.0)	PX0 (IP.0)
定时器0溢出	0x000B	1	TF0 (TCON.5)	Y	Y	ET0 (IE.1)	PT0 (IP.1)
外部中断 1 (/INT1)	0x0013	2	IE1 (TCON.3)	Y	Y	EX1 (IE.2)	PX1 (IP.2)
定时器 1 溢出	0x001B	3	TF1 (TCON.7)	Y	Y	ET1 (IE.3)	PT1 (IP.3)
UART0	0x0023	4	RI0 (SCON0.0) TI0 (SCON0.1)	Y	N	ES0 (IE.4)	PS0 (IP.4)
定时器 2 溢出	0x002B	5	TF2H (TMR2CN.7) TF2L (TMR2CN.6)	Y	N	ET2 (IE.5)	PT2 (IP.5)
SPI0	0x0033	6	SPIF (SPI0CN.7) WCOL (SPI0CN.6) MODF (SPI0CN.5) RXOVRN(SPI0CN.4)	Y	N	ESPI0 (IE.6)	PSPI0 (IP.6)
SMB0	0x003B	7	SI (SMB0CN.0)	Y	N	ESMB0 (EIE1.0)	PSMB0 (EIP1.0)
smaRTClock	0x0043	8	ALRM (RTC0CN.2) OSCFAIL (RTC0CN.5)	N	N	ERTC0 (EIE1.1)	PRTC0 (EIP1.1)
ADC0 窗口比较	0x004B	9	AD0WINT (ADC0CN.3)	Y	N	EWADC0 (EIE1.2)	PWADC0 (EIP1.2)
ADC0 转换结束	0x0053	10	AD0INT (ADC0CN.5)	Y	N	EADC0C (EIE1.3)	PADC0 (EIP1.3)
可编程计数器阵列	0x005B	11	CF (PCA0CN.7) CCFn (PCA0CN.n)	Y	N	EPCA0 (EIE1.4)	PPCA0 (EIP1.4)
比较器 0	0x0063	12	CP0FIF(CPT0CN.4) CP0RIF(CPT0CN.5)	N	N	ECP0 (EIE1.5)	PCP0 (EIP1.5)
比较器 1	0x006B	13	CP1FIF(CPT1CN.4) CP1RIF(CPT1CN.5)	N	N	ECP1 (EIE1.6)	PCP1 (EIP1.6)
定时器 3 溢出	0x0073	14	TF3H(TMR3CN.7) TF3L(TMR3CN.6)	N	N	ET3 (EIE1.7)	PT3 (EIP1.7)
稳压器电压降落	0x007B	15	N/A	N/A	N/A	EREG0 (EIE2.0)	PREG0 (EIP2.0)
端口匹配	0x0083	16	N/A	N/A	N/A	EMAT (EIE2.1)	PMAT (EIP2.1)

12.4 中断寄存器说明

下面介绍用于允许中断源和设置中断优先级的特殊功能寄存器。关于外设有效中断条件和中断标志位工作状态方面的详细信息,请见与特定片内外设相关的章节。

SFR 定义 12.1 IE: 中断允许寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
EA	ESPI0	ET2	ES0	ET1	EX1	ET0	EX0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xA8

位 7: EA: 允许所有中断。

该位允许 / 禁止所有中断。它超越所有的单个中断屏蔽设置。

- 0: 禁止所有中断源。
- 1: 开放中断。每个中断由它对应的中断屏蔽设置决定。
- 位 6: ESPIO: 串行外设接口(SPIO)中断允许位。

该位用于设置 SPIO 的中断屏蔽。

- 0: 禁止 SPI0 中断。
- 1: 允许 SPI0 的中断请求。
- 位 5: ET2: 定时器 2 中断允许位。

该位用于设置定时器 2 的中断屏蔽。

- 0: 禁止定时器 2 中断。
- 1: 允许 TF2L 或 TF2H 标志的中断请求。
- 位 4: ES0: UART0 中断允许位。

该位设置 UARTO 的中断屏蔽。

- 0: 禁止 UART0 中断。
- 1: 允许 UART0 中断。
- 位 3: ET1: 定时器 1 中断允许位。

该位用于设置定时器1的中断屏蔽。

- 0: 禁止定时器 1 中断。
- 1: 允许 TF1 标志位的中断请求。
- 位 2: EX1: 外部中断 1 允许位。

该位用于设置外部中断1的中断屏蔽。

- 0: 禁止外部中断 1。
- 1: 允许/INT1 引脚的中断请求
- 位 1: ET0: 定时器 0 中断允许位。

该位用于设置定时器 0 的中断屏蔽。

- 0: 禁止定时器 0 中断。
- 1: 允许 TF0 标志位的中断请求。
- 位 0: EX0: 外部中断 0 允许位。

该位用于设置外部中断0的中断屏蔽。

- 0: 禁止外部中断 0。
- 1: 允许/INT0 引脚的中断请求

SFR 定义 12.2 IP: 中断优先级寄存器

R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	PSPI0	PT2	PS0	PT1	PX1	PT0	PX0	10000000
位7	位6	位5	位4	位3	位2	位1	位0 (可位寻址)	SFR地址: 0xB8

位 7: 未用。读=1b,写=忽略。

位 6: PSPIO: 串行外设接口(SPIO)中断优先级控制该位设置 SPIO 中断的优先级。

0: SPI0 为低优先级。

1: SPI0 为高优先级。

位 5: PT2: 定时器 2 中断优先级控制 该位设置定时器 2 中断的优先级。

0: 定时器 2 为低优先级。

1: 定时器 2 为高优先级。

位 4: PS0: UART0 中断优先级控制。 该位设置 UART0 中断的优先级。

0: UART0 为低优先级。

1: UART1 为高优先级。

位 3: PT1: 定时器 1 中断优先级控制 该位设置定时器 1 中断的优先级。

0: 定时器 1 为低优先级。

1: 定时器 1 为高优先级。

位 2: PX1: 外部中断 1 优先级控制 该位设置外部中断 1 的优先级。

0: 外部中断1为低优先级。

1:外部中断1为高优先级。

位 1: PT0: 定时器 0 中断优先级控制 该位设置定时器 0 中断的优先级。

0: 定时器 0 为低优先级。

1: 定时器 0 为高优先级。

位 0: PX0: 外部中断 0 优先级控制 该位设置外部中断 0 的优先级。

0: 外部中断 0 为低优先级。

1:外部中断0为高优先级。

SFR 定义 12.3 EIE1: 扩展中断允许 1

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
ET3	ECP1	ECP0	EPCA0	EADC0	EWADC0	ERTC0	ESMB0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xE6

位 7: ET3: 定时器 3 中断允许位

该位设置定时器3的中断屏蔽。

0:禁止定时器3中断。

1: 允许 TF3L 或 TF3H 标志的中断请求。

位 6: ECP1: 比较器 1 (CP1) 中断允许位

该位设置 CP1 的中断屏蔽。

0: 禁止 CP1 中断。

1: 允许 CP1RIF 或 CP1FIF 标志产生的中断请求。

位 5: ECP0: 比较器 0 (CP0) 中断允许位

该位设置 CP0 的中断屏蔽。

0: 禁止 CP0 中断。

1: 允许 CPORIF 或 CPOFIF 标志产生的中断请求。

位 4: EPCA0: 可编程计数器阵列 (PCA0) 中断允许位

该位设置 PCA0 的中断屏蔽。

0: 禁止所有 PCA0 中断。

1: 允许 PCA0 的中断请求。

位 3: EADC0: ADC0 转换结束中断允许位

该位设置 ADC0 转换结束中断屏蔽。

0: 禁止 ADC0 转换结束中断。

1: 允许 AD0INT 标志的中断请求。

位 2: EWADC0: ADC0 窗口比较中断允许位

该位设置 ADC0 窗口比较中断屏蔽。

0: 禁止 ADC0 窗口比较中断。

1: 允许 ADC0 窗口比较标志(AD0WINT)的中断请求。

位 1: ERTC0: smaRTClock 中断允许位

该位设置 smaRTClock 中断屏蔽。

0: 禁止 smaRTClock 中断。

1: 允许 ALRM 和 OSCFAIL 标志产生的中断请求。

位 0: ESMB0: SMBus 中断允许位

该位设置 SMBus (SMB0) 的中断屏蔽。

0: 禁止 SMB0 中断。

1: 允许 SMB0 的中断请求。

SFR 定义 12.4 EIP1: 扩展中断优先级 1

R/W R/W R/W R/W R/W R/W R/W Q Q PT3 PCP1 PCP0 PPCA0 PADC0 PWADC0 PSMB0 00000 位7 位6 位5 位4 位3 位2 位1 位0 SFR地 0xF6 位7: PT3: 定时器 3 中断优先级控制 该位设置定时器 3 中断的优先级。 0: 定时器 3 中断为低优先级。 1: 定时器 3 中断为高优先级。 0: CP1: 比较器 1 (CP1) 中断优先级控制 该位设置 CP1 中断的优先级。 0: CP1 中断为低优先级。 1: CP1 中断为低优先级。 0: CP1 中断为低优先级。 0: CP0: 比较器 0 (CP0) 中断优先级控制 该位设置 CP0 中断的优先级。 0: CP0 中断为低优先级。 1: CP0 中断为高优先级。 0: CP0 中断的优先级。 0: CP0 中断的优先级。<	
位7 位6 位5 位4 位3 位2 位1 位0 SFR地 0xF6 位7: PT3: 定时器 3 中断优先级控制 该位设置定时器 3 中断的优先级。 0: 定时器 3 中断为低优先级。 1: 定时器 3 中断为高优先级。 位6: PCP1: 比较器 1 (CP1) 中断优先级控制 该位设置 CP1 中断的优先级。 0: CP1 中断为低优先级。 1: CP1 中断为低优先级。 0: CP1 中断为低优先级。 1: CP1 中断为高优先级。 1: CP1 中断为高优先级。 0: CP0 中断的优先级。 0: CP0 中断的优先级。 0: CP0 中断为低优先级。 0: CP0 中断为低优先级。 0: CP0 中断为低优先级。 0: CP0 中断为低优先级。 1: CP0 中断为高优先级。 1: CP0 中断为高优先级。 1: CP0 中断为高优先级。 0: CP0 中断为高优先级。 1: CP0 中断为高优先级。 0: CP0 中断为高优先级。	000
该位设置定时器 3 中断的优先级。 0: 定时器 3 中断为低优先级。 1: 定时器 3 中断为高优先级。 位 6: PCP1: 比较器 1 (CP1) 中断优先级控制该位设置 CP1 中断的优先级。 0: CP1 中断的优先级。 1: CP1 中断为高优先级。 1: CP1 中断为高优先级。 0: CP0 中断为高优先级。 0: CP0 中断的优先级。 0: CP0 中断的优先级。 0: CP0 中断为低优先级。 0: CP0 中断为低优先级。 1: CP0 中断为高优先级。	
0: 定时器 3 中断为低优先级。 1: 定时器 3 中断为高优先级。 位 6: PCP1: 比较器 1 (CP1) 中断优先级控制 该位设置 CP1 中断的优先级。 0: CP1 中断为低优先级。 1: CP1 中断为高优先级。 位 5: PCP0: 比较器 0 (CP0) 中断优先级控制 该位设置 CP0 中断的优先级。 0: CP0 中断为低优先级。 1: CP0 中断为低优先级。 1: CP0 中断为高优先级。 PPCA0: 可编程计数器阵列 (PCA0) 中断优先级控制	
1: 定时器 3 中断为高优先级。 位 6: PCP1: 比较器 1 (CP1) 中断优先级控制 该位设置 CP1 中断的优先级。	
位 6: PCP1: 比较器 1 (CP1) 中断优先级控制 该位设置 CP1 中断的优先级。	
该位设置 CP1 中断的优先级。	
0: CP1 中断为低优先级。 1: CP1 中断为高优先级。 位 5: PCP0: 比较器 0 (CP0) 中断优先级控制 该位设置 CP0 中断的优先级。 0: CP0 中断为低优先级。 1: CP0 中断为高优先级。 位 4: PPCA0: 可编程计数器阵列 (PCA0) 中断优先级控制	
1: CP1 中断为高优先级。 位 5: PCP0: 比较器 0 (CP0) 中断优先级控制 该位设置 CP0 中断的优先级。 0: CP0 中断为低优先级。 1: CP0 中断为高优先级。 位 4: PPCA0: 可编程计数器阵列 (PCA0) 中断优先级控制	
位 5: PCP0: 比较器 0 (CP0) 中断优先级控制 该位设置 CP0 中断的优先级。 0: CP0 中断为低优先级。 1: CP0 中断为高优先级。 位 4: PPCA0: 可编程计数器阵列 (PCA0) 中断优先级控制	
该位设置 CP0 中断的优先级。 0: CP0 中断为低优先级。 1: CP0 中断为高优先级。 位 4: PPCA0: 可编程计数器阵列(PCA0)中断优先级控制	
0: CP0 中断为低优先级。 1: CP0 中断为高优先级。 位 4: PPCA0: 可编程计数器阵列(PCA0)中断优先级控制	
1: CP0 中断为高优先级。 位 4: PPCA0: 可编程计数器阵列(PCA0)中断优先级控制	
位 4: PPCA0: 可编程计数器阵列(PCA0)中断优先级控制	
1 44.0.175 FF UL'A II II I I I I I I I I I I I I I I I I	
0: PCA0 中断为低优先级。	
1: PCA0 中断为高优先级。	
位 3: PADC0: ADC0 转换结束中断优先级控制	
该位设置 ADC0 转换结束中断的优先级。	
0: ADC0 转换结束中断为低优先级。	
1: ADC0 转换结束中断为高优先级。	
位 2: PWADC0: ADC0 窗口比较器中断优先级控制	
该位设置 ADC0 窗口中断的优先级。	
0: ADC0 窗口中断为低优先级。	
1: ADC0 窗口中断为高优先级。	
位 1: PRTC0: smaRTClock 中断优先级控制	
该位设置 smaRTClock 中断的优先级。	
0: smaRTClock 窗口中断为低优先级。	
1: smaRTClock 窗口中断为高优先级。	
位 0: PSMB0: SMBus(SMB0)中断优先级控制	
该位设置 SMB0 中断的优先级。	
0: SMB0 中断为低优先级。	
1: SMB0 中断为高优先级。	

SFR 定义 12.5 EIE2: 扩展中断允许 2

R/W	R/W	复位值						
-	-	-	-	-	-	EMAT	EREG0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xE7

位 7-2: 未用。读 = 000000b, 写 = 忽略。

位 1: EMAT: 端口匹配中断允许位 该位设置端口匹配中断屏蔽。

0: 禁止端口匹配中断。

1: 允许端口匹配中断。

位 0: EREG0: 稳压器中断允许位

该位设置稳压器电压降落中断屏蔽。

0: 禁止稳压器电压降落中断。

1: 允许稳压器电压降落中断。

SFR 定义 12.6 EIP2: 扩展中断优先级 2

R/W	R/W	复位值						
-	-	-	-	-	-	PMAT	PREG0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xF7

位 7-2: 未用。读 = 000000b, 写 = 忽略。

位 1: PMAT: 端口匹配中断优先级控制 该位设置端口匹配中断的优先级。

0: 端口匹配中断为低优先级。

1: 端口匹配中断为高优先级。

位 0: PREG0: 稳压器中断优先级控制

该位设置稳压器电压降落中断的优先级。

0: 稳压器中断为低优先级。

1: 稳压器中断为高优先级。

12.5 外部中断

两个外部中断源/INTO 和/INT1 可被配置为低电平有效或高电平有效,边沿触发或电平触发。IT01CF 寄存器中的 IN0PL (/INT0 极性) 和 IN1PL (/INT1 极性) 位用于选择高电平有效还是低电平有效; TCON 中的 IT0 和 IT1 用于选择电平或边沿触发。下面的表列出了可能的配置组合。

IT0	IN0PL	/INT0 中断
1	0	低电平有效,边沿触发
1	1	高电平有效, 边沿触发
0	0	低电平有效, 电平触发
0	1	高电平有效,电平触发

IT1	IN1PL	/INT1 中断					
1	0	低电平有效,边沿触发					
1	1	高电平有效, 边沿触发					
0	0	低电平有效, 电平触发					
0	1	高电平有效, 电平触发					

/INT0 和/INT1 所使用的端口引脚在 IT01CF 寄存器中定义(见 SFR 定义 12.7)。注意,/INT0 和/INT0 端口引脚分配与交叉开关的设置无关。/INT0 和/INT1 监视分配给它们的端口引脚,不影响被交叉开关分配了相同引脚的外设。如果要将一个端口引脚只分配给/INT0 或/INT1,则应使交叉开关跳过这个引脚。这可以通过设置寄存器 XBR0 中的相应位来实现(有关配置交叉开关的详细信息见"18.1 优先权交叉开关译码器")。

IE0 (TCON.1) 和 IE1 (TCON.3) 分别为外部中断/INT0 和/INT1 的中断标志。如果/INT0 或/INT1 外部中断被配置为边沿触发,CPU 在转向 ISR 时用硬件自动清除相应的中断标志。当被配置为电平触发时,在输入有效期间(根据极性控制位 IN0PL 或 IN1PL 的定义)中断标志将保持在逻辑 1 状态;在输入无效期间该标志保持逻辑 0 状态。电平触发的外部中断源必须一直保持输入有效直到中断请求被响应,在 ISR 返回前必须使该中断请求无效,否则将产生另一个中断请求。

SFR 定义 12.7 IT01CF: INT0/INT1 配置寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
IN1PL	IN1SL2	IN1SL1	IN1SL0	IN0PL	IN0SL2	IN0SL1	IN0SL0	00000001
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0vE4

位 7: IN1PL: /INT1 极性

0: /INT1 为低电平有效。

1: /INT1 为高电平有效。

位 6-4: IN1SL2-0: /INT1 端口引脚选择位

这些位用于选择分配给/INT1 的端口引脚。注意,该引脚分配与交叉开关无关;/INT1 将监视分配给它的端口引脚,但不影响被交叉开关分配了相同引脚的外设。如果将交叉开关配置为跳过这个引脚(通过将寄存器 POSKIP 中的对应位置 1 来实现),则该引脚将不会被分配给外设。

IN1SL2-0	/INT1 端口引脚
000	P0.0
001	P0.1
010	P0.2
011	P0.3
100	P0.4
101	P0.5
110	P0.6
111	P0.7

位 3: INOPL: /INTO 极性

0: /INT0 为低电平有效。

1: /INT0 为高电平有效。

位 2-0: IN0SL2-0: /INT0 端口引脚选择位

这些位用于选择分配给/INTO的端口引脚。注意,该引脚分配与交叉开关无关;/INTO将监视分配给它的端口引脚,但不影响被交叉开关分配了相同引脚的外设。如果将交叉开关配置为跳过这个引脚(通过将寄存器 POSKIP 中的对应位置 1来实现),则该引脚将不会被分配给外设。

IN0SL2-0	/INT0 端口引脚
000	P0.0
001	P0.1
010	P0.2
011	P0.3
100	P0.4
101	P0.5
110	P0.6
111	P0.7

13. 指令预取引擎

C8051F41x 系列器件包含一个 2 字节指令预取引擎。由于 FLASH 存储器访问时间的限制,需要有预取引擎才能使程序全速执行。预取引擎每次从 FLASH 存储器读取 2 个指令字节,送给 CIP-51 处理器核执行。当运行线性代码时(程序没有任何转移),预取引擎允许指令全速执行。当程序发生转移时处理器可能停止一到两个时钟周期,等待下一组代码字节被从 FLASH 存储器读出。FLRT 位(FLSCL.4)决定从 FLASH 中读一组代码字节(两字节)所用的时钟周期数。当系统时钟为 25 MHz 或更低时,FLRT 位应被清 0,使预取引擎的每次读操作只用一个时钟周期。当系统时钟高于 25 MHz(最大 50 MHz)时,FLRT 位应被置 1,使预取引擎的每次读操作使用两个时钟周期。

SFR 定义 13.1 PFE0CN: 预取引擎控制寄存器

R	R	R/W	R	R	R	R	R/W	复位值
		PFEN					FLBWE	00100000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xAF

位 7-6: 未用。读 = 00b, 写 = 忽略。

位 5: PFEN: 预取使能位 该位使能预取引擎。

0: 预取引擎禁止。

1: 预取引擎使能。

位 4-1: 未用。读 = 0000b, 写 = 忽略。

位 0: FLBWE: FLASH 块写使能位。

该位允许软件对 FLASH 存储器进行块写操作。

0: 软件 FLASH 写操作的每个字节都被单独写入。

1: FLASH 字节按 2 字节为一组写入。

注: 当改变 FLRT 时,预取引擎应被禁止。见"16. FLASH 存储器"。

14. 循环冗余检查单元(CRC0)

C8051F41x 器件包含一个循环冗余检查单元(CRC0)。CRC0 能使用 16 位或 32 位多项式 执行 CRC。CRC0 接收写到 CRC0IN 寄存器的 8 位数据流,向一个内部寄存器输出 16 位或 32 位的结果。内部结果寄存器可以用 CRC0PNT 和 CRC0DAT 寄存器间接访问,如图 14.1 所示。CRC0 还有一个位反转寄存器,以加速数据操作。




图 14.1 CRC0 框图

14.1 CRC 计算前的准备

为使 CRC0 准备好进行 CRC 计算,软件应选择所希望的多项式和设置结果的初始值。有两个多项式可用: 0x1021(16 位)和 0x04C11DB7(32 位)。CRC0 结果可以被初始化为两个值之一: 0x000000000 或 0xFFFFFFFF。可用下面的步骤初始化 CRC0:

第一步: 选择多项式 (CRCOSEL 为 0 时选择 16 位, 为 1 时选择 32 位)。

第二步:选择结果的初始值(CRC0VAL为0时选择0x00000000,为1时选择0xFFFFFFF)。

第三步:设置结果的初始值(向CRC0INIT写1)。

14.2 执行 CRC 计算

一旦 CRC0 被初始化,即可按顺序向 CRC0IN 写入数据流,每次写一个字节。每写入一个字节后,CRC0 结果被自动更新。

14.3 访问 CRC 结果

内部 CRC0 结果为 16 位(CRC0SEL = 0b)或 32 位(CRC0SEL = 1b)。CRC0PNT 位选择对 CRC0DAT 进行读或写操作时的目标字节。计算结果将一直保持在内部 CRC0 结果寄存器中,直到结果寄存器被重新设置、覆盖或有新数据写入 CRC0IN。

14.4 CRC0 的位反转功能

CRC0 包含能使一个字节中每一位的位序反转的硬件,如图 14.2 所示。写入到 CRC0FLIP的字节数据被读出时即是位反转的。例如,如果将 0xC0 写入 CRC0FLIP,则读回的数据是 0x03。位反转在一些算法(如 FFT)中是一种很有用的数学功能。




图 14.2 位反转寄存器

SFR 定义 14.1 CRC0CN: CRC0 控制寄存器

R	R	R	R/W	W	R/W	R/W	R/W	复位值
-	-	-	CRC0SEL	CRC0INIT	CRC0VAL	CRC0PNT		00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x84

位 7-5: 未用。读 = 000b, 写 = 忽略。

位 4: CRC0SEL: CRC0 多项式选择位

0: 使用 16 位多项式 0x1021 计算 CRC 结果。

1: 使用 32 位多项式 0x04C11DB7 计算 CRC 结果。

位 3: CRC0INIT: CRC0 结果初始化位

向该位写 1 将根据 CRC0VAL 初始化整个 CRC 结果。

位 2: CRC0VAL: CRC0 设置值选择位

该位选择 CRC 结果的设置值。

0: 在向 CRC0INIT 写 1 时,将 CRC 结果设置为 0x000000000。

1: 在向 CRC0INIT 写 1 时,将 CRC 结果设置为 0xFFFFFFFF。

位 1-0: CRCOPNT: CRCO 结果指针

这两位选择下一次访问 CRC0DAT 时将读/写 CRC 结果的哪一个字节。

CRC0SEL=0时:

00: CRC0DAT 访问 16 位 CRC 结果的位 7~0。

01: CRC0DAT 访问 16 位 CRC 结果的位 15~8。

10: CRC0DAT 访问 16 位 CRC 结果的位 7~0。

11: CRC0DAT 访问 16 位 CRC 结果的位 15~8。

CRC0SEL=1时:

00: CRC0DAT 访问 32 位 CRC 结果的位 7~0。

01: CRC0DAT 访问 32 位 CRC 结果的位 15~8。

10: CRC0DAT 访问 32 位 CRC 结果的位 23~16。

11: CRC0DAT 访问 32 位 CRC 结果的位 31~24。

SFR 定义 14.2 CRC0IN: CRC0 数据输入寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x85

位 7-0: CRC0IN: CRC0 数据输入

每次写 CRCIN 时,使写入的数据被计算到现有的 CRC 结果中。

SFR 定义 14.3 CRC0DAT: CRC0 数据输出寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x86

位 7-0: CRC0DAT: 间接 CRC0 结果数据位

每次读 CRCODAT 时,返回由 CRCPNT 指向的 CRC 结果位。

SFR 定义 14.4 CRC0FLIP: CRC0 位反转寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
位7	位6	位5	<u>位</u> 4	位3	位2	位1	位0	SFR地址: 0xDF

位 7-0: CRC0FLIP: CRC 位反转数据位

写入到 CRC0FLIP 的任何字节被读出时都是位序反转的。即写入时的 LSB 在读出时变成 MSB。例如:

如果将 0xC0 写入 CRC0FLIP,则读回的数据是 0x03。如果将 0x05 写入 CRC0FLIP,则读回的数据是 0xA0。

15. 复位源

复位电路允许很容易地将控制器置于一个预定的缺省状态。在进入复位状态时,将发生以下过程:

- CIP-51 停止程序执行
- 特殊功能寄存器 (SFR) 被初始化为所定义的复位值
- 外部端口引脚被置于一个已知状态
- 中断和定时器被禁止。

所有的 SFR 都被初始化为预定值,SFR 中各位的复位值在 SFR 的详细说明中定义。在复位期间内部数据存储器的内容不发生改变,复位前存储的数据保持不变。但由于堆栈指针 SFR 被复位,堆栈实际上已丢失,尽管堆栈中的数据未发生变化。

端口 I/O 锁存器的复位值为 0xFF (全部为逻辑 1),处于漏极开路方式。在复位期间和复位之后弱上拉被使能。对于 VDD 监视器和上电复位,/RST 引脚被驱动为低电平,直到器件退出复位状态。

在退出复位状态时,程序计数器 (PC) 被复位,MCU 使用内部振荡器作为默认的系统时钟。有关选择和配置系统时钟源的详细说明见"19. 振荡器"。看门狗定时器被使能,使用系统时钟的 12 分频作为其时钟源(有关使用看门狗定时器的详细信息见"25.3 看门狗定时器方式")。程序从地址 0x0000 开始执行。




图 15.1 复位源框图

15.1 上电复位

在上电期间,器件保持在复位状态,/RST引脚被驱动到低电平,直到VDD上升到超过 V_{RST} 电平。从复位开始到退出复位状态要经过一个延时;该延时随着VDD上升时间的增大而减小(VDD上升时间被定义为VDD从 0V上升到 V_{RST} 的时间)。图 15.2 给出了上电和VDD监视器复位的时序。对于有效的上升时间(小于 1ms),上电复位延时($T_{PORDelay}$)通常小于 0.3ms。

注:最大的VDD上升时间为 1ms;上升时间超过该最大值时可能导致器件在VDD达到 V_{RST} 电平之前退出复位状态。

在退出复位状态时,PORSF 标志(RSTSRC.1)被硬件置为逻辑 1。当 PORSF 标志被置位时,RSTSRC 寄存器中的所有其它复位标志都是不确定的。PORSF 被任何其它复位源清 0。由于所有的复位都导致程序从同一个地址(0x0000)开始执行,软件可以通过读 PORSF 标志来确定是否为上电产生的复位。在一次上电复位后,内部数据存储器中的内容应被认为是不确定的。在上电复位后,VDD 监视器被禁止。




图 15.2 上电和 VDD 监视器复位时序

15.2 掉电复位和 VDD 监视器

当VDD监视器被选择为复位源并且发生掉电或因电源波动导致VDD降到V_{RST}以下时,电源监视器将/RST引脚驱动为低电平并使CIP-51 保持复位状态(见图 15.2)。当VDD又回到高于 V_{RST}的电平时,CIP-51 将退出复位状态。注意,尽管内部数据存储器的内容可能没有因掉电复位而发生改变,但无法确定VDD是否降到了数据保持所要求的最低电平以下。如果PORSF标志的读出值为 1,则内部RAM的数据可能不再有效。在上电复位后VDD监视器被使能并被选择为复位源,但它的状态(使能/禁止)不受任何其它复位源的影响。例如,在VDD监视器被禁止后执行一次软件复位,复位后VDD监视器仍然为禁止状态。如果软件包含擦除或写FLASH存储器的例程,为了保护FLASH内容的完整性,必须将VDD监视器使能为较高的电平设置(VDMLVL = 1)并将其选择为复位源。如果VDD监视器未被使能,对FLASH存储器执行任何擦除或写操作都将导致FLASH错误器件复位。

在选择 VDD 监视器作为复位源之前,必须先使能 VDD 监视器。在 VDD 监视器被使能或稳定之前选其为复位源可能导致系统复位。使能 VDD 监视器和将其配置为复位源的步骤如下:

- 1. 使能 VDD 监视器 (VDM0CN 中的 VDMEN 位 = 1);
- 2. 等待 VDD 监视器稳定 (大约 5 μs); 注: 如果软件中包含擦除或写 FLASH 存储器的程序,则该延时应被省略。
- 3. 选择 VDD 监视器作为复位源(RSTSRC 中的 PORSF 位 = 1)。

图 15.2 给出了 VDD 监视器的时序。注意,在 VDD 监视器复位后没有复位延时。表 15.1 给出了 VDD 监视器的电气特性。

注意: 当写 RSTSRC 以使能其他复位源或触发一次软件复位时,软件操作应谨慎,以防意外禁止 VDD 监视器作为复位源。所有写 RSTSRC 的操作都应显式地将 PORSF 置 1,以保持 VDD 监视器被使能为复位源。

SFR 定义 15.1 VDM0CN: VDD 监视器控制寄存器

R/W	R	R/W	R	R	R	R	R	复位值
VDMEN	VDDSTAT	VDMLVL	保留	保留	保留	保留	保留	可变
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xFF

位 7: VDMEN: VDD 监视器使能位。

该位控制 VDD 监视器电源的通断。VDD 监视器在被选择为复位源之前不可能产生系统复位。在被选择为复位源之前,VDD 监视器必须稳定。在 VDD 监视器稳定之前选其为复位源可能导致系统复位。VDD 监视器的最小启动时间见表 15.1。

- 0: 禁止 VDD 监视器。
- 1: 使能 VDD 监视器 (缺省)。
- 位 6: VDDSTAT: VDD 状态。

该位指示当前电源状态(VDD 监视器输出)。

- 0: VDD 等于或低于 VDD 监视器阈值。
- 1: VDD 高于 VDD 监视器阈值
- 位 5-0: 保留。读 = 可变,写 = 忽略。

15.3 外部复位

外部/RST 引脚提供了使用外部电路强制 MCU 进入复位状态的手段。在/RST 引脚上加一个低电平有效信号将产生复位,最好能提供一个外部上拉和/或对/RST 引脚去耦以防止强噪声引起复位。从外部复位状态退出后,PINRSF 标志(RSTSRC.0)被置 1。

15.4 时钟丢失检测器复位

时钟丢失检测器(MCD)实际上是由系统时钟触发的单稳态电路。如果系统时钟保持在高电平或低电平的时间大于100 微秒,单稳态电路将超时并产生复位。在发生 MCD 复位后,MCDRSF 标志(RSTSRC.2)的读出值为1,表示本次复位源为 MCD;否则该位读出值为0。向 MCDRSF 位写1 使能时钟丢失检测器;写0 禁止时钟丢失检测器。/RST 引脚的状态不受该复位的影响。

15.5 比较器 0 复位

向 CORSEF 标志(RSTSRC.5)写 1 可以将比较器 0 配置为复位源。应在写 CORSEF 之前使能比较器 0 并等待输出稳定,以防止通电瞬间在输出端产生抖动,从而导致不希望的复位。比较器 0 复位为低电平有效:如果同相端输入电压(CP0+)小于反相端输入电压(CP0-),则器件被置于复位状态。在发生比较器 0 复位后,CORSEF 标志(RSTSRC.5)的读出值为 1,表示本次复位源为比较器 0;否则该位读出值为 0。/RST 引脚的状态不受该复位的影响。

15.6 PCA 看门狗定时器复位

可编程计数器阵列(PCA)的可编程看门狗定时器(WDT)功能可用于在系统出现错误的情况下防止软件运行失控。可以通过软件使能或禁止 PCA 的 WDT 功能(见"25.3 看门狗定时器方式")。在每次复位后,WDT 被使能并使用 SYSCLK/12 作为时钟。如果因系统出错使用户软件不能更新 WDT,则 WDT 将产生复位,WDTRSF 位(RSTSRC.5)被置 1。/RST引脚的状态不受该复位的影响。

15.7 FLASH 错误复位

如果 FLASH 读/写/擦除操作的地址或程序读地址为非法地址,将发生系统复位。下述的任何一种情况都会导致 FLASH 操作错误复位:

- FLASH 写或擦除地址超出了用户代码空间。这种情况发生在 PSWE 被置 1, 并且 MOVX 写操作的地址大于锁定字节地址时。
- FLASH 读地址超出了用户代码空间,即 MOVC 操作的地址大于锁定字节地址。
- 程序读超出了用户代码址空间。这种情况发生在用户代码试图转移到大于锁定字节地址 地址时。
- 当 FLASH 读、写或擦除被安全设置禁止时(见"16.3 安全选项")。
- 当 VDD 监视器被禁止时,试图进行 FLASH 写或擦除操作。

在发生 FLASH 错误复位后,FERROR 位(RSTSRC.6)被置 1。/RST 引脚的状态不受该复位的影响。

15.8 smaRTClock (实时时钟) 复位

有两种事件可使 smaRTClock 产生系统复位: smaRTClock 振荡器故障或 smaRTClock 告警。当 smaRTClock 时钟丢失检测器被使能时,如果 smaRTClock 的时钟频率低于约 20 KHz,则会发生 smaRTClock 振荡器故障事件。当 smaRTClock 告警被使能且 smaRTClock 定时器值与ALARMn 寄存器一致时,会发生 smaRTClock 告警事件。通过向 RTC0RE 位(RSTSRC.7)写 1 来将 smaRTClock 配置为复位源。/RST 引脚的状态不受该复位的影响。

15.9 软件复位

软件可以通过向 SWRSF 位 (RSTSRC.4) 写 1 强制产生一次系统复位。在发生软件强制 复位后,SWRSF 位的读出值为 1。/RST 引脚的状态不受该复位的影响。

SFR 定义 15.2 RSTSRC: 复位源寄存器

R	R	R/W	R/W	R	R/W	R/W	R	复位值
RTC0RE	FERROR	C0RSEF	SWRSF	WDTRSF	MCDRSF	PORSF	PINRSF	可变
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:

- 注:对于既作为复位源使能(写)又作为复位指示标志(读)的那些位而言,读-修改-写指令只能读和修改复位源使能状态。这些位是:RTCORE、CORSEF、SWRSF、MCDRSF、PORSF)。
- 位 7: RTC0RE: smaRTClock (实时时钟) 复位使能和标志位
 - 0: 读: 最后一次复位不是来自 smaRTClock 告警或振荡器故障事件。
 - 写: smaRTClock 不是复位源。
 - 1: 读: 最后一次复位来自 smaRTClock 告警或振荡器故障事件。
 - 写: smaRTClock 是复位源。
- 位 6: FERROR: FLASH 错误标志。
 - 0: 最后一次复位不是来自 FLASH 读/写/擦除错误。
 - 1: 最后一次复位是由于 FLASH 读/写/擦除错误。
- 位 5: CORSEF: 比较器 0 复位使能和标志
 - 0: 读: 最后一次复位不是来自比较器 0。
 - 写:比较器 0 不是复位源。
 - 1:读:最后一次复位来自比较器 0。
 - 写:比较器 0 是复位源(低电平有效)。
- 位 4: SWRSF: 软件强制复位和标志
 - 0: 读: 最后一次复位不是来自写 SWRSF 位。
 - 写: 无作用。
 - 1: 读: 最后一次复位来自写 SWRSF 位。
 - 写:强制产生一次系统复位。
- 位 3: WDTRSF: 看门狗定时器复位标志
 - 0: 最后一次复位不是来自 WDT 超时。
 - 1: 最后一次复位来自 WDT 超时。
- 位 2: MCDRSF: 时钟丢失检测器标志
 - 0: 读: 最后一次复位不是来自时钟丢失检测器超时。
 - 写:禁止时钟丢失检测器。
 - 1: 读: 最后一次复位来自时钟丢失检测器超时。
 - 写: 使能时钟丢失检测器; 检测到时钟丢失条件时触发复位。
- 位 1: PORSF: 上电复位强制和标志

该位在上电复位后被置 1。对该位写入可以使能/禁止 VDD 监视器作为复位源。在 VDD 监视器被使能和稳定之前向该位写 1 可能导致系统复位。见寄存器 VDM0CN(SFR 定义 15.1)。

- 0: 读: 最后一次复位不是上电复位或 VDD 监视器复位。
 - 写:禁止 VDD 监视器为复位源。
- 1: 读: 最后一次复位是上电或 VDD 监视器复位, 所有其它复位标志不确定。 写: 使能 VDD 监视器为复位源。
- 位 0: PINRSF: 硬件引脚复位标志
 - 0: 最后一次复位不是来自/RST 引脚。
 - 1: 最后一次复位来自/RST 引脚。

表 15.1 复位源电气特性

-40℃到+85℃(除非特别说明)

参 数	条件	最小值	典型值	最大值	单位
/RST 输出低电平	I_{OL} = 8.5 mA, VDD=2.0V			TBD	V
/RST 输入高电平		0.7×VD D	_	_	V
/RST 输入低电平				0.3×VDD	V
/RST 输入上拉电流	/RST=0.0V	_	10	TBD	μΑ
VDD 监视器复位门限 (V _{RST-LOW})		TBD	1.95	TBD	V
VDD 监视器复位门限 (V _{RST-HIGH})		TBD	2.3	TBD	V
时钟丢失检测器超时	从最后一个系统时钟上升 沿到产生复位,VDD=2.5V	TBD	350	650	μs
复位时间延迟	从退出复位到开始执行位于 0x0000 地址的代码之间的延时	TBD			μs
产生系统复位的最小 /RST 低电平时间		TBD	_	_	μs
VDD 监视器电源电流			TBD	TBD	μΑ
VDD 上升时间	$VDD = 0V到VDD = V_{RST}$	_		1	ms

16. FLASH 存储器

C8031F41x 内部有可编程的 FLASH 存储器,用于程序代码和非易失性数据存储。可以通过 C2 接口或由软件使用 MOVX 指令对 FLASH 存储器进行在系统编程,每次一个字节。一个 FLASH 位一旦被清 0,必须经过擦除才能再回到 1 状态。在进行重新编程之前,一般要将数据字节擦除(置为 0xFF)。为了保证操作正确,写和擦除操作由硬件自动定时,不需要进行数据查询来判断写/擦除操作何时结束。在 FLASH 写/擦除操作期间,程序停止执行。表 16.2 给出了 FLASH 存储器的电气特性。

16.1 FLASH 存储器编程

对 FLASH 存储器编程的最简单的方法是使用由 Silicon Labs 公司或第三方供应商提供的编程工具,通过 C2 接口编程,这是对未被初始化过的器件的唯一编程方法。有关对 FLASH 程序存储器编程的 C2 命令的详细信息见"26. C2 接口"。有关从固件写或擦除 FLASH 的详细指南见"16.4 FLASH 写和擦除指南"。

任何系统中如果软件包含擦除或写 FLASH 存储器的代码,为了保证 FLASH 内容的完整性,必须将 VDD 监视器使能为较高的电平设置(VDMLVL = 1),并随后立即将其选择为复位源。在 VDD 监视器被禁止期间,对 FLASH 存储器执行任何擦除或写操作都将导致 FLASH 错误器件复位。

16.1.1 FLASH 锁定和关键码功能

从用户软件写和擦除 FLASH 受 FLASH 锁定和关键码功能的保护。在进行 FLASH 操作之前,必须按顺序向 FLASH 锁定和关键码寄存器(FLKEY)写入正确的关键码。关键码为: 0xA5, 0xF1。写关键码的时序并不重要,但必须按顺序写。如果写关键码的顺序不对或写入了错误的关键码,FLASH 写和擦除操作将被禁止,直到下一次系统复位。如果在正确写入关键码之前进行了 FLASH 写或擦除操作,FLASH 写和擦除也将被禁止。每次 FLASH 写和擦除操作之后,FLASH 锁定功能复位;在进行下一次 FLASH 写或擦除操作之前,必须重新写关键码。FLKEY 寄存器的详细说明见 SFR 定义 16.2。

16.1.2 FLASH 擦除

可以用软件使用 MOVX 指令对 FLASH 存储器编程,像一般的操作数一样为 MOVX 指令提供待编程的地址和数据字节。在使用 MOVX 指令对 FLASH 存储器写入之前,必须先允许 FLASH 写操作。允许 FLASH 写操作的过程是: 1)将程序存储写允许位 PSWE (PSCTL.0)设置为逻辑 1 (这将使 MOVX 操作指向目标 FLASH 存储器); 2)按顺序向 FLASH 锁定寄存器 (FLKEY)写入 FLASH 关键码。PSWE 位将保持置位状态,直到被软件清除。

写 FLASH 存储器可以清除数据位,但不能使数据位置 1,只有擦除操作能将 FLASH 中的数据位置 1。所以在写入新值之前,必须先擦除待编程的地址。FLASH 存储器是以 512 字节的扇区为单位组织的,一次擦除操作将擦除整个扇区(将扇区内的所有字节置为 0xFF)。擦除一个扇区(页)的步骤如下:

- 1. 禁止中断(建议这样做)。
- 2. 向 FLKEY 写第一个关键码: 0xA5。
- 3. 向 FLKEY 写第二个关键码: 0xF1。

- 4. 胃1程序存储器擦除允许位(PSCTL中的PSEE),以允许FLASH扇区擦除。
- 5. 置1程序存储器写允许位(PSCTL中的PSWE),以允许FLASH写入。
- 6. 用 MOVX 指令向待擦除页内的任何一个地址写入一个数据字节。
- 7. 清除 PSWE 和 PSEE 位。
- 8. 重新使能中断。

16.1.3 FLASH 写

FLASH 存储器可以一次写一个字节,也可以一次写两个字节(一组)。寄存器 PFE0CN(SFR 定义 13.1) 中的 FLBWE 位控制在一次 FLASH 写操作写入一个或两个字节。当 FLBWE 被清 0 时,每次 FLASH 写操作写入一个字节;当 FLBWE 被置 1 时,每次 FLASH 写操作写入两个字节(块写)。块写时间与单字节写的时间相同,在向 FLASH 存储器写入大量数据时可以节省时间。

在单字节写 FLASH 期间,字节数据是分别写入的,每个 MOVX 写指令执行一次 FLASH 写操作。单字节写 FLASH 的建议步骤如下:

用软件对 FLASH 字节编程的步骤如下:

- 1. 禁止中断(建议这样做)。
- 2. 清除 FLBWE 位 (寄存器 PFE0CN),以选择单字节写方式。
- 3. 向 FLKEY 写第一个关键码: 0xA5。
- 4. 向 FLKEY 写第二个关键码: 0xF1。
- 5. 将 PSWE 位(寄存器 PSCTL)置 1。
- 6. 清除 PSEE 位 (寄存器 PSCTL)。
- 7. 用 MOVX 指令向扇区内的目标地址写入一个数据字节。
- 8. 清除 PSWE 位。
- 9. 重新使能中断。

重复步骤 3-8, 直到写完每个字节。

对于 FLASH 块写,只在每个块的最后一个字节被写入(用 MOVX 写指令)后才执行 FLASH 写过程。一个 FLASH 写入块为两字节,从偶地址到奇地址。写操作必须按顺序进行(即先写以 0b 结尾的地址,后写以 1b 结尾的地址)。FLASH 写过程发生在对以 1b 结尾的地址进行的 MOVX 写操作之后。如果块中的某个字节不需要被更新,则应向该字节写 0xFF。FLASH 块写的建议步骤如下:

- 1. 禁止中断(建议这样做)。
- 2. 将 FLBWE 位(寄存器 PFE0CN)置 1,以选择块写方式。
- 3. 向 FLKEY 写第一个关键码: 0xA5。
- 4. 向 FLKEY 写第二个关键码: 0xF1。
- 5. 将 PSCTL 中的 PSWE 位置 1。
- 6. 清除 PSCTL 中的 PSEE 位。
- 7. 用 MOVX 指令向块中的偶地址(以 0b 结尾)写入第一个数据字节。
- 8. 清除 PSCTL 中的 PSWE 位。
- 9. 向 FLKEY 写第一个关键码: 0xA5。
- 10. 向 FLKEY 写第二个关键码: 0xF1。

- 11. 将 PSCTL 中的 PSWE 位置 1。
- 12. 清除 PSCTL 中的 PSEE 位。
- 13. 用 MOVX 指令向块中的奇地址(以 1b 结尾)写入第二个数据字节。
- 14. 清除 PSWE 位。
- 15. 重新允许中断。

重复步骤 3-14, 直到写完每个块。

16.2 非易失性数据存储

FLASH 存储器除了用于存储程序代码之外还可以用于非易失性数据存储。这就允许在程序运行时计算和存储类似标定系数这样的数据。数据写入时用 MOVX 指令,读出时用 MOVC 指令。注意: MOVX 读指令总是指向 XRAM。

16.3 安全选项

CIP-51 提供了安全选项以保护 FLASH 存储器不会被软件意外修改,以及防止产权程序代码和常数被读取。程序存储器写允许(PSCTL 寄存器中的 PSWE)和程序存储器擦除允许(PSCTL 寄存器中的 PSEE)位保护 FLASH 存储器不会被软件意外修改。在用软件修改 FLASH 存储器的内容之前,PSWE 必须被置 1;在用软件擦除 FLASH 存储器之前,PSWE 位和 PSEE 位都必须被置 1。此外,CIP-51 还提供了可以防止通过 C2 接口读取产权程序代码和数据常数这一安全功能。

位于 FLASH 用户空间的最后一个字节中的安全锁定字节保护 FLASH 存储器,使其不能被非保护代码或通过 C2 接口读、写或擦除。FLASH 安全机制允许用户从 0 页 (地址 0x0000 ~ 0x01FF) 开始锁定 n 个 512 字节的 FLASH 页,其中 n 是安全锁定字节的反码。**注意:在没有其它 FLASH 页被锁定时(锁定字节的所有位均为 1),包含 FLASH 安全锁定字节的页不被锁定。当任何一个其他 FLASH 页被锁定时(锁定字节有任何一位为 0),包含 FLASH 安全锁定字节的页也被锁定。**下面是针对 C8051F410 的锁定字节示例。

安全锁定字节: 11111101 b

反码: 00000010 b

被锁定的 FLASH 页: 3(前两个 FLASH 页 + 锁定字节页)

被锁定的地址: 0x0000~0x03FF(前两个FLASH页)和 0x7C00~0x7DFF

或 0x0E00~0x0FFF 或 0x0600~0x07FF (锁定字节页)




图 16.1 FLASH 程序存储器组织

FLASH 安全级别取决于对 FLASH 访问的方式。有 3 种可被限制的访问方式: 经 C2 调试接口、在非锁定页执行的用户固件、在锁定页执行的用户固件对 FLASH 的的读、写和擦除。表 16.1 概述了 C8051F41x 器件的 FLASH 安全特性。

表 16.1 FLASH 安全一览表

₩	C2 细汁+块口	用户固件所在	生执行区域:
操作	C2 调试接口	未锁定页	被锁定页
读、写或擦除未锁定页	允许	允许	允许
(锁定字节所在页除外)			
读、写或擦除被锁定页	不允许	FLASH 错误复位	允许
(锁定字节所在页除外)			
读或写锁定字节所在页	允许	允许	允许
(如果没有被锁定的页)			
读或写锁定字节所在页	不允许	FLASH 错误复位	允许
(如果有任何页被锁定)			
读锁定字节的内容	允许	允许	允许
(如果没有被锁定的页)			
读锁定字节的内容	不允许	FLASH 错误复位	允许
(如果有任何页被锁定)			
擦除锁定字节所在页	允许	FLASH 错误复位	FLASH 错误复位
(如果没有被锁定的页)			
擦除锁定字节所在页一解锁所有	只能进行	FLASH 错误复位	FLASH 错误复位
页(如果有任何页被锁定)	C2 器件擦除		
锁定附加页	不允许	FLASH 错误复位	FLASH 错误复位
(将锁定字节中的1变成0)			
解锁定单个页	不允许	FLASH 错误复位	FLASH 错误复位
(将锁定字节中的0变成1)			
读、写或擦除保留区	不允许	FLASH 错误复位	FLASH 错误复位

C2 器件擦除——擦除所有 FLASH 页,包括所定字节所在页。

FLASH 错误复位——不允许相应的操作;导致 FLASH 错误器件复位(复位后寄存器 RSTSRC 中的 FERROR 位为 1)。

- 一 经 C2 接口的所有被禁止的操作都被忽略(不会导致器件复位)。
- 一 锁定任何一个 FLASH 页时,包含锁定字节的页也被锁定。
- 一 锁定字节一旦被写入便不能被修改,除非执行一次 C2 器件擦除。
- 一 如果用户代码写锁定字节,则在下一次复位之前锁定功能不会生效。

16.4 FLASH 写和擦除指南

如果 CPU 工作在 VDD、系统时钟频率或温度的额定范围之外,任何包含写或擦除 FLASH 代码的系统都存在这样的危险,即意外执行写或擦除 FLASH 的代码。修改 FLASH 内容的代码之意外执行会导致 FLASH 存储器内容的改变,所引发的系统故障只能通过重新烧写 FLASH来解决。

为了防止固件意外修改 FLASH, VDD 监视器必须被使能并被选择为复位源,只有这样 FLASH 才能被正确改写。如果 VDD 监视器未被使能或未被选择为复位源,则当固件试图改写 FLASH 时会产生 FLASH 错误器件复位。

建议在任何包含写或擦除 FLASH 代码的系统中遵循下述指南。

16.4.1 VDD 维护和 VDD 监视器

- 1. 如果系统电源易受电压或电流尖峰的干扰,应在电源部分增加瞬变保护器件,确保电源电压不超过极限值。
- 2. 保证满足 1ms 的最小上升时间。如果系统不满足这个最小上升时间指标,则要在器件的复位引脚加一个外部 VDD 欠压检测电路,以使器件在 VDD 达到 2.7V 之前保持复位状态和在 VDD 下降到低于 2.7V 时使复位引脚有效。
- 3. 在代码中尽可能早地使能片内 VDD 监视器并将其使能为复位源。这应该是复位向量之后最先被执行的指令。对于用 C 语言开发的系统,要做到这一点需修改随 C 编译器提供的启动代码。有关这方面的详细信息,请参见所用编译器的文档。 要保证在使能 VDD 监视器和将其使能为复位源之间的软件没有延时。在 Silicon Laboratories 网站上提供的"AN201: 从固件写 FLASH"中给出了示例代码。

注:对于 C8051F41x 器件,VDD 监视器和 VDD 监视器复位源都必须被使能,只有如此才不会在写或擦除 FLASH 时产生 FLASH 错误器件复位。

- 4. 可以增加一层预防措施,即在写和擦除 FLASH 存储器的函数中显式地使能 VDD 监视器和将其使能为复位源。使能 VDD 监视器的指令应紧接在将 PSWE 置 1 的指令之后,但位于 FLASH 写或擦除操作指令之前。
- 5. 保证所有写 RSTSRC(复位源)寄存器的指令都使用直接赋值操作符显式赋值,不要使用位操作(如 AND 或 OR)。例如,"RSTSRC = 0x02"是正确的,而"RSTSRC $\models 0x02$ "是不正确的。
- 6. 保证所有写 RSTSRC 寄存器的指令都显式地将 PORSF 位置 1。检查使能其它复位源的初始化代码(例如时钟丢失检测器或比较器)和强制软件复位的指令。通过全局搜索"RSTSRC"可以快速完成检查。

16.4.2 PSWE 维护

- 1. 在代码中尽量减少将 PSWE 位 (PSCTL 的位 0) 置 1 的位置数。在代码中应只使用一个将 PSWE 置 1 的例程(写 FLASH 字节)和一个将 PSWE 及 PSEE 置 1 的例程(擦除 FLASH 页)。
- 2. 在 PSWE 被置 1 期间,尽量减少变量访问次数。在 "PSWE = 1; ... PSWE = 0;" 的区域之外处理处理指针地址更新和改变循环变量。在 Silicon Laboratories 网站上提供的 "AN201: 从固件写 FLASH"中给出了示例代码。
- 3. 在将 PSWE 置 1 之前禁止中断,并保持中断的禁止状态直到 PSWE 被清 0。在 FLASH 写或擦除操作期间所产生的任何中断都会在 FLASH 操作完成和中断被软件重新使能之后按优先级顺序得到服务。
- 4. 保证 FLASH 写和擦除指针变量不位于 XRAM 空间。有关如何显式地将变量定位 到不同存储器区域的说明请参见您所使用的编译器的文档。
- 5. 在写或擦除 FLASH 存储器的例程中增加地址边界检查,以保证在使用非法地址调用一个例程时不会修改 FLASH。

16.4.3 系统时钟

- 1. 如果 CPU 使用外部晶体工作,应注意晶体的性能容易受到电气干扰的影响和对布局布线及温度变化敏感。如果系统工作在有强电气噪声的环境,应使用内部振荡器或外部 CMOS 时钟。
- 2. 如果 CPU 使用外部振荡器工作,在 FLASH 写或擦除操作期间将系统时钟切换到 内部振荡器。外部振荡器可以继续运行, CPU 可以在 FLASH 操作结束后切换回 外部振荡器。

SFR 定义 16.1 PSCTL: 程序存储读写控制

R	R	R	R	R	R	R/W	R/W	复位值
-	-	-	-	-		PSEE	PSWE	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0x8F

位 7-2: 未使用。读 = 000000b, 写 = 忽略。

位 1: PSEE: 程序存储擦除允许

将该位置1后允许擦除FLASH存储器中的一个页(前提是PSWE 位也被置1)。 在将该位置1后,用 MOVX 指令进行一次写操作将擦除包含 MOVX 指令寻址 地址的那个FLASH页。用于写操作的数据可以是任意值。

- 0: 禁止擦除 FLASH 存储器。
- 1: 允许擦除 FLASH 存储器。
- 位 0: PSWE: 程序存储写允许

将该位置 1 后允许用 MOVX 指令向 FLASH 存储器写一个字节。在写数据之前必须先进行擦除。

- 0: 禁止写 FLASH 存储器。
- 1: 允许写 FLASH 存储器: MOVX 写指令寻址 FLASH 存储器。

SFR 定义 16.2 FLKEY: FLASH 锁定和关键码寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xB7

位 7-0: FLKEY: FLASH 锁定和关键码寄存器

写:

该寄存器为 FLASH 擦除和写操作提供锁定和关键码功能。通过向该寄存器按顺序写入下面的关键码 0xA5 和 0xF1 来使能 FLASH 写和擦除。在执行完一次写或擦除操作后,后续的 FLASH 写或擦除操作被自动禁止。如果写 FLKEY 操作不正确或在写或擦除操作被禁止时试图写或擦除 FLASH,则 FLASH 将被永久性锁定(不能写或擦除),直到下一次器件复位。如果应用固件从不写 FLASH,可以用软件向 FLKEY 写入一个非 0xA5 的值,以锁定 FLASH。

读:

位 1-0 指示当前的 FLASH 锁定状态

- 00: FLASH 写/擦除被锁定。
- 01: 第一个关键码已被写入(0xA5)。
- 10: FLASH 处于解锁状态(允许写/擦除)
- 11: FLASH 写/擦除操作被禁止, 直到下一次复位。

16.5 FLASH 读定时

复位后, C8051F41x 的 FLASH 读操作定时被配置为对应最高 25 MHz 的系统时钟。如果系统时钟不超过 25 MHz,则 FLASH 定时寄存器可以保持其复位值。

对每次 FLASH 读或取指操作,系统为 FLASH 存储器提供一个内部 FLASH 读选通信号。 FLASH 读选通信号持续一或两个系统时钟周期,由 FLRT (FLSCL.4) 决定。**如果系统时钟大 于 25 MHz,则 FLRT 位必须被设置为逻辑 1**,否则,从 FLASH 读取的数据或指令不是实际 的 FLASH 内容。

当 FLASH 读选通信号有效时,FLASH 存储器处于活动状态。当 FLASH 读选通信号无效时,FLASH 存储器处于低功耗状态。对于可靠的 FLASH 读和取指操作,FLASH 读选通信号的有效时间不需大于 80 ns。当系统时钟大于 12.5 MHz(但小于 25 MHz)时,FLASH 读选通信号的宽度受系统时钟周期的限制。当系统时钟小于 12.5 MHz 时,FLASH 读选通信号的宽度受可编程单稳态触发器的限制(其缺省周期为 80 ns,即 1/12.5 MHz)。这一节电功能在系统时钟频率很低时(例如 32.768 KHz,系统时钟周期大于 30000 ns)非常有利。

要进一步节省功耗,还可以将单稳态触发器编程为小于 80 ns。可以根据 SFR 定义 16.4 (ONESHOT 寄存器)说明中的方程调整单稳态触发器的编程值。单稳态触发器的周期不得被编程为小于表 16.2 中给出的最小读周期时间。

建议用下述步骤更新 FLRT 或 ONESHOT 周期:

第一步:选择 SYSCLK 为小于或等于 25 MHz。

第二步:禁止指令预取引擎 (PFE0CN 寄存器中的 PFEN 位清 0)。

第三步:将FLSCL寄存器中的FLRT清0。

第四步:设置 ONESHOT 周期位。

第五步:如果 SYSCLK 大于 25 MHz,将 FLRT 置 1。

第六步: 使能指令预取引擎 (PFEOCN 寄存器中的 PFEN 位置 1)。

SFR 定义 16.3 FLSCL: FLASH 读定时控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
保留	保留	保留	FLRT	保留	保留	保留	保留	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xB6

位 7-5: 保留。读 = 000b, 必须写 000b。

位 4: FLRT: FLASH 读时间控制

该位应被编程为所允许的最小值(根据系统时钟速度)。

0: SYSCLK<25 MHz (FLASH 读选通信号为一个系统时钟)。

1: SYSCLK>25 MHz (FLASH 读选通信号为两个系统时钟)。

位 3-0: 保留。读 = 0000b, 必须写 0000b。

SFR 定义 16.4 ONESHOT: FLASH 单次读周期寄存器

R	R	R	R	R/W	R/W	R/W	R/W	_ 复位值
-	-	-	-		PER	IOD		00001111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xAF

位 7-4: 未用。读 = 000b, 写 = 忽略。

位 3-0: PERIOD: FLASH 单次读周期控制位

这些位下面的方程限制内部 FLASH 读选通信号的宽度。当 FLASH 读选通信号 无效时,FLASH 存储器在剩余的系统周期内进入低功耗状态。当系统时钟大于 12.5 MHz 和 FLRT = 0 时,这些位不起作用。

 $FLASH_{RDMAX} = 5 ns + (PERIOD \times 5 ns)$

表 16.2 FLASH 存储器电气特性

VDD = 2.7V ~ 3.6V, -40℃到+85℃ (除非特别说明)。

参 数	条件	最小值	典型值	最大值	单 位			
FLASH 尺寸	C8051F410/1	32768*			字节			
TL/ISIT/CJ	C8051F412/3	16384			1 14			
擦写寿命	VDD≥2.2 V	20k	90k		擦/写			
擦除时间		16	20	24	ms			
写入时间	25 MHz 系统时钟	38	46	57	μs			
*注: 位于 0x7E00~0x7FFF 的 512 字节保留。								

17. 外部 RAM

C8051F41x 器件内部有位于外部数据存储器空间的 2048 字节 RAM。可以用外部传送指令(MOVX)和数据指针(DPTR)访问这些地址单元,或者用 MOVX 间接寻址方式。如果 MOVX 指令使用一个 8 位地址操作数(例如 @R1),则 16 位地址的高字节由外部存储器接口控制寄存器(EMI0CN,如 SFR 定义 17.1 所示)提供。注: MOVX 指令还用于写 FLASH 存储器,详见"16. FLASH 存储器"。缺省情况下 MOVX 指令访问 XRAM。

对于 16 位 MOVX 操作(@DPTR), 16 位外部数据存储器地址的高 5 位是被"忽略"的。因此,这个 2048 字节的 RAM 以取模的方式映射到整个 64KB 的外部数据存储器地址范围。例如,位于地址 0x0000 的 XRAM 字节也位于 0x0800、0x1000、0x1800、0x2000 等地址。在进行线性存储器填充时这是一个很有用的特性,因为在达到 RAM 块的边界时不必对地址指针复位。

SFR 定义 17.1 EMI0CN: 外部存储器接口控制

R/W	R/W	复位值						
-	-	-	-	-		PGSEL		00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xAA

位 7-3: 未用。读 = 00000b,写 = 忽略。

位 2-0: PGSEL: XRAM 页选择位

当使用 8 位的 MOVX 命令时, EMIOCN 寄存器提供 16 位外部数据存储器地址的高字节,实际上是选择一个 256 字节的 RAM 页。由于该寄存器的高位(未使用)总是为 0, 所以 PGSEL 决定要访问的 XRAM 页。

例如:如果 EMI0CN = 0x01,则访问的地址范围是 $0x0100 \sim 0x01FF$ 。

18. 端口输入/输出

数字和模拟资源可以通过 24 个 I/O 引脚使用。端口引脚被组织为三个 8 位端口。每个端口引脚都可以被定义为通用 I/O (GPIO) 或模拟输入/输出。P0.0 ~ P2.7 可以被分配给内部数字资源,如图 18.3 所示。设计者完全控制数字功能的引脚分配,只受物理 I/O 引脚数的限制。这种资源分配的灵活性是通过使用优先权交叉开关译码器实现的。注意,不论交叉开关的设置如何,端口 I/O 引脚的状态总是可以被读到相应的端口锁存器。

交叉开关根据优先权译码表(图 18.3 和图 18.4)的外设优先顺序为所选择的内部数字资源分配 I/O 引脚。寄存器 XBR0 和 XBR1(见 SFR 定义 18.1 和 SFR 定义 18.2)用于选择内部数字功能。

所有端口 I/O 都耐 5V 电压,工作在 VIO 的电压范围。P1 和 P2 不应被驱动到高于 VIO 的电平,否则会吸收电流。端口 I/O 单元电路示于图 18.2。端口 I/O 单元可以被配置为漏极开路或推挽方式(在端口输出方式寄存器 PnMDOUT 中设置, n=0,1,2)。表 18.1 给出了端口 I/O 的电气特性。




图 18.1 端口 I/O 功能框图




图 18.2 端口 I/O 单元框图

18.1 优先权交叉开关译码器

优先权交叉开关译码器(图 18.3)为每个 I/O 功能分配优先权,从优先权最高的 UARTO 开始。当一个数字资源被选择时,尚未分配的端口引脚中的最低位被分配给该资源(UARTO 除外,它总是被分配到引脚 P0.4 和 P0.5)。如果一个端口引脚已经被分配,则交叉开关在为下一个被选择的资源分配引脚时将跳过该引脚。此外,交叉开关还将跳过在 PnSKIP 寄存器中被置 1 的那些位所对应的引脚。PnSKIP 寄存器允许软件跳过那些被用作模拟输入、特殊功能或GPIO 的引脚。

注意:如果一个端口引脚被一个外设使用而不经过交叉开关,则该引脚在 PnSKIP 寄存器中的对应位应被置 1。这种情况适用于 P1.0 和/或 P1.1 (如果外部振荡器电路被使能)、P1.2 (如果使用 VREF)、P0.6 (如果使用外部转换启动信号 NVSTR)、P0.0 (如果使用 IDA0)、P0.1 (如果使用 IDA1)、以及任何被选择为 ADC 或比较器输入的引脚。交叉开关跳过那些被选择的引脚(如同将它们已分配),移向下一个未被分配的引脚。图 18.3 示出没有引脚被跳过(P0SKIP, P1SKIP, P2SKIP = 0x00)的优先权交叉开关译码表;图 18.4 给出了 XTAL1(P1.0)脚和 XTAL2(P1.1)脚被跳过情况下(P1SKIP = 0x03)的交叉开关优先权译码表。





图 18.3 没有引脚被跳过的交叉开关优先权译码表



SE Signale

可分配给外设的端口引脚

特殊功能信号不由交叉开关分配引脚,当这些信号被使能时,交叉开关必须被配置为跳过它们 对应的端口引脚。

图 18.4 晶体引脚被跳过的交叉开关优先权译码表

寄存器 XBR0 和 XBR1 用于为数字 I/O 资源分配物理 I/O 引脚。注意,当 SMBus 被选择时,交叉开关将为其分配两个引脚(SDA 和 SCL)。当 UART 被选择时,交叉开关也为其分配两个引脚(TX 和 RX)。UART0 的引脚分配是固定的(这是出于引导装载的目的); UART TX0 总是被分配到 P0.4; UART RX0 总是被分配到 P0.5。在优先功能和要跳过的引脚被分配之后,标准端口 I/O 是连续的。

注意: SPI 可以工作在三线或四线方式,由 SPI0CN 寄存器中的 NSSMD1-NSSMD0 位指定。根据 SPI 方式,NSS 信号可以连到端口引脚,也可以不连到端口引脚。

18.2 端口 I/O 初始化

端口 I/O 初始化包括以下步骤:

第一步: 用端口输入方式寄存器(PnMDIN)选择所有端口引脚的输入方式(模拟或数字)。

第二步:用端口输出方式寄存器(PnMDOUT)选择所有端口引脚的输出方式(漏极开路或推挽)。

第三步:用端口跳过寄存器(PnSKIP)选择应被交叉开关跳过的那些引脚。

第四步:用 XBRn 寄存器将引脚分配给要使用的外设。

第五步: 使能交叉开关(XBARE=1)。

所有端口引脚都必须被配置为模拟或数字输入。被用作比较器或 ADC 输入的任何引脚都 应被配置为模拟输入。当一个引脚被配置为模拟输入时,其弱上拉、数字驱动器和数字接收 器都被禁止,这可以节省功耗并减小模拟输入的噪声。被配置为数字输入的引脚仍可被模拟 外设使用,但不建议这样做。

此外,应将交叉开关配置为跳过所有被用作模拟输入的引脚(通过将 PnSKIP 寄存器中的对应位置 1 来实现)。端口输入方式在 PnMDIN 寄存器中设置,其中 1 表示数字输入,0 表示模拟输入。复位后所有引脚的缺省设置都是数字输入。对 PnMDIN 寄存器的详细说明见 SFR 定义 18.4。

注意:端口 0 引脚耐 5V 电压(<mark>在整个 VIO 工作范围</mark>),图 18.5 示出了 P0 引脚被过驱动到到高于 VIO(当 VIO 为 3.3V 时)电平时的输入电流范围。端口 0 有两种过驱动方式:正常方式和高阻抗方式。当 P0ODEN 中的对应位为逻辑 0 时,选择正常过驱动方式。在这种方式下,当端口引脚电压达到约 VIO+0.7V 时,引脚需要 150 μA 的峰值过驱动电流。当 P0ODEN中的对应位为逻辑 1 时,选择高阻抗过驱动方式,端口引脚电压不需要任何额外的过驱动电流。引脚被配置为高阻抗过驱动方式时从 VIO 电源消耗的电流比配置为正常过驱动方式时稍大。注意:端口 1 和端口 2 引脚不能被过驱动到高于 VIO 的电平。




图 18.5 端口 0 输入过驱动电流范围

I/O 引脚的输出驱动器特性由端口输出方式寄存器 PnMDOUT 中的对应位决定,每个端口输出驱动器都可被配置为漏极开路或推挽方式。不管交叉开关是否将端口引脚分配给某个数字外设,都需要对端口驱动器的输出方式进行设置。唯一的例外是 SMBus 引脚 (SDA, SCL),不管 PnMDOUT 的设置如何,这两个引脚总是被配置为漏极开路。

当 XBR1 寄存器中的 WEAKPUD 位为 0 时,输出方式为漏极开路的所有引脚的弱上拉都被使能。WEAKPUD 不影响被配置为推挽方式的端口 I/O。当漏极开路输出被驱动为逻辑 0 或引脚被配置为模拟输入方式时,弱上拉被自动关断(禁止)以避免不必要的功率消耗。

寄存器 XBR0 和 XBR1 必须被装入正确的值以选择所需要的数字 I/O 功能。将 XBR1 中的 XBARE 位置 1 即使能交叉开关。不管 XBRn 寄存器的设置如何,在交叉开关被使能之前,外部引脚保持标准端口 I/O 方式 (输入)。对于给定的 XBRn 寄存器设置,可以使用优先权译码表确定 I/O 引脚分配。

注意:为使端口引脚工作在标准端口 I/O 的输出方式,交叉开关必须被使能。当交叉开关被禁止时,端口输出驱动器被禁止。

SFR 定义 18.1 XBR0: 端口 I/O 交叉开关寄存器 0

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_复位值
CP1AE	CP1E	CP0AE	CP0E	SYSCKE	SMB0E	SPI0E	URT0E	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xE1
								UALI
位 7:	CP1AE:	比较器 1	异步输出位	使能位				
	0: CP1A	不连到端	口引脚。					
	1: CP1A	连到端口	引脚。					
位 6:	CP1E:	比较器 1 输	i出使能位					
	0: CP1	不连到端口	1引脚。					
	1: CP1 3	连到端口弓	脚。					
位 5:	CP0AE:	比较器 0	异步输出位	使能位				
	0: CP0A	不连到端	口引脚。					
	1: CP0A	连到端口	引脚。					
位 4:	CP0E:	比较器 0 输	ì出使能位					
	0: CP0	不连到端口	1引脚。					
	1: CP0 i	连到端口弓	脚。					
位 3:	SYSCKE	: /SYSCL	K 输出使	能位				
		CLK 不连						
		CLK 连到						
位 2:		SMBus I/						
		us I/O 不连						
		us I/O 连到		0				
位 1:		SPI I/O 使f						
		O不连到						
				注意: SPI ī	可以被分配	23 个或 4	个 GPIO	引脚。
位 0:		UART I/C						
		Γ I/O 不连						
	1: UAR	ΓTX0, RX	0 连到端口	□引脚 P0.4	和 P0.5。			

SFR 定义 18.2 XBR1: 端口 I/O 交叉开关寄存器 1

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
WEAKPUD	XBARE	T1E	T0E	ECIE		PCA0ME		00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xE2
位 7:		D: 端口						
	0: 弱上挂	立使能(被	配置为模	模拟输入的	岩口 I/O阝	余外)。		
	1: 弱上挂	立禁止。						
位 6:	XBARE:	交叉开关	使能位					
	0: 交叉 3	干关禁止。						
	1: 交叉 3	干关使能。						
位 5:	T1E: T1	使能位						
	0: T1 不	连到端口	引脚。					
	1: T1 连	到端口引起	却。					
位 4:	T0E: T0	使能位						
	0: T0 不	连到端口	引脚。					
	1: T0 连	到端口引起	却。					
位 3:	ECIE: Po	CA0 外部	计数输入值	吏能位				
	0: ECI ₹	「连到端口	引脚。					
	1: ECI 達	连到端口引	脚。					
位 2-0:	PCA0ME	: PCA 模	块 I/O 使	能位				
	000: 所有	有的 PCA I	/O 都不连	三到端口引	却。			
	001: CE	X0 连到端	口引脚。					
	010: CE	X0、CEX	1 连到端口	口引脚。				
	011: CE	X0、CEX	CEX2	连到端口引	脚。			
	100: CE	X0、CEX	CEX2	、CXE3连	到端口引	脚。		
	101: CE	X0、CEX	CEX2	CXE3、C	CXE4 连至	到端口引脚。		
	110: CE	X0、CEX	CEX2	CXE3、C	CXE4、C	XE5 连到端口	コ引脚。	
	111: 保督	刀 目 o						

18.3 通用端口 I/O

未被交叉开关分配的端口引脚和未被模拟外设使用的端口引脚都可以作为通用 I/O。通过对应的端口数据寄存器访问端口 P0~P2,这些寄存器既可以按位寻址也可以按字节寻址。向端口写入时,数据被锁存到端口数据寄存器中,以保持引脚上的输出数据值不变。读端口数据寄存器(或端口位)将总是返回引脚本身的逻辑状态,而与 XBRn 的设置值无关,即使在引脚被交叉开关分配给其它信号时,端口寄存器总是读其对应的端口 I/O 引脚。但在对端口锁存器执行下面的读-修改-写指令(ANL、ORL、XRL、JBC、CPL、INC、DEC、DJNZ)和对端口 SFR 中的某一位执行 MOV、CLR、SETB 期间例外。这些指令读端口寄存器(而不是引脚)的值,修改后再写回端口 SFR。

除了执行通用 I/O 功能之外,P0 和 P1 还可以产生端口匹配事件(如果端口输入引脚的逻辑电平与一个软件控制值匹配)。如果(P0 & P0MASK)不等于(P0MATCH & P0MASK)或如果(P1 & P1MASK)不等于(P1MATCH & P1MASK),则会产生端口匹配事件。该功能允许在 P0 或 P1 输入引脚发生某种变化时软件会得到通知,与 XBRn 的设置无关。如果 EMAT(EIE2.1)被置 1,端口匹配事件可以产生中断。端口匹配事件可以将内部振荡器从 SUSPEND方式唤醒,详见"19.1.1 内部振荡器挂起方式"。

SFR 定义 18.3 PO: 端口 0 寄存器


R/W	复位值							
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0x80

位 7-0: P0.[7:0]

写 一 输出出现在 I/O 引脚(根据交叉开关寄存器的设置)。

- 0: 逻辑低电平输出。
- 1: 逻辑高电平输出。(若相应的 P0MDOUT.n 位 = 0,则为高阻态)。
- 读 一 读那些在 P0MDIN 中被选择为模拟输入的引脚时总是返回 0。被配置为数字输入时直接读端口引脚。
- 0: P0.n 为逻辑低电平。
- 1: P0.n 为逻辑高电平。

SFR 定义 18.4 POMDIN: 端口 0 输入方式寄存器



位 7-0: P0.7 - P0.0 模拟输入配置位(分别对应)

当端口引脚被配置为模拟输入时,其弱上拉、数字驱动器和数字接收器都被禁止。

- 0: 对应的 P0.n 引脚被配置为模拟输入。
- 1:对应的 P0.n 引脚不配置为模拟输入。

SFR 定义 18.5 POMDOUT: 端口 0 输出方式寄存器

复位值	R/W							
00000000								
SFR地址:	位0	位1	位2	位3	位4	位5	位6	位7

位 7-0: P0.7 – P0.0 输出方式配置位(分别对应)。如果 P0MDIN 寄存器中的对应位为逻辑 0,则输出方式配置位被忽略。

0: 对应的 P0.n 输出为漏极开路。

1: 对应的 P0.n 输出为推挽方式。

注: 当 SDA 和 SCL 出现在端口引脚时,总是被配置为漏极开路,与 P0MDOUT 的设置值无关。

SFR 定义 18.6 POSKIP: 端口 0 跳过寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xD4

位 7-0: POSKIP.[7:0]: 端口 0 交叉开关跳过使能位。

这些位选择被交叉开关译码器跳过的端口引脚。作为模拟输入(ADC 或比较器)或特殊功能(VREF 输入、外部振荡器电路、CNVSTR 输入)的引脚应被交叉开关跳过。

0: 对应的 P0.n 不被交叉开关跳过。

1:对应的 P0.n 被交叉开关跳过。

SFR 定义 18.7 POMAT: 端口 0 匹配寄存器

-	R/W	复位值							
									11111111
_	位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xD7

位 7-0: P0MAT[7:0]: 端口 0 匹配值

这些位控制未被屏蔽的 P0 端口引脚的比较值。如果(P0 & P0MASK)不等于(P0MATCH & P0MASK),则会产生端口匹配事件。

SFR 定义 18.8 POMASK: 端口 0 屏蔽寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xC7

位 7-0: P0MASK[7:0]: 端口 0 屏蔽值

这些位选择哪些端口引脚与 POMAT 中存储器的值比较。

0: 对应的 P0.n 引脚被忽略,不能产生端口匹配事件。

1: 对应的 P0.n 引脚被与 P0MAT 中的对应位比较。

SFR 定义 18.9 POODEN: 端口 0 过驱动方式寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xB0

位 7-0: P0.7~P0.0 的高阻抗过驱动方式使能位(分别对应)。

端口引脚被配置为高阻抗过驱动方式时不需要额外的过驱动电流,但选择该方式会导致电源电流稍有增加。当端口引脚被配置为正常过驱动方式时、引脚电压达到约 VIO+0.7V 时,需要约 150 μA 的峰值过驱动电流。

0: 对应的 P0.n 被配置为正常过驱动方式。

1:对应的 P0.n 被配置为高阻抗过驱动方式。

SFR 定义 18.10 P1: 端口 1 寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0	11111111
<u>位</u> 7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0x90

位 7-0: P1.[7:0]

写 一 输出出现在 I/O 引脚(根据交叉开关寄存器的设置)。

- 0: 逻辑低电平输出。
- 1: 逻辑高电平输出。(若相应的 P1MDOUT.n 位 = 0,则为高阻态)。
- 读 一 读那些在 P1MDIN 中被选择为模拟输入的引脚时总是返回 0。被配置为数字输入时直接读端口引脚。
- 0: P1.n 为逻辑低电平。
- 1: P1.n 为逻辑高电平。

SFR 定义 18.11 P1MDIN: 端口 1 输入方式寄存器

R/W	复位值							
								111111111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xF2

位 7-0: P1.7 - P1.0 模拟输入配置位(分别对应)

当端口引脚被配置为模拟输入时,其弱上拉、数字驱动器和数字接收器都被禁止。

- 0: 对应的 P1.n 引脚被配置为模拟输入。
- 1: 对应的 P1.n 引脚不配置为模拟输入。

SFR 定义 18.12 P1MDOUT: 端口 1 输出方式寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xA5

位 7-0: P1.7 – P1.0 输出方式配置位(分别对应)。如果 P1MDIN 寄存器中的对应位为 逻辑 0,则输出方式配置位被忽略。

- 0:对应的 P1.n 输出为漏极开路。
- 1:对应的 P1.n 输出为推挽方式。

SFR 定义 18.13 P1SKIP: 端口 1 跳过寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xD5

位 6-0: P1SKIP[7:0]: 端口 1 交叉开关跳过使能位。

这些位选择被交叉开关译码器跳过的端口引脚。用作模拟输入(ADC 或比较器)或特殊功能(VREF 输入、外部振荡器电路、CNVSTR 输入)的引脚应被交叉开关跳过。

- 0: 对应的 P1.n 不被交叉开关跳过。
- 1: 对应的 P1.n 被交叉开关跳过。

SFR 定义 18.14 P1MAT: 端口 1 匹配寄存器

R/W	复位值							
								11111111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xCF

位 7-0: P1MAT[7:0]: 端口 1 匹配值

这些位控制未被屏蔽的 P1 端口引脚的比较值。如果(P1 & P1MASK)不等于(P1MATCH & P1MASK),则会产生端口匹配事件。

SFR 定义 18.15 PIMASK: 端口 1 屏蔽寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xBF

位 7-0: P1MASK[7:0]: 端口 1 屏蔽值

这些位选择哪些端口引脚与 P1MAT 中存储器的值比较。

- 0: 对应的 P1.n 引脚被忽略,不能产生端口匹配事件。
- 1: 对应的 P1.n 引脚被与 P1MAT 中的对应位比较。

SFR 定义 18.16 P2: 端口 2 寄存器

R/W	复位值							
P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xA0

位 7-0: P2.[7:0]

写 一 输出出现在 I/O 引脚(根据交叉开关寄存器的设置)。

0: 逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P2MDOUT.n=0,则为高阻态)。

读 一 直接读端口引脚。

0: P2.n 为逻辑低电平。

1: P2.n 为逻辑高电平。

SFR 定义 18.17 P2MDIN: 端口 2 输入方式寄存器

R/W	复位值							
								11111111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xF3

位 7-0: P2.7 - P2.0 模拟输入配置位(分别对应)

当端口引脚被配置为模拟输入时,其弱上拉、数字驱动器和数字接收器都被禁止。

0: 对应的 P1.n 引脚被配置为模拟输入。

1: 对应的 P1.n 引脚不配置为模拟输入。

SFR 定义 18.18 P2MDOUT: 端口 2 输出方式寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xA6

位 7-0: P2.7 – P2.0 输出方式配置位(分别对应)。如果 P2MDIN 寄存器中的对应位为逻辑 0,则输出方式配置位被忽略。

0:对应的 P2.n 输出为漏极开路。

1:对应的 P2.n 输出为推挽方式。

SFR 定义 18.19 P2SKIP: 端口 2 跳过寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xD6

位 6-0: P2SKIP[7:0]: 端口 2 交叉开关跳过使能位。

这些位选择被交叉开关译码器跳过的端口引脚。用作模拟输入(ADC 或比较器)或特殊功能(VREF 输入、外部振荡器电路、CNVSTR 输入)的引脚应被交叉开关跳过。

0: 对应的 P2.n 不被交叉开关跳过。

1: 对应的 P2.n 被交叉开关跳过。

表 18.1 端口 I/O 直流电气特性

VDD = 2.0V ~ 5.25V, -40℃到+85℃ (除非特别说明)。

参 数	条件	最小值	典型值	最大值	单 位
输出高电压 (V _{OH})	I _{OH} =-3mA,端口I/O为推挽方式 I _{OH} =-70μA,端口I/O为推挽方式	1.5 1.95		_ _	V
输出低电压(V _{OL})	$VIO = 2.0 \text{ V:}$ $I_{OL} = 70 \mu\text{A}$ $I_{OL} = 8.5 \text{mA}$ $VIO = 4.0 \text{ V:}$ $I_{OL} = 70 \mu\text{A}$ $I_{OL} = 8.5 \text{mA}$			50 750 40 400	mV
输入高电压(V _{III})		TBD			V
输入低电压(V _{IL})		_		TBD	V
输入漏电流	弱上拉禁止	_	< 0.1	TBD	μΑ
弱上拉阻抗		_	100	_	kΩ

19. 振荡器

C8051F41x 器件有一个可编程内部振荡器、一个外部振荡器驱动电路和一个时钟乘法器。可以通过对 OSCICN 和 OSCICL 寄存器编程来使能/禁止内部振荡器和调节其输出频率(如图 19.1 所示)。系统时钟(SYSCLK)可以由内部振荡器、外部振荡器电路或 smaRTClock 振荡器提供。时钟乘法器可以产生三种可能的基本输出:内部振荡器×2、外部振荡器×2 和外部振荡器×4。这些输出可以被分频,可编程的分频系数为:1、2/3、2/4(或 1/2)、2/5、2/6(或 1/3)、2/7。表 19.1 给出了内部振荡器的电气特性。




图 19.1 振荡器框图

19.1 可编程内部振荡器

C8051F41x 器件包含一个可编程内部振荡器,该振荡器在系统复位后被默认为系统时钟。该振荡器的周期可以通过 OSCICL 寄存器(见 SFR 定义 19.2)编程。对于 C8051F41x 器件,OSCICL 寄存器已经过工厂校准,频率为 24.5 MHz。

表 19.1 给出了精密内部振荡器的电气特性。注意:系统时钟可以从内部振荡器分频得到,分频系数由寄存器 OSCICN 中的 IFCN 位设定,可为 1、2、4、8、16、32、64 或 128。复位后的缺省分频系数为 128。

19.1.1 内部振荡器挂起方式

通过向 SUSPEND 位(OSCICN.5)写 1 可以将内部振荡器置于挂起方式。如果系统时钟来自内部振荡器,则外设和 CIP-51 的输入时钟被停止,直到有下面的事件之一发生:

- 端口 0 匹配事件。
- 端口1匹配事件。
- 比较器 0 被使能且输出为逻辑 0。
- 比较器 1 被使能且输出为逻辑 0。
- smaRTClock 振荡器故障事件
- smaRTClock 告警事件

当有一个内部振荡器唤醒事件发生时,不论该事件是否产生中断,内部振荡器、CIP-51和受其影响的外设都恢复正常操作。CPU 从写 SUSPEND 那条指令的下一条指令恢复执行。

SFR 定义 19.1 OSCICN: 内部振荡器控制寄存器

R/W	R	R/W	R	R	R/W	R/W	R/W	复位值
IOSCEN	IFRDY	SUSPEND	-	-	IFCN2	IFCN1	IFCN0	11000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xB2

位 7: IOSCEN: 内部振荡器使能位

0: 内部振荡器禁止。

1: 内部振荡器使能。

位 6: IFRDY: 内部振荡器频率准备好标志

0: 内部振荡器未运行在编程频率。

1: 内部振荡器按编程频率运行。

位 5: SUSPEND: 内部振荡器挂起使能位

向该位写 1 将内部振荡器置于 SUSPEND 模式。当有一个 SUSPEND 模式唤醒事件发生时,内部振荡器恢复运行。

位 4-3: 未用。读 = 00b, 写 = 忽略。

位 2-0: IFCN2-0: 内部振荡器频率控制位

000: SYSCLK 为内部振荡器 128 分频(缺省)。

001: SYSCLK 为内部振荡器 64 分频。

010: SYSCLK 为内部振荡器 32 分频。

011: SYSCLK 为内部振荡器 16 分频。

100: SYSCLK 为内部振荡器 8 分频。

101: SYSCLK 为内部振荡器 4 分频。

110: SYSCLK 为内部振荡器 2 分频。

111: SYSCLK 为内部振荡器不分频。

SFR 定义 19.2 OSCICL: 内部振荡器校准寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-				OSCCAL				可变
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xB3

位 7: 未用。读 = 0b,写 = 忽略。

位 6-0: OSCCAL: 内部振荡器校准寄存器。

这些位决定内部振荡器的周期。对于 C8051F41x 器件,复位值已经过工厂校准,对应 24.5 MHz 的内部振荡器频率。

19.2 外部振荡器驱动电路

外部振荡器电路可以驱动外部晶体、陶瓷谐振器、电容或 RC 网络。也可以使用一个外部 CMOS 时钟提供系统时钟。对于晶体和陶瓷谐振器配置,晶体/陶瓷谐振器必须并接到 XTAL1 和 XTAL2 引脚(见图 19.1,选项 1),还必须在 XTAL1 和 XTAL2 引脚之间并接一个 10MΩ 的电阻。对于 RC、电容或 CMOS 时钟配置,时钟源应接到 XTAL2 引脚(见图 19.1,选项 2、3、4)。必须在 OSCXCN 寄存器中选择外部振荡器类型,还必须正确选择频率控制位 XFCN(见 SFR 定义 19.3)。

注意: 当使用外部振荡器电路时,必须对所用端口引脚进行配置。当外部振荡器电路被配置为晶体/谐振器方式时,端口引脚 P1.0 和 P1.1 分别被用作 XTAL1 和 XTAL2。当外部振荡器电路被配置为 RC、电容或 CMOS 时钟方式时,端口引脚 P1.1 被用作 XTAL2。端口 I/O 交叉开关应配置为跳过被振荡器占用的引脚。当在晶体/陶瓷谐振器、电容或 RC 方式使用外部振荡器电路时,应将所用的端口引脚配置为**模拟输入**。在 CMOS 时钟方式,应将所用的端口引脚配置为**模拟输入**。在 CMOS 时钟方式,应将所用的端口引脚配置为**数字输入**。有关端口输入方式选择的详细信息见"18.2 端口 I/O 初始化"。

可以用定时器 2 或定时器 3 来测量外部振荡器的频率(相对于 smaRTClock 振荡器,详见 "24.2.3 外部/smaRTClock 捕捉方式"。

19.2.1 外部振荡器直接用作定时器时钟

外部振荡器 8 分频是定时器和可编程计数器阵列 (PCA) 的一个时钟选项 (见"24. 定时器"和"25. 可编程计数器阵列 (PCA0)")。当外部振荡器被用作这些外设的时钟而不用作系统时钟时,外部振荡器频率必须小于或等于系统时钟频率。在这种配置下,提供给外设的时钟 (外部振荡器/8) 与系统时钟同步,这种同步的抖动被限制为±0.5 个系统时钟周期。

19.2.2 外部晶体示例

如果使用晶体或陶瓷谐振器作为 MCU 的外部振荡源,则电路为图 19.1 中的选项 1。应从 SFR 定义 19.3(OSCXCN 寄存器)中的晶体列选择外部振荡器频率控制值(XFCN)。例如,一个 12MHz 的晶体要求 XFCN 设置值为 111b。

在晶体振荡器被使能时,振荡器幅度检测电路需要一个建立时间来达到合适的偏置。在使能晶体振荡器和检查 XTLVLD 位之间引入 1ms 的延时可以防止提前将系统时钟切换到外部振荡器。在晶体振荡器稳定之前就切换到外部晶体振荡器可能产生不可预见的后果。建议的步骤如下:

第一步:通过向端口锁存器写 0 强制使 XTAL1 和 XTAL2 引脚为低电平。

第二步:配置 XTAL1 和 XTAL2 为模拟输入。

第三步: 使能外部振荡器。

第四步: 等待至少 1ms。

第五步: 查询 XTLVLD =>1。

第六步:将系统时钟切换到外部振荡器。

注:对于音叉晶体,可能需要等待较长的时间 XTLVLD 才能有效。

外部晶体配置电路中的电容提供晶体正确振荡所需要的负载。从晶体来看,这两个电容是"串联"的,与 XTAL1 和 XTAL2 引脚的寄生电容"并联"。

注:负载电容的大小取决于晶体的振荡频率和生产厂家。计算负载电容值时请参考晶体的数据手册。

例如,使用 32.768 KHz 的音叉晶体,建议的负载电容为 12.5 pF,应采用图 19.1 中的配置 选项 1。负载电容与 XTAL 引脚的寄生电容的总值应为 25 pF。如果每个 XTAL 引脚的寄生电容值为 3 pF,则采用 22 pF 的负载电容后跨接在晶体两端的等效电容为 12.5 pF,如图 19.2 所示。




图 19.2 32.768 KHz 外部晶体示例

注意,晶体振荡器电路对 PCB 布局非常敏感。应将晶体尽可能地靠近器件的 XTAL 引脚,布线应尽可能地短并用地平面屏蔽,以防止其它引线引入噪声或干扰。

19.2.3 外部 RC 示例

如果使用外部 RC 网络作为 MCU 的外部振荡源,则配置电路为图 19.1 中的选项 2。电容不应大于 100pF;但当电容值很小时,PCB 的寄生电容将在总电容中占支配地位。为了确定 OSCXCN 寄存器中所需要的外部振荡器频率控制值(XFCN),首先选择能产生所要求的振荡 频率的 RC 网络值。如果所希望的频率是 100kHz,选 R = $246k\Omega$ 和 C = 50pF:

$$f = \frac{1.23(10^3)}{RC} = \frac{1.23(10^3)}{246 \times 50} = 0.1MHz = 100kHz$$

查 SFR 定义 19.3 中的表,得到所需要的 XFCN 值为 010b。在 RC 方式,将 XFCN 编程为较高的设置值会改善频率精度,但外部振荡器的电源电流增加。

19.2.4 外部电容示例

如使用外部电容作为 MCU 的外部振荡源,则电路为图 19.1 中的选项 3。电容应不大于 100pF; 但当电容值很小时,PCB 的寄生电容将在总电容中占支配地位,使频率偏差很大。为了确定 OSCXCN 寄存器中所需要的外部振荡器频率控制值 (XFCN),选择要用的电容并利用下面的公式计算振荡频率。假设 VDD = 2.0V 和 f = 75 KHz:

$$f = \frac{KF}{C \times V_{DD}}$$

$$0.075MHz = \frac{KF}{C \times 2.0}$$

由于所需要的频率大约为 75 kHz,从 SFR 定义 19.3 的表中选择 K 因子,得到 KF = 7.7: 0.075 MHz = 7.7/(C×2.0)

 $(C \times 2.0) = 7.7/0.075 \text{ MHz}$

C = 102.6/2.0 pF = 51.3 pF

因此,本例中要用的 XFCN 值为 010b。

SFR 定义 19.3 OSCXCN: 外部振荡器控制寄存器

R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
XTLVLD	XOSCMD2	XOSCMD1	XOSCMD0	保留	XFCN2	XFCN1	XFCN0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xB1

位 7: XTLVLD: 晶体振荡器有效标志

(在 XOSCMD=11x 时有效,只读)

0: 晶体振荡器未用或未稳定。

1: 晶体振荡器稳定运行。

位 6-4: XOSCMD2-0: 外部振荡器方式位

00x:外部振荡器电路关闭。

010: 外部 CMOS 时钟方式。

011: 外部 CMOS 时钟方式二分频。

100: RC 振荡器方式。

101: 电容振荡器方式。

110: 晶体振荡器方式。

111: 晶体振荡器方式二分频。

位 3: 保留。读 = 0b, 写 = 忽略。

位 2-0: XFCN2-0: 外部振荡器频率控制位。

000-111: 见下表

XFCN	晶体(XOSCMD=11x)	RC(XOSCMD=10x)	C(XOSCMD=10x)
000	$f \le 20kHz$	f≤25 kHz	K 因子 = 0.87
001	$20 \text{ kHz} < f \le 58 \text{ kHz}$	$25 \text{ kHz} < f \le 50 \text{ kHz}$	K 因子 = 2.6
010	$58 \text{ kHz} < f \le 155 \text{ kHz}$	$50 \text{ kHz} < f \le 100 \text{ kHz}$	K 因子 = 7.7
011	$155 \text{ kHz} < f \le 415 \text{ kHz}$	$100 \text{ kHz} < f \le 200 \text{ kHz}$	K 因子 = 22
100	$415 \text{ kHz} < f \le 1.1 \text{ MHz}$	$200 \text{ kHz} < f \le 400 \text{ kHz}$	K 因子 = 65
101	$1.1 \text{ MHz} < f \le 3.1 \text{ MHz}$	$400 \text{ kHz} < f \le 800 \text{ kHz}$	K 因子 = 180
110	$3.1 \text{ MHz} < \text{f} \le 8.2 \text{ MHz}$	$800 \text{ kHz} < f \le 1.6 \text{ MHz}$	K 因子 = 664
111	8.2 MHz < f≤ 25 MHz	$1.6 \text{ MHz} < f \le 3.2 \text{ MHz}$	K 因子 = 1590

晶体方式(电路见图 19.1,选项 1; XOSCMD=11x) 选择与晶体振荡器频率匹配的 XFCN 值。

RC 方式(电路见图 19.1,选项 2; XOSCMD=10x)

选择与频率范围匹配的 XFCN 值:

 $f = 1.23(10^3)/(R \times C)$, 其中:

f= 振荡器频率 (MHz)

C = 电容值 (pF)

R = 上拉电阻值 $(k\Omega)$

C方式(电路见图 19.1,选项 3; XOSCMD=10x)

根据所期望的振荡器频率选择 K 因子 (KF):

 $f = KF/(C \times VDD)$, 其中:

f = 振荡器频率(MHz)

C = XTAL2 引脚的电容值 (pF)

VDD = MCU 的电源电压值(伏)

19.3 时钟乘法器

时钟乘法器产生 4 倍于输入时钟频率的时钟,经可编程分频电路分频后输出。分频系数为: 1、2/3、2/4(或1/2)、2/5、2/6(或1/3)、2/7。时钟乘法器的输入可以是外部振荡器、内部或外部振荡器 2 分频,因此可以产生三种可能的基本输出:内部振荡器×2、外部振荡器×2和外部振荡器×4,这些输出再由可编程的分频因子分频。

用 CLKMUL 寄存器 (SFR 定义 19.4) 配置时钟乘法器。配置和使能时钟乘法器的步骤如下:

- 1. 通过向寄存器 CLKMUL 写 0x00 来复位时钟乘法器。
- 2. 用 MULSEL 位选择时钟乘法器的输入。
- 3. 用 MULDIV 位选择时钟乘法器输出分频系数。
- 4. 用 MULEN 位使能时钟乘法器 (CLKMUL | = 0x80)。
- 5. 延时大于 5 us。
- 6. 用 MULINIT 位初始化时钟乘法器(CLKMUL | = 0xC0)。
- 7. 查询等待 MULRDY =>1。

注意: 当使用外部振荡器作为时钟乘法器的输入时,外部振荡源必须在乘法器初始化之前被使能并稳定运行。有关外部振荡源选择的详细信息,见 19.4 节。

SFR 定义 19.4 CLKMUL: 时钟乘法器控制寄存器

R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	复位值
MULEN	MULINIT	MULRDY		MULDIV		MUI	LSEL	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: Ox A B

位 7: MULEN: 时钟乘法器使能位

0: 时钟乘法器禁止。

1: 时钟乘法器使能。

位 6: MULINIT: 时钟乘法器初始化控制位 当时钟乘法器被使能时,该位应为 0。时钟乘法器被使能后向该位写 1 将初始 化时钟乘法器。当时钟乘法器稳定后,MULRDY 的读出值为 1。

位 5: MULRDY: 时钟乘法器准备好标志 该只读位指示时钟乘法器的状态。

0: 时钟乘法器未准备好。

1: 时钟乘法器已准备好(锁定)。

位 4-2: MULDIV: 时钟乘法器输出分频系数

这些位控制输出分频系数。

000: 时钟乘法器输出分频系数为1。

001: 时钟乘法器输出分频系数为1。

010: 时钟乘法器输出分频系数为 1。

011: 时钟乘法器输出分频系数为 2/3*。

100: 时钟乘法器输出分频系数为 2/4 (或 1/2)。

101: 时钟乘法器输出分频系数为 2/5*。

110: 时钟乘法器输出分频系数为 2/6 (或 1/3)。

111: 时钟乘法器输出分频系数为 2/7*。

*注:对于这些设置,时钟乘法器输出的占空比不是50%。

位 1-0: MULSEL: 时钟乘法器输入选择位 这两位选择去时钟乘法器的时钟。

MULSEL	选择的输入时钟	时钟乘法器输出 (MULDIV = 000b)
00	内部振荡器/2	内部振荡器×2
01	外部振荡器	外部振荡器×4
10	外部振荡器/2	外部振荡器×2
11	内部振荡器	内部振荡器×4

19.4 系统时钟选择

内部振荡器的起动时间很短,因此可以在使能内部振荡器的 OSCICN 写操作后立即选择 内部振荡器为系统时钟。外部晶体和陶瓷谐振器通常需要较长的启动时间才能达到稳定。当 外部振荡器稳定后,晶体有效标志(寄存器 OSCXCN 中的 XTLVLD)被硬件置 1。在晶体方 式,为了防止读到假 XTLVLD 标志,软件在使能外部振荡器和检查 XTLVLD 之间至少应延 时 1ms。RC 和 C 方式通常不需要启动时间。

寄存器 CLKSEL 中的 CLKSL[1:0]位选择用作系统时钟的振荡源。当选择外部振荡器作为系统时钟时,CLKSL[1:0]必须被设置为 01b。当选择另一振荡源作为系统时钟时,外部振荡器仍然可以给外设(定时器、PCA)提供时钟。系统时钟可以在内部振荡器、外部振荡器、smaRTClock 振荡器和时钟乘法器之间自由切换,只要所选择的时钟源被使能并稳定运行。

SFR 定义 19.6 CLKSEL: 时钟选择寄存器

R	R	R/W	R/W	R	R/W	R/W	R/W	复位值
-	-	CLKDIV		-	保留	CLI	KSL	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xA9

位 7-6: 未用。读 = 00b, 写 = 忽略。

位 5-4: CLKDIV1-0: 输出/SYSCLK 分频值

这些位用于在将/SYSCLK 通过交叉开关输出到一个端口引脚之前对其预分 频。

00: 输出为 SYSCLK。

01:输出为 SYSCLK/2。

10: 输出为 SYSCLK/4。

11: 输出为 SYSCLK/8。

位 3: 未用。读 = 0b, 写 = 忽略。

位 2: 保留。读 = 0b, 必须写 0b。

位 1-0: CLKSL1-0: 系统时钟选择位 这些位选择系统时钟源。

CLKSL	选择的时钟				
00	内部振荡器(由寄存器 OSCICN中的 IFCN 位选择分频系数)				
01	外部振荡器				
10	时钟乘法器				
11	smaRTClock 振荡器				

表 19.1 内部振荡器电气特性

-40℃到+85℃(除非特别说明)

参 数	条 件	最小值	典型值	最大值	单位
内部振荡器频率	复位频率	24	24.5	25	MHz
内部振荡器电源电流(自 VDD)	OSCICN.7 = 1	-0	400	_	μΑ

20. smaRTClock (实时时钟)

C8051F41x器件内部有一个smaRTClock外设(实时时钟)。smaRTClock有一个专用的 32KHz振荡器(可以被配置为使用或不使用晶体)、一个具有告警功能的47位smaRTClock定时器、一个后备电源稳压器和64字节的电池后备SRAM。当后备电源($V_{RTC-BACKUP}$)供电时,即使控制器核掉电,smaRTClock也会保持全功能运行。

当使用32.768KHz的钟表晶体和至少为1V的后备电源时,smaRTClock的47位独立计数器允许时间计数达137年。当电压V_{RTC-BACKUP}大于VDD时,切换逻辑将smaRTClock切换到后备电源。如果smaRTClock定时器达到一个预设值或其振荡器停止,则smaRTClock报警和时钟丢失检测器可以中断CIP-51,将内部振荡器从挂起方式唤醒,或产生器件复位。




图1.10 smaRTClock原理框图

20.1 smaRTClock 接口

smaRTClock 接口包括三个寄存器: RTC0KEY、RTC0ADR 和 RTC0DAT。这些接口寄存器位于 CIP-51 的 SFR 空间,提供对表 20.1 中列出的 smaRTClock 内部寄存器的访问。smaRTClock 内部寄存器只能通过 smaRTClock 接口间接访问。

20.1.1 smaRTClock 锁定和关键码功能

smaRTClock 接口受锁定和关键码功能的保护。在对 RTC0ADR 和 RTC0DAT 进行读或写之前,必须向 smaRTClock 锁定和关键码寄存器(RTC0KEY)按顺序正确地写入关键码。关键码为: 0xA5, 0xF1。写关键码的时间并不重要,但必须按顺序写。如果写关键码的顺序不对或写入了错误的关键码,或者试图进行非法的读或写操作,则对 RTC0ADR 和 RTC0DAT 的后续写和读操作将被禁止,直到下一次系统复位。smaRTClock 接口被解锁,软件可以即可访问 smaRTClock 寄存器,直到进行了一次非法访问、接口被锁定或发生系统复位。

在任何时刻读 RTC0KEY 寄存器都可提供 smaRTClock 接口的状态,不会影响写入顺序。 SFR 定义 20.1 中的 RTC0KEY 寄存器说明列出了每个状态码的定义。

20.1.2 使用 RTC0ADR 和 RTC0DAT 访问 smaRTClock 的内部寄存器

smaRTClock 内部寄存器可以用 RTC0ADR 和 RTC0DAT 进行读和写。RTC0ADR 寄存器 选择后面要读或写的 smaRTClock 内部寄存器。在每次读或写之前,应先检查 BUSY (RTC0ADR.7),以确保 smaRTClock 接口不在进行另一次读或写操作。通过写 RTC0DAT 寄存器来启动一次 smaRTClock 写操作。下面是写 smaRTClock 内部寄存器的一个例子。

第一步:查询BUSY(RTC0ADR.7),直到其返回0值。

第二步: 向 RTC0ADR 写 0x06。该操作选择位于 smaRTClock 地址 0x06 的内部 RTC0CN 寄存器。

第三步: 向 RTC0DAT 写 0。该操作向内部 RTC0CN 寄存器写 0x00。

通过将 smaRTClock 接口的 BUSY 位置 1 来启动一次 smaRTClock 读操作。该操作将由 RTC0ADR 选择的内部寄存器的内容传送到 RTC0DAT。传送的数据将一直保持在 RTC0DAT中,直到进行下一次读或写操作发生。下面是读 smaRTClock 内部寄存器的一个例子。

第一步: 查询 BUSY (RTC0ADR.7), 直到其返回 0 值。

第二步: 向 RTC0ADR 写 0x06。该操作选择位于 smaRTClock 地址 0x06 的内部 RTC0CN 寄存器。

第三步: 向 BUSY 写 1。该操作启动从 RTC0CN 到 RTC0DAT 的数据传送。

第四步:查询BUSY(RTC0ADR.7),直到其返回0值。

第五步:从RTC0DAT读取数据。该数据是RTC0CN寄存器的拷贝。

注: RTC0ADR 和 RTC0DAT 寄存器将保持其状态,直到器件复位。

20.1.3 smaRTClock 接口的自动读功能

当自动读被使能时,每次读 RTC0DAT 都会启动下一次对 smaRTClock 内部寄存器(由 RTC0ADR 选择)的间接读操作。软件只应在每次连续读操作的开始将 BUSY 位置 1。软件在 读 RTC0DAT 之前必须检查 smaRTClock 接口是否忙。通过将 AUTORD(RTC0ADR.6)置 1 来使能自动读。

20.1.4 RTC0ADR 自动增 1 功能

为了便于读和写 48 位的 CAPTURE 和 ALARM 值,RTC0ADR 具有在每次读/写一个 CAPTUREn 或 ALARMn 寄存器之后自动增 1 的功能。该功能加速了设置一个报警值或读取 smaRTClock 定时器值的过程。

表 20.1 smaRTClock 内部寄存器

smaRTClock 地址	smaRTClock 寄存器	寄存器名称	说 明		
$0x00 \sim 0x05$	CAPTUREn	smaRTClock 捕捉寄存器	6 个寄存器。用于设置 47 位的		
			smaRTClock 定时器或读该定时器		
			的值。CAPTUREO的最低位未用。		
0x06	RTC0CN	smaRTClock 控制寄存器	控制 smaRTClock 状态机的工作。		
0x07	RTC0XCN	smaRTClock 振荡器控制	控制 smaRTClock 振荡器的工作。		
		寄存器			
$0x08 \sim 0x0D$	ALARMn	smaRTClock 报警寄存器	6 个寄存器。用于设置 47 位的		
			smaRTClock 报警值。ALARM0的		
			最低位未用。		
0x0E	RAMADDR	smaRTClock 后备 RAM	用作 64 字节 smaRTClock 后备		
		间接地址寄存器	RAM 的索引。		
0x0F	RAMDATA	smaRTClock 后备 RAM	用于读或写由 RAMADDR 指向的		
		间接数据寄存器	字节。		

SFR 定义 20.1 RTC0KEY: smaRTClock 锁定和关键码寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0xAE

位 7-0: RTC0STATE。smaRTClock 状态位

读:

0x00: smaRTClock 接口被锁定。

0x01: smaRTClock 接口被锁定,第一个关键码(0xA5)已被写入,等待第二

个关键码。

0x02: smaRTClock 接口被解锁,第一和第二个关键码(0xA5, 0xF1)已被写

入。

0x03: smaRTClock 接口被禁止,直到下一次复位。

写:

当 RTC0STATE = 0x00 时 (锁定), 写 0xA5 后再写 0xF1 将解锁 smaRTClock 接口。

当 RTC0STATE = 0x01 时(等待第二个关键码),写任何不同于第二个关键码(0xF1)的值将使 RTC0STATE 变为 0x03, smaRTClock 接口被禁止,直到下一次复位。

当 RTC0STATE = 0x02 时 (解锁),任何对 RTC0KEY 的写操作将锁定 smaRTClock 接口。

当 RTC0STATE = 0x03 时(禁止),对 RTC0KEY 的写操作不起作用。

SFR 定义 20.2 RTC0ADR: smaRTClock 地址寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
BUSY	AUTORD	VREGEN	SHORT		RTC0.	ADDR		可变
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:

位 7: BUSY: smaRTClock 接口忙位

向该位写 1 启动一次 smaRTClock 间接读操作。当操作结束时,硬件自动将该位清 0。

0: smaRTClock 不忙。

1: smaRTClock 忙于执行一次读或写操作。

位 6: AUTORD: smaRTClock 接口自动读使能

0:每次 smaRTClock 间接读操作都必须手动写 BUSY 位。

1: 软件读 RTC0DAT 时即启动下一次 smaRTClock 间接读操作。

位 5: VREGEN: 后备电源稳压器使能

当V_{RTC-BACKUP}>VDD时,该位被自动置1。

0: 后备电源稳压器禁止(smaRTClock 由 VDD 供电)。

1: 强制使后备电源稳压器使能(smaRTClock由V_{RTC-BACKUP}供电)。

位 4: SHORT: 短读/写时间使能

0: smaRTClock 读和写持续 4 个时钟周期。

1: smaRTClock 读和写持续 1 个时钟周期。

注:提高 smaRTClock 读和写的速度会使功耗稍有增加。

位 3-0: RTC0ADDR: smaRTClock 接口地址位

这些位选择读/写 RTC0DAT 时的 smaRTClock 内部寄存器。

RTC0ADDR	smaRTClock 内部寄存器
0000	CAPTURE0
0001	CAPTURE1
0010	CAPTURE2
0011	CAPTURE3
0100	CAPTURE4
0101	CAPTURE5
0110	RTC0CN
0111	RTC0XCN
1000	ALARM0
1001	ALARM1
1010	ALARM2
1011	ALARM3
1100	ALARM4
1101	ALARM5
1110	RAMADDR
1111	RAMDATA

注: RTC0ADDR 位在每次对 CAPTUREn 或 ALARMn 内部寄存器进行间接读/ 写操作时增 1。

SFR 定义 20.3 RTC0DAT: smaRTClock 数据寄存器

R/W	复位值							
								可变
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xAD

注: 当向 RTC0DAT 写值时, 软件应避免使用读-修改-写指令

位 7-0: RTC0DAT: smaRTClock 接口数据位。

保持传送到内部 smaRTClock 寄存器或从内部 smaRTClock 寄存器读取的数据, 内部 smaRTClock 寄存器由 RTC0ADR 选择。

20.2 smaRTClock 时钟源

smaRTClock 外设有其自己的时间基准,该时基独立于 SYSCLK。RTCCLK 时基来自 smaRTClock 振荡器电路。该振荡器有两种工作方式: 晶体方式和自振荡方式。晶体方式的振荡频率为 32.768 KHz; 自振荡方式的振荡频率可被配置为大约 20 KHz 或 40 KHz。可以使用 另一个振荡器为参考,用定时器 2 或定时器 3 测量 smaRTClock 振荡器的频率。"24.2.3 外部/smaRTClock 捕捉方式"介绍了如何实现这种测量。

注: smaRTClock 时钟可以被选择为系统时钟和被连接到一个端口引脚。见 SFR 定义 19.5 的 "CLKSEL: 时钟选择"和"18. 端口输入输出"。

20.2.1 使用 smaRTClock 振荡器的晶体方式

当使用晶体方式时,应在 XTAL3 和 XTAL4 之间连接一个 32.768 KHz 的晶体。不需要其他外部元件。下面的步骤说明了如何在软件中启动 smaRTClock 晶体振荡器。

第一步:设置 smaRTClock 为晶体方式 (XMODE = 1)。

第二步: 选项。使能自动增益控制 (AGCEN = 1)。

第三步: *选项*。使能 smaRTClock 偏置加倍 (BIASX2 = 1)。

第四步: 使能 smaRTClock 振荡器电路的电源(RTC0EN = 1)。

第五步: 查询 smaRTClock 时钟有效位 (CLKVLD), 直到晶体振荡器稳定。

第六步: 选项。在晶体振荡器稳定后将 BIASX2 清 0 以节省功耗。

20.2.2 使用 smaRTClock 振荡器的自振荡方式

当使用自振荡方式时,XTAL3 和 XTAL4 引脚应被短接。下面的步骤说明了如何将smaRTClock 配置为使用自振荡方式。

第一步:设置 smaRTClock 为自振荡方式 (XMODE = 0)。

第二步:选择所希望的振荡频率:

要得到约 20 KHz 的频率,设置 BIASX2 = 0。

要得到约 40 KHz 的频率,设置 BIASX2 = 1。

第三步:振荡器会立即起振。

20.2.3 自动增益控制(仅限于晶体方式)

通过将 AGCEN(RTC0XCN.7)置 1 来使能自动增益控制。当自动增益控制被使能时,smaRTClock 振荡器会调整振荡幅值以节省功耗。在那些对振荡器性能要求不高、外部条件稳定的系统中,该方式对延长电池寿命非常有利。

注意: 在自振荡方式下,将 AGCEN 置1会导致 smaRTClock 振荡器频率发生很大变化。

20.2.4 smaRTClock 偏置加倍

通过将 BIASX2(RTC0XCN.5)置 1 来使能 smaRTClock 偏置加倍。当 smaRTClock 偏置加倍被使能时,smaRTClock 的偏置电流加倍,可获得更可口的振荡器性能。当 smaRTClock 振荡器性工作于自振荡方式时,振荡频率从 20 KHz 增加到 40 KHz。当工作于晶体方式时,BIASX2 = 1 会使振荡器更不易受外部条件的影响。使能 smaRTClock 偏置加倍功能会增加 smaRTClock 的功耗,因此,不建议在功耗关键的系统中使用。

20.2.5 smaRTClock 时钟丢失检测器

smaRTClock 时钟丢失检测器是一个电稳态电路,在 MCLKEN (RTC0XCN.6) 置 1 时被使能。当 smaRTClock 时钟丢失检测器被使能时,如果 RTCCLK 保持高或低电平的时间大于50 微秒,OSCFAIL (RTC0XCN.5)被硬件置 1。smaRTClock 时钟丢失检测器超时会触发三个事件:

- 1. 将内部振荡器从 SUSPEND 方式唤醒。
- 2. smaRTClock 中断(如果 smaRTClock 中断被允许)。
- 3. MCU 复位(如果 smaRTClock 被使能为复位源)。

注意: 当改变 RTC0CN 中的振荡器设置时, smaRTClock 时钟丢失检测器应被禁止。

内部寄存器定义 20.4 RTC0CN: smaRTClock 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
RTC0EN	MCLKEN	OSCFAIL	RTC0TR	RTC0AEN	ALRM	RTC0SET	RTC0CAP	可变
位7	位6	位5	位4	位3	位2	位1	位0	smaRTClock
								地址:
								0x06

注: 该寄存器不是 SFR, 只能通过 RTC0ADR 和 RTC0DAT 间接访问。

- 位 7: RTC0EN: smaRTClock 使能位
 - 0: smaRTClock 偏置和晶体振荡器禁止。smaRTClock 只能由 VDD 供电。
 - 1: smaRTClock 偏置和晶体振荡器使能。如果 VDD 掉电, smaRTClock 可切换到后备电池。
- 位 6: MCLKEN: smaRTClock 时钟丢失检测器使能位 当被使能时,如果 smaRTClock 时钟频率低于约 20 KHz,则 smaRTClock 时钟丢 失检测器将 OSCFAIL 置 1。
 - 0: smaRTClock 时钟丢失检测器禁止。
 - 1: smaRTClock 时钟丢失检测器使能。
- 位 5: OSCFAIL: smaRTClock 时钟故障标志 当 smaRTClock 时钟丢失检测器发生超时时,该位被硬件置 1。当 smaRTClock 中断被使能时,该位置 1 会导致 CPU 转向 smaRTClock 中断服务程序。该位不能 被硬件自动清 0。
- 位 4: RTC0TR: smaRTClock 定时器运行控制
 - 0: smaRTClock 定时器保持其当前值。
 - 1: smaRTClock 定时器每个 smaRTClock 时钟周期增 1。
- 位 3: RTC0AEN: smaRTClock 报警使能位
 - 0: smaRTClock 报警事件禁止。
 - 1: smaRTClock 报警事件使能。
- 位 2: ALRM: smaRTClock 报警事件标志 当 smaRTClock 定时器值大于或等于 ALARMn 寄存器的值时,该位被硬件置 1。 当 smaRTClock 中断被使能时,该位置 1 会导致 CPU 转向 smaRTClock 中断服务程序。该位不能被硬件自动清 0。
- 位 1: RTC0SET: smaRTClock 设置位 向该位写 1 导致 CAPTUREn 寄存器中的 47 位数值被传送到 smaRTClock 定时器。一旦传送结束,该位被硬件自动清 0。
- 位 0: RTC0CAP: smaRTClock 捕捉位 向该位写 1 导致 47 位的 smaRTClock 定时器值被传送到 CAPTUREn 寄存器。一 旦传送结束,该位被硬件自动清 0。

内部寄存器定义 20.5 RTC0XCN: smaRTClock 振荡器控制寄存器

R/W	R/W	R/W	R	R	R	R	R	复位值
AGCEN	XMODE	BIASX2	CLKVLD	-	-	-	VBATEN	可变
位7	位6	位5	位4	位3	位2	位1	位0	smaRTClock 地址:

注: 该寄存器不是 SFR, 只能通过 RTC0ADR 和 RTC0DAT 间接访问。

- 位 7: AGCEN: 晶体振荡器自动增益控制使能位(仅限于晶体方式)
 - 0: 自动增益控制禁止。
 - 1: 自动增益控制使能。
- 位 6: XMODE: smaRTClock 方式选择位 该位选择 smaRTClock 是否使用晶体。
 - 0: smaRTClock 时钟被配置为自振荡方式。
 - 1: smaRTClock 时钟被配置为晶体方式。
- 位 5: BIASX2: smaRTClock 偏置加倍使能位
 - 0: smaRTClock 报警事件禁止。
 - 1: smaRTClock 报警事件使能。
- 位 4: CLKVLD: smaRTClock 时钟有效标志位

当 smaRTClock 晶体振荡器接近稳定时,该位被硬件置 1。当 smaRTClock 工作在自振荡方式时(XMODE = 0),该位的读出值总是为 1。在使能 smaRTClock 振荡器电路后,应至少经过 1ms 再检查该位的状态。不应将该位用于振荡器失效检测(应使用 RTC0CN 中的 OSCFAIL)。

- 位 3-1: 未用。读 = 000b, 写 = 忽略。
- 位 0: VBATEN: smaRTClock的VBAT标志

注: 当 smaRTClock 被禁止时(RTC0EN = 0),该位的读出值总是为 1。

当 smaRTClock 被使能时 (RTC0EN = 1):

- 0: smaRTClock 由 VDD 供电。
- 1: smaRTClock由V_{RTC-BACKUP}电源供电。

20.3 smaRTClock 定时器和报警功能

smaRTClock 定时器是一个 47 位的计数器,在运行时(RTC0TR = 1),每个 RTCCLK 周期增 1。该定时器有报警功能,报警功能可以被设置为在某一特定时间产生中断、复位 MCU或将内部振荡器从 SUSPEND 方式唤醒。

20.3.1 设置和读取 smaRTClock 定时器值

用 6 个 CAPTUREn 寄存器设置和读取 47 位的 smaRTClock 定时器值。注意:在读取或设置定时器值之前不需要停止定时器。可用下面的步骤设置定时器值:

第一步:将 47 位的设置值写入 CAPTUREn 寄存器(CAPTUREO 的最低位未用)。

第二步: 向 RTC0SET 写 1。该操作将 CAPTUREn 寄存器的内容传送到定时器。

第三步: 当 RTC0SET 被硬件清 0 时操作结束。

可用下面的步骤读当前的定时器值:

第一步: 向 RTC0CAP 写 1。该操作将定时器的内容传送到 CAPTUREn 寄存器(smaRTClock 定时器的最低位为 CAPTURE0.1)。

第二步: 查询 RTC0CAP, 直到其被硬件清 0。

第三步:可以从 CAPTUREn 寄存器读取定时器的快照值。

20.3.2 设置 smaRTClock 报警值

smaRTClock 报警功能将 47 位的 smaRTClock 定时器值与 ALARMn 寄存器的值进行比较。该位被硬件置 1。如果 smaRTClock 定时器值大于或等于 ALARMn 寄存器的值,则会触发一个报警事件。如果 smaRTClock 中断被使能,CIP-51 会在发生报警事件时转向 smaRTClock 中断服务程序。如果 smaRTClock 被使能为复位源,则发生报警事件时 MCU 将被复位。smaRTClock 报警事件还可以将内部振荡器从 SUSPEND 方式唤醒。

可用下面的步骤设置 smaRTClock 报警:

第一步: 禁止 smaRTClock 报警事件(RTC0AEN = 0)。

第二步:将 ALARMn 寄存器设置为期望值。

第三步: 使能 smaRTClock 报警事件(RTC0AEN = 1)。

注: 当发生了报警事件且 smaRTClock 中断被允许时,软件应清除 ALRM 位并将 ALARM5~0 寄存器设置为最大可能值,以防止产生连续的报警中断。

内部寄存器定义 20.6 CAPTUREn: smaRTClock 定时器捕捉寄存器

R/W	复位值							
								11111111
位7	位6	位5	位4	位3	位2	位1	位0	

smaRTClock 地址:

CAPTURE0: 0x00; CAPTURE1: 0x01; CAPTURE2: 0x02; CAPTURE3: 0x03; CAPTURE4: 0x04; CAPTURE5: 0x05;

注:该寄存器不是SFR,只能通过RTC0ADR和RTC0DAT间接访问。

位 7-0: CAPTUREn: smaRTClock 设置/捕捉值 这 6 个寄存器(CAPTURE5 ~ CAPTURE0)用于读或设置 47 位的 smaRTClock 定时器。当 RTC0SET 或 RTC0CAP 位被置 1 时,数据被传送到 smaRTClock 定时器或从 smaRTClock 定时器读出。

注: CAPTUREO 的 LSB 未用。47 位 smaRTClock 定时器的 LSB 将出现在 CAPTUREO.1。

内部寄存器定义 20.7 ALARMn: smaRTClock 报警寄存器

R/W	复位值							
								111111111
位7	位6	位5	位4	位3	位2	位1	位0	

smaRTClock 地址:

ALARM0: 0x08; ALARM1: 0x09; ALARM2: 0x0A; ALARM3: 0x0B; ALARM4: 0x0C; ALARM5: 0x0D;

注:该寄存器不是 SFR,只能通过 RTC0ADR 和 RTC0DAT 间接访问。

位 7-0: ALARMn: smaRTClock 报警目标值 这 6 个寄存器 (ALARM5 ~ ALARM0)用于设置 smaRTClock 定时器的报警事件。 当更新这些寄存器 1 时,smaRTClock 报警应被禁止(RTC0AEN = 0)。

注: ALARMO 的 LSB 未用。47 位 smaRTClock 定时器的 LSB 将与 ALARMO.1 比较。

20.4 后备稳压器和后备 RAM

smaRTClock包含一个后备电源稳压器,可以在VDD掉电时保持smaRTClock全功能运行。后备电源稳压器对 $V_{RTC-BACKUP}$ 电源电压进行稳压,稳压范围为 1 \sim 5.25V。当 $V_{RTC-BACKUP}$ 引脚的电压大于VDD时,切换电路会自动将smaRTClock的电源切换到后备电源。

smaRTClock 还包含 64 字节的后备 RAM。该存储器可以用内部寄存器 RAMADDR 和RAMDATA 间接读和写。

内部寄存器定义 20.8 RAMADDR: smaRTClock 后备 RAM 地址寄存器

	R/W	复位值							
<u>. </u>	位7	位6	位5	位4	位3	位2	位1	位0	smaRTClock 地址: 0x0E

注:该寄存器不是 SFR,只能通过 RTC0ADR 和 RTC0DAT 间接访问。

位 7-0: RAMADDR: smaRTClock 电池后备 RAM 地址位 这些位选择对 RAMDATA 操作时的 smaRTClock 后备 RAM 字节。该地址在每次 读或写 RAMDATA 后自动增 1。

内部寄存器定义 20.9 RAMDATA: smaRTClock 后备 RAM 数据寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	smaRTClock 地址: 0x0F

注:该寄存器不是 SFR,只能通过 RTC0ADR 和 RTC0DAT 间接访问。

位 7-0: RAMDATA: smaRTClock 电池后备 RAM 数据位 这些位提供对 smaRTClock 后备 RAM 字节(由 RAMADDR 选择)的读和写访问。

读和写 RAMDATA 将地址 RAMADDR 中的值装入 RTC0DAT。下面的例子将 0xA5 写入 RAM 地址 0x20,并从该地址读回到一个临时变量:

```
// C语言实现:
unsigned char temp = 0x00;
// 解锁smaRTClock接口
RTCOKEY = 0xA5;
RTCOKEY = 0xF1;
// 使能smaRTClock
RTCOADR = 0x06;
                                 // 寻址RTC0CN寄存器
RTCODAT = 0x80;
                                  // 使能smaRTClock
while ((RTC0ADR & 0x80) == 0x80); // 查询BUSY位
// 写smaRTClock RAM
RTCOADR = 0x0E;
                                  // 寻址RAMADDR寄存器
RTCODAT = 0x20;
                                  // 写地址0x20到RAMADDR
while ((RTCOADR & 0x80) == 0x80); // 查询BUSY位
                                  // 寻址RAMDATA寄存器
RTCOADR = 0x0F;
                                  // 写0xA5到RAM地址0x20
RTCODAT = 0xA5;
                                  //查询BUSY位
while ((RTCOADR & 0x80) == 0x80);
// 读smaRTClock RAM
                                  // 寻址RAMADDR寄存器
RTCOADR = 0x0E;
RTCODAT = 0x20;
                                  // 写地址0x20到RAMADDR
while ((RTCOADR & 0x80) == 0x80); //查询BUSY位
RTCOADR = 0x0F;
                                  // 寻址RAMDATA寄存器
                                  // 启动对RAMDATA寄存器的读操作
RTCOADR = 0x80;
while ((RTC0ADR & 0x80) == 0x80);
                                 //查询BUSY位
                                  // 读RAM地址0x20的值
temp = RTC0DAT;
```

; 汇编语言实现:

;解锁smaRTClock接口 mov RTC0KEY, #0A5h mov RTC0KEY, #0F1h

; 使能smaRTClock

mov RTC0ADR, #06h mov RTC0DAT, #080h

L0: mov A, RTC0ADR jb ACC.7, L0

; 写smaRTClock RAM

mov RTC0DAT, #20h

L1: mov A, RTC0ADR jb ACC.7, L1

> mov RTCOADR, #0Fh mov RTCODAT, #0A5h

L2: mov A, RTC0ADR jb ACC.7, L2

; 读smaRTClock RAM

mov RTC0ADR, #0Eh mov RTC0DAT, #20h

L3: mov A, RTC0ADR jb ACC.7, L3

mov RTCOADR, #0Fh orl RTCOADR, #80h

L4: mov A, RTC0ADR jb ACC.7, L4 movR0, #80h mov@R0, RTC0DAT

; 寻址RTC0CN寄存器

; 使能smaRTClock

; 查询BUSY位

mov RTCOADR, #0Eh ; 寻址RAMADDR寄存器

; 写地址0x20到RAMADDR

; 查询BUSY位

; 寻址RAMDATA寄存器

;写0xA5到RAM地址0x20

; 查询BUSY位

; 寻址RAMADDR寄存器

;写地址0x20到RAMADDR

; 查询BUSY位

; 寻址AMDATA寄存器

; 启动对RAMDATA寄存器的读操作

; 查询BUSY位

;将RAM地址0x20的值读入128字节的内部RAM

为了减少读和写 64 字节 RAM 所需要的指令数,RAMADDR 在每次读或写后自动增 1。下面的 C 例程将 64 字节的 RAM 都初始化为 0xA5,并使用自动增 1 功能将该值从 RAM 复制 到一个数组中:

```
// C语言实现:
unsigned char RAM_data[64] = 0x00;
unsigned char addr;
// 解锁smaRTClock, 使能smaRTClock
// 写整个smaRTClock RAM
                                 // 寻址RAMADDR寄存器
RTCOADR = 0x0E;
                                 // 写地址0x00到RAMADDR
RTCODAT = 0x00;
                                 // 查询BUSY位
while ((RTCOADR & 0x80) == 0x80);
RTCOADR = 0x0F;
                                 // 寻址RAMDATA寄存器
for (addr = 0; addr < 64; addr++)
   RTCODAT = 0xA5;
                                  // 写0xA5到每个RAM地址
   while ((RTC0ADR & 0x80) == 0x80);// 查询BUSY位
}
// 读整个smaRTClock RAM
RTCOADR = 0x0E;
                                 // 寻址RAMADDR寄存器
                                  // 写地址0x00到RAMADDR
RTCODAT = 0x00;
while ((RTCOADR & 0x80) == 0x80); // 查询BUSY位
                                  // 寻址RAMDATA寄存器
RTCOADR = 0x0F;
for (addr = 0; addr < 64; addr++)
                                 // 启动对RAMDATA寄存器的读操作
   RTCOADR = 0x80;
  while ((RTCOADR & 0x80) == 0x80);// 查询BUSY位
                            // 复制整个RAM中的数据
  RAM_data[addr] = RTC0DAT;
}
```

21. SMBus

SMBus I/O接口是一个双线的双向串行总线。SMBus完全符合系统管理总线规范 2.0 版,与I²C串行总线兼容。系统控制器对接口的读写操作都是以字节为单位的,由SMBus接口自动控制数据的串行传输。在作为主或从器件时,数据传输的最大速率可达系统时钟频率的十分之一(这可能比SMBus的规定速度要快,取决于所使用的系统时钟)。可以采用延长低电平时间的方法协调同一总线上不同速度的器件。

SMBus 可以工作在主和/或从方式,一个总线上可以有多个主器件。SMBus 提供了 SDA (串行数据) 控制、SCL (串行时钟) 产生和同步、仲裁逻辑以及起始/停止的控制和产生电路。有三个与 SMBus 相关的特殊功能寄存器: SMB0CF 配置 SMBus,SMB0CN 控制 SMBus 的状态,SMB0DAT 为数据寄存器,用于发送和接收 SMBus 数据和从器件地址。




图 21.1 SMBus 原理框图

21.1 支持文档

假设读者熟悉或有条件阅读下列支持文档:

- 1. I²C使用手册 (AN10216-01), 菲力浦半导体。
- 2. 系统管理总线规范—2.0 版, SBS 开发者论坛。

21.2 SMBus 配置

图 21.2 给出了一个典型的 SMBus 配置。SMBus 接口的工作电压可以在 3.0V 和 5.0V 之间,总线上不同器件的工作电压可以不同。SCL (串行时钟) 和 SDA (串行数据) 线是双向的,必须通过一个上拉电阻或等效电路将它们连到电源电压。连接在总线上的每个器件的 SCL 和 SDA 都必须是漏极开路或集电极开路的,因此当总线空闲时,这两条线都被拉到高电平。总线上的最大器件数只受规定的上升和下降时间的限制,上升和下降时间分别不能超过 300ns 和 1000ns。




图 21.2 典型 SMBus 配置

注:建议将 SDA 和 SDL 引脚配置为高阻抗过驱动模式。详见"18.端口输入输出"。

21.3 SMBus 操作

有两种可能的数据传输类型:从主发送器到所寻址的从接收器(写)和从被寻址的从发送器到主接收器(读)。这两种数据传输都由主器件启动,主器件还在 SCL 上提供串行时钟。 SMBus 接口可以工作在主方式或从方式,总线上可以有多个主器件。如果两个或多个主器件同时启动数据传输,仲裁机制将保证有一个主器件会赢得总线。注意:没有必要在一个系统中指定某个器件作为主器件;任何一个发送起始条件(START)和从器件地址的器件就成为该次数据传输的主器件。

一次典型的 SMBus 数据传输包括一个起始条件(START)、一个地址字节(位 7-1: 7 位 从地址; 位 0: R/W 方向位)、一个或多个字节的数据和一个停止条件(STOP)。每个接收的字节(由一个主器件或从器件)都必须用 SCL 高电平期间的 SDA 低电平(见图 21.3)来确认(ACK)。如果接收器件不确认(ACK),则发送器件将读到一个"非确认"(NACK),这用 SCL 高电平期间的 SDA 高电平表示。

方向位(R/W)占据地址字节的最低位。方向位被设置为逻辑1表示这是一个"读"(READ)操作,方向位为逻辑0表示这是一个"写"(WRITE)操作。

所有的数据传输都由主器件启动,可以寻址一个或多个目标从器件。主器件产生一个起始条件,然后发送地址和方向位。如果本次数据传输是一个从主器件到从器件的写操作,则主器件每发送一个数据字节后等待来自从器件的确认。如果是一个读操作,则由从器件发送数据并等待主器件的确认。在数据传输结束时,主器件产生一个停止条件,结束数据交换并释放总线。图 21.3 示出了一次典型的 SMBus 数据传输过程。




图 21.3 SMBus 数据传输

21.3.1 总线仲裁

一个主器件只能在总线空闲时启动一次传输。在一个停止条件之后或 SCL 和 SDA 保持高电平已经超过了指定时间(见"21.3.4 SCL 高电平超时"),则总线是空闲的。两个或多个主器件可能在同一时刻产生起始条件,所以使用仲裁机制迫使一个主器件放弃总线。这些主器件继续发送起始条件,直到其中一个主器件发送高电平而其它主器件在 SDA 上发送低电平。由于总线是漏极开路的,因此被拉为低电平。试图发送高电平的主器件将检测到 SDA 上的低电平而退出竞争。赢得总线的器件继续其数据传输过程,而未赢得总线的器件成为从器件。该仲裁机制是非破坏性的:总会有一个器件赢得总线,不会发生数据丢失。

21.3.2 时钟低电平扩展

SMBus提供一种与I²C类似的同步机制,允许不同速度的器件共存于同一个总线上。为了使低速从器件能与高速主器件通信,在传输期间采取低电平扩展。从器件可以临时保持SCL为低电平以扩展时钟低电平时间,这实际上相当于降低了串行时钟频率。

21.3.3 SCL 低电平超时

如果 SCL 线被总线上的从器件保持为低电平,则不能再进行通信,并且主器件也不能强制 SCL 为高电平来纠正这种错误情况。为了解决这一问题,SMBus 协议规定:参加一次数据传输的器件必须检查时钟低电平时间,若超过 25ms 则认为是"超时"。检测到超时条件的器件必须在 10ms 以内复位通信电路。

当 SMB0CF 中的 SMBTOE 位被置位时,定时器 3 被用于检测 SCL 低电平超时。定时器 3 在 SCL 为高电平时被强制重装载,在 SCL 为低电平时开始计数。如果定时器 3 被使能并且溢出周期被配置为 25ms(且 SMBTOE 被置 1),则可在发生 SCL 低电平超时事件时用定时器 3 中断服务程序对 SMBus 复位(禁止后重新使能)。

21.3.4 SCL 高电平 (SMBus 空闲) 超时

SMBus 标准规定:如果一个器件保持 SCL 和 SDA 线为高电平的时间超过 50 微秒,则认为总线处于空闲状态。当 SMB0CF 中的 SMBFTE 位被置 1 时,如果 SCL 和 SDA 保持高电平的时间超过 10 个 SMBus 时钟周期,总线将被视为空闲。如果一个 SMBus 器件正等待产生一个主起始条件,则该起始条件将在总线空闲超时之后立即产生。注意:总线空闲超时检测需要一个时钟源,即使对从器件方式也不例外。建议使能总线空闲超时检测。

21.4 SMBus 的使用

SMBus 可以工作在主方式或从方式。接口电路提供串行传输的时序和移位控制;更高层的协议由用户软件实现。SMBus 接口提供下述与应用无关的特性:

- 以字节为单位的串行数据传输;
- SCL 时钟信号产生(只限于主方式)及 SDA 数据同步;
- 超时/总线错误识别(在配置寄存器 SMB0CF 中定义);
- START/STOP 定时、检测和产生;
- 总线仲裁:
- 中断产生;
- 状态信息。

每次数据字节或从地址传输都产生 SMBus 中断。发送数据时在 ACK 周期后产生中断,使软件能读取接收到的 ACK 值;接收数据时在 ACK 周期之前产生中断,使软件能确定要发出的 ACK 值。有关传输时序的详细信息见"21.5 SMBus 传输方式"。

主器件产生起始条件时也会产生一个中断,指示数据传输开始;从器件在检测到停止条件时产生一个中断,指示数据传输结束。软件应通过读 SMB0CN(SMBus 控制寄存器)来确定 SMBus 中断的原因。SMB0CN 寄存器的说明见"21.4.2 SMB0CN 控制寄存器"。表 21.4 给出了快速 SMB0CN 译码参考。

SMBus 配置选项包括:

- 超时检测(SCL低电平超时和/或总线空闲超时);
- SDA 建立和保持时间扩展:
- 从事件使能/禁止
- 时钟源选择。

这些选项在 SMB0CF 寄存器中设定,见 "21.4.1 SMBus 配置寄存器"。

21.4.1 SMBus 配置寄存器

SMBus 配置寄存器(SMB0CF)用于使能 SMBus 主和/或从方式,选择 SMBus 时钟源和设置 SMBus 时序和超时选项。当 ENSMB 位被置 1 时,SMBus 的所有主和从事件都被允许。可以通过将 INH 位置 1 来禁止从事件。在从事件被禁止的情况下,SMBus 接口仍然监视 SCL和 SDA 引脚;但在接收到地址时会发出 NACK(非确认)信号,并且不会产生任何从中断。当 INH 被置位时,在下一个起始条件(START)后所有的从事件都将被禁止(当前传输过程的中断将继续)。

SMBCS1-0 位选择 SMBus 时钟源(见表 21.1),时钟源只在主方式或空闲超时检测被使能时使用。当 SMBus 接口工作在主方式时,所选择的时钟源的溢出周期决定 SCL 低电平和高电平的最小时间,该最小时间由下面的方程 21.1 给出。注意,SMBus 可以与其它外设共享该时钟源,前提是时钟源定时器一直保持运行状态。例如,定时器 1 溢出可以同时用于产生 SMBus 和 UART 波特率。

表 21.1 SMBus 时钟源选择

SMBCS1	SMBCS0	SMBus 时钟源
0	0	定时器0溢出
0	1	定时器1溢出
1	0	定时器 2 高字节溢出
1	1	定时器 2 低字节溢出

$$T_{\textit{HighMin}} = T_{\textit{LowMin}} = \frac{1}{f_{\textit{ClockSourceOverflow}}}$$

方程 21.1 最小 SCL 高和低电平时间

其中 $T_{HighMin}$ 为最小SCL高电平时间, T_{LowMin} 为最小SCL低电平时间, $f_{ClockSourceOverflow}$ 为时钟源的溢出频率。

所选择的时钟源应被配置为能产生由方程 21.1 所定义的最小 SCL 高电平和低电平时间。 当接口工作在主方式时(并且 SCL 不被总线上的任何其它器件驱动),典型的 SMBus 位速率 可由下面的方程 21.2 估算:

位速率 =
$$\frac{f_{ClockSourceOverflow}}{3}$$

方程 21.2 典型 SMBus 位速率

图 21.4 给出了由方程 21.2 定义的典型SCL波形。注意,T_{HIGH}通常为T_{LOW}的两倍。实际的 SCL输出波形可能会因总线上有其它器件而发生改变(SCL可能被低速从器件扩展低电平,或 被其它参与竞争的主器件驱动为低电平)。当工作在主方式时,位速率不能超过由方程 21.1 定义的极限值。




图 21.4 典型的 SMBus SCL 波形

设置 EXTHOLD 位为逻辑 1 将扩展 SDA 线的最小建立时间和保持时间。最小 SDA 建立时间定义了在 SCL 上升沿到来之前 SDA 的最小稳定时间。最小 SDA 保持时间定义了在 SCL 下降沿过去之后 SDA 继续保持稳定的最小时间。SMBus 规定的最小建立和保持时间分别为 250ns 和 300ns。必要时应将 EXTHOLD 位置 1,以保证最小建立和保持时间符合 SMBus 规范。表 21.2 列出了对应两种 EXTHOLD 设置情况的最小建立和保持时间。当 SYSCLK 大于 10MHz 时,通常需要扩展建立和保持时间。

注: 当 SCL 工作在大于 100 KHz 时, EXTHOLD 应被清 0。

EXTHOLD	最小 SDA 建立时间	最小 SDA 保持时间
0	T _{low} - 4 个系统时钟 或 1 个系统时钟 + 软件 延时 [†]	3 个系统时钟
1	11 个系统时钟	12 个系统时钟

表 21.2 最小 SDA 建立和保持时间

[†]发送ACK位和所有数据传输中MSB的建立时间。软件延时发生在写SMB0DAT或ACK到SI被清除之间。注意,如果写ACK和清除SI发生在同一个写操作,则软件延时为 0。

当 SMBTOE 位被置 1 的情况下,定时器 3 应被配置为以 25ms 为周期溢出,以检测 SCL 低电平超时。SMBus 接口在 SCL 为高电平时强制重装载定时器 3,并允许定时器 3 在 SCL 为低电平时开始计数。应使用定时器 3 中断服务程序对 SMBus 通信复位,这可通过先禁止然后再重新使能 SMBus 接口来实现。

通过将 SMBFTE 位置 1 来使能 SMBus 总线超时检测。当该位被置 1 时,如果 SCL 和 SDA 保持高电平的时间超过 10 个 SMBus 时钟周期(见图 21.4),总线将被视为空闲。当检测到空闲超时时,SMBus 接口的响应就如同检测到一个停止条件(产生中断,STO 被置 1)。建议使能总线空闲超时检测。

SFR 定义 21.1 SMB0CF: SMBus 配置寄存器

R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	复位值
ENSMB	INH	BUSY	EXTHOLD	SMBTOE	SMBFTE	SMBCS1	SMBCS0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: OvC1

位 7: ENSMB: SMBus 使能

该位使能/禁止 SMBus 串行接口。当被使能时,接口一直监视 SDA 和 SCL 引脚。

0: 禁止 SMBus 接口。

1: 使能 SMBus 接口。

位 6: INH: SMBus 从禁止

当该位被设置为逻辑 1 时,SMBus 接口不产生从事件中断。这实际上相当于将SMBus 从器件移出总线。主方式中断不受影响。

0: SMBus 从方式使能。

1: SMBus 从方式禁止。

位 5: BUSY: SMBus 忙状态标志

当正在进行一次传输时,该位由硬件置 1。当检测到停止条件或空闲超时时,该位被清 0。

位 4: EXTHOLD: SMBus 建立和保持时间扩展允许

该位控制 SDA 的建立和保持时间。

0: 禁止 SDA 建立和保持时间扩展。

1: 允许 SDA 建立和保持时间扩展

位 3: SMBTOE: SMBus SCL 超时检测允许位

该位允许/禁止 SCL 低电平超时检测。当被置 1 时,SMBus 接口在 SCL 为高电平时强制重装载定时器 3,并允许定时器 3 在 SCL 为低电平时开始计数。如果定时器 3 被配置为分割方式 (两个 8 位计数器,T3SPLIT 被置 1),则当 SCL 为高电平时,只有定时器 3 的高字节被重装载。应将定时器 3 编程为每 25ms 产生一次中断,并使用定时器 3 中断服务程序对 SMBus 复位。

位 2: SMBFTE: SMBus 空闭超时检测允许位

当该位被置1时,如果SCL和SDA保持高电平的时间超过10个SMBus时钟周期,总线将被视为空闲。

位 1-0: SMBCS1-SMBCS0: SMBus 时钟源选择位

这两位选择用于产生 SMBus 位速率的时钟源。应根据方程 21.1 配置所选器件的时钟源。

SMBCS1	SMBCS0	SMBus 时钟源
0	0	定时器0溢出
0	1	定时器 1 溢出
1	0	定时器 2 高字节溢出
1	1	定时器 2 低字节溢出

21.4.2 SMBus 控制寄存器

SMBus 控制寄存器(SMB0CN)用于控制 SMBus 接口和提供状态信息(见 SFR 定义 21.2)。 SMB0CN 中的高 4 位(MASTER、TXMODE、STA 和 STO)组成一个状态向量,可利用该状态向量转移到中断服务程序。MASTER 和 TXMODE 分别指示主/从状态和发送/接收方式。

STA 和 STO 指示自上次 SMBus 中断以来检测到一个起始(START)和/或停止条件(STOP)。当 SMBus 工作在主方式时,STA 和 STO 还用于产生起始和停止条件。当总线空闲时,向 STA 写 1 将使 SMBus 接口进入主方式并产生一个起始条件。在产生起始条件后 STA 不能由硬件清除,必须用软件清除。在主方式,向 STO 写 1 将使 SMBus 接口产生一个停止条件,并在下一个 ACK 周期之后结束当前的数据传输。如果 STA 和 STO 都被置位(在主方式),则发送一个停止条件后再发送一个起始条件。

当 SMBus 接口作为接收器时,写 ACK 位定义要发出的 ACK 值; 当作为发送器时,读 ACK 位将返回最后一个 ACK 周期的接收值。ACKRQ 在每接收到一个字节后置位,表示需要 写待发出的 ACK 值。当 ACKRQ 置位时,软件应在清除 SI 之前向 ACK 位写入要发出的 ACK 值。如果在清除 SI 之前软件未写 ACK 位,接口电路将产生一个 NACK。在向 ACK 位写入后,SDA 线将立即出现所定义的 ACK 值;但 SCL 将保持低电平,直到 SI 被清除。如果接收的从地址未被确认,则以后的从事件将被忽略,直到检测到下一个起始条件。

ARBLOST 位指示 SMBus 接口是否在一次总线竞争中失败。当接口工作在发送方式时(主或从),可能出现这种情况。当工作在从方式时,出现这种情况表示发生了总线错误条件。在每次 SI 被清除后,ARBLOST 被硬件清除。

在每次传输的开始和结束、每个字节帧之后或竞争失败时, SI 位(SMBus 中断标志)被硬件置 1,详见表 21.3。

注意: 当 SI 位被置 1 时,SMBus 接口暂停工作; SCL 线被保持为低电平,总线状态被冻结,直到 SI 被软件清 0 为止。

表 21.3 列出了影响 SMB0CN 寄存器中各个位的硬件源。有关 SMBus 的状态请参见表 21.4 的 SMBus 状态译码表。

SFR 定义 21.2 SMB0CN: SMBus 控制寄存器

R	R	R/W	R/W	R	R	R/W	R/W	复位值
MASTER	TXMODE	STA	STO	ACKRQ	ARBLOST	ACK	SI	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位具批)	0xC0

位 7: MASTER: SMBus 主/从标志

该只读位指示 SMBus 是否工作在主方式。

- 0: SMBus 工作在从方式。
- 1: SMBus 工作在主方式。
- 位 6: TXMODE: SMBus 发送方式标志 该只读位指示 SMBus 是否工作在发送器方式。
 - 0: SMBus 工作在接收器方式。
 - 1: SMBus 工作在发送器方式。
- 位 5: STA: SMBus 起始标志

写:

- 0: 不产生起始条件。
- 1: 当工作在主方式时,若总线空闭,则发送出一个起始条件(如果总线不空闲,在收到停止条件或检测到超时后再发送起始条件)。当工作在主方式时,如果 STA 被软件置 1,在下一个 ACK 周期之后将产生一个重复起始条件。读:
- 0: 未检测到起始条件或重复起始条件。
- 1: 检测到起始条件或重复起始条件。
- 位 4: STO: SMBus 停止标志。**如果被硬件置位,则必须由软件清 0**。 写:
 - 0: 不发送停止条件。
 - 1: 将 STO 置为逻辑 1 将导致发送一个停止条件(在下一个 ACK 周期之后)。在产生停止条件之后,硬件将 STO 清为逻辑 0。如果 STA 和 STO 都被置 1,则发送一个停止条件后再发送一个起始条件。

读:

- 0: 未检测到停止条件。
- 1: 检测到停止条件(在从方式)或挂起(在主方式)。
- 位 3: ACKRQ: SMBus 确认请求

当 SMBus 接收到一个字节并需要向 ACK 位写 ACK 响应值时,<u>该只读位被硬件置 L</u>。

- 位 2: ARBLOST: SMBus 竞争失败标志
 - 当 SMBus 作为发送器在总线竞争中失败时该只读位被置 1。在从方式时,竞争失败表示发生了总线错误条件。
- 位 1: ACK: SMBus 确认标志

该位定义要发出的 ACK 电平和记录接收的 ACK 电平。应在每接收到一个字节 后写 ACK 位(当 ACKRO = 1 时),或在发送一个字节后读 ACK 位。

- 0:接收到"非确认"(在发送器方式)或将发出"非确认"(在接收器方式)。
- 1:接收到"确认"(在发送器方式)或将发出"确认"(在接收器方式)。
- 位 0: SI: SMBus 中断标志

当出现表 21.3 列出的条件时该位被硬件置 1。SI 只能用软件清除。当 SI 被置 1时, SCL 被保持为低电平,总线状态被冻结。

表 21.3 影响 SMB0CN 的硬件源

		• •
位	在下述情况被硬件置 1:	在下述情况被硬件清 0:
MASTER	• 产生了起始条件。	• 产生了停止条件。
WASTER		• 在总线竞争中失败。
	• 产生了起始条件。	• 检测到起始条件。
TXMODE	• 在一个 SMBus 帧开始之前写了 SMB0DAT。	• 竞争失败。
TAMODE		• 在一个 SMBus 帧开始之前没
		写 SMB0DAT。
STA	• 在起始条件后接收到一个地址字节。	• 必须用软件清除。
	• 在作为从器件被寻址时检测到一个停止条	• 产生了一个挂起的停止条件。
STO	件。	
	• 因检测到停止条件而导致竞争失败。	
ACKRQ	• 接收到一个字节并需要一个 ACK 响应值。	• 每个 ACK 周期之后。
	• 当 STA 为 0 时,主器件检测到一个重复起	• 每次 SI 被清除时。
	始条件(不希望的重复起始条件)。	
ARBLOST	• 在试图产生一个停止条件或重复起始条件	
ARBLUST	时检测到 SCL 为低电平。	
	• 在试图发送1时检测到SDA为低电平(ACK	
	位除外)。	
ACK	• 输入的 ACK 值为低(确认)。	• 输入的 ACK 值为高(非确认)。
	• 产生了一个起始条件。	•必须用软件清除。
	• 竞争失败。	
	• 发送了一个字节并收到一个 ACK/NACK	
SI	• 接收到一个字节。	
51	• 在起始条件或重复起始条件之后接收到一	
	个从地址字节+R/W。	
	• 收到一个停止条件。	

21.4.3 数据寄存器

SMBus 数据寄存器 SMB0DAT 保存要发送或刚接收的串行数据字节。在 SI 标志被置 1 时数据是稳定的,此时软件可以安全地读/写数据寄存器。当 SMBus 被使能但 SI 标志被清为逻辑 0 时软件不应访问 SMB0DAT 寄存器,因为硬件可能正在对该寄存器中的数据字节进行移入或移出操作。

SMB0DAT 中的数据总是先移出 MSB。在收到一个字节后,接收数据的第一位位于 SMB0DAT 的 MSB。在数据被移出的同时,总线上的数据被移入,所以 SMB0DAT 中总是保存最后出现在总线上的数据字节。在竞争失败后,从主发送器变为从接收器时 SMB0DAT 中的数据或地址保持不变。

SFR 定义 21.3 SMB0DAT: SMBus 数据寄存器

R/W	_ 复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xC2

位 7-0: SMB0DAT: SMBus 数据

SMB0DAT 寄存器保存要发送到 SMBus 串行接口上的一个数据字节,或刚从 SMBus 串行接口接收到的一个字节。一旦 SI 串行中断标志被置 1,CPU 即可 读或写该寄存器。只要 SI 串行中断标志位(SMB0CN.0)为逻辑 1,该寄存器 内的串行数据就是稳定的。当 SI 标志位不为 1 时,系统可能正在移入/移出数据,此时 CPU 不应访问该寄存器。

21.5 SMBus 传输方式

SMBus 接口可以被配置为工作在主方式和/或从方式。在任一时刻,它将工作在下述 4 种方式之一: 主发送器、主接收器、从发送器或从接收器。SMBus 在产生起始条件时进入主方式,并保持在该方式直到产生一个停止条件或在总线竞争中失败。SMBus 在每个字节帧结束后都产生一个中断; 但作为接收器时中断在 ACK 周期之前产生,作为发送器时中断在 ACK 周期之后产生。

21.5.1 主发送器方式

没有懂!

在 SDA 上发送串行数据,在 SCL 上输出串行时钟。SMBus 接口首先产生一个起始条件,然后发送含有目标从器件地址和数据方向位的第一个字节。在主发送器方式数据方向位(R/W) 应为逻辑 0,表示这是一个"写"操作。主发送器接着发送一个或多个字节的串行数据。在每发送一个字节后,从器件发出确认位。当 STO 位被置 1 并产生一个停止条件后,串行传输结束。注意,如果在发生主发送器中断后没有向 SMB0DAT 写入数据,则接口将切换到主接收器方式。图 21.5 给出了典型的主发送器时序,只给出了发送两个字节的传输时序,尽管可以发送任意多个字节。注意,在该方式下,"数据字节传输结束"中断发生在 ACK 周期之后。




图 21.5 典型的主发送器时序

21.5.2 主接收器方式

在 SDA 上接收串行数据,在 SCL 上输出串行时钟。SMBus 接口首先产生一个起始条件,然后发送含有目标从器件地址和数据方向位的第一个字节。在这种情况下数据方向位(R/W)应为逻辑 1,表示这是一个"读"操作。接着从 SDA 接收来自从器件的串行数据并在 SCL 上输出串行时钟。从器件发送一个或多个字节的串行数据。每收到一个字节后,ACKRQ 被置 1并产生一个中断。软件必须写 ACK 位(SMB0CN.1),以定义要发出的确认值(注:向 ACK位写 1产生一个 ACK,写 0产生一个 NACK)。软件应在接收到最后一个字节后向 ACK 位写 0,以发送 NACK。接口电路将在对 STO 位置 1 并产生一个停止条件后退出主接收器方式。注意:在主接收器方式,如果执行 SMB0DAT 写操作,接口将切换到主发送器方式。图 21.6 给出了典型的主接收器时序,只给出了接收两个字节的传输时序,尽管可以接收任意多个字节。注意,在该方式下,"数据字节传输结束"中断发生在 ACK 周期之前。




图 21.6 典型的主接收器时序

21.5.3 从接收器方式

在 SDA 上接收串行数据,在 SCL 上接收串行时钟。在从事件被允许的情况下 (INH = 0),当接收到一个起始条件 (START) 和一个含有从地址和数据方向位 (此处应为写) 的字节时,SMBus 接口进入从接收器方式。在进入从接收器方式时将产生一个中断,并且 ACKRQ 被置1。软件用一个 ACK 对接收到的从地址确认,或用一个 NACK 忽略接收到的从地址。如果接收到的从地址被忽略,从事件中断将被禁止,直到检测到下一个起始条件。如果收到的从地址被确认,将接收 0 个或多个字节的数据。在每接收到一个字节后,软件必须向 ACK 位写 ACK 或 NACK,对接收字节作出应答。在收到主器件发出的停止条件后,SMBus 接口退出从发送器方式。注意,如果在从接收器方式对 SMB0DAT 进行写操作,接口将切换到从发送器方式。图 21.7 给出了典型的从接收器时序,只给出了接收两个字节的传输时序,尽管可以接收任意多个字节。注意,在该方式下"数据字节传输中断"发生在 ACK 周期之前。




图 21.7 典型的从接收器时序

21.5.4 从发送器方式

在 SDA 上发送串行数据,在 SCL 上接收串行时钟。在从事件被允许的情况下(INH=0),当接收到一个起始条件(START)和一个含有从地址和数据方向位(此处应为读)的字节时,SMBus 接口进入从接收器方式(接收从地址)。在进入从发送器方式时,会产生一个中断,并且 ACKRQ 位被置 1。软件用一个 ACK 对接收到的从地址确认,或用一个 NACK 忽略接收到的从地址。如果接收到的从地址被忽略,从事件中断将被禁止,直到检测到下一个起始条件。如果收到的从地址被确认,软件应向 SMB0DAT 写入待发送的数据,SMBus 进入从发送器方式,并发送一个或多个字节的数据。在每发送一个字节后,主器件发出确认位。如果确认位为 ACK,应向 SMB0DAT 写入下一个数据字节;如果确认位为 NACK,在 SI 被清除前不应再写 SMB0DAT(注:在从发送器方式,如果在收到 NACK后写 SMB0DAT,将会导致一个错误条件)。在收到主器件发出的停止条件后,SMBus 接口退出从发送器方式。注意,如果在一个从发送器中断发生之后没有对 SMB0DAT 进行写操作,接口将切换到从接收器方式。图 21.8 给出了典型的从发送器时序。注意,在该方式下"数据字节传输"中断发生在 ACK 周期之后。




图 21.8 典型的从发送器时序

21.6 SMBus 状态译码

读 SMB0CN 寄存器可以得到 SMBus 的当前状态。在下面的表 21.4 中,状态向量指的是 SMB0CN 中的高 4 位: MASTER、TXMODE、STA 和 STO。注意,表中只列出了典型的响应 选项。只要符合 SMBus 规范,特定应用过程是允许的。表中被突出显示的响应选项是允许的,但不符合 SMBus 规范。

表 21.4 SMBus 状态译码

	ì	卖取	值				写		入值	
方式	状态向量	ACKRQ	ARBLOST	ACK	SMBus 的当前状态	典型响应选项	STA	OLS	ACK	
	1110	0	0	X	起始条件已发出。	将从地址+R/W 装入到 SMB0DAT。	0	0	X	
		0	0	0	数据或地址字节已发出; 收到 NACK。	置位 STA 以重新启动数据传输。 放弃发送。	1	0	X	
路					W2,1110120	将下一字节装入到 SMB0DAT。	0	0	X	
主发送器	1100				数据或地址字节已发出; 收到 ACK。	用停止条件结束数据传输。	0	1	X	
主	1100	0	0	1		用停止条件结束数据传输并开始另一次传输。	1	1	X	
					ηχεη ACK.	发送重复起始条件。	1	0	X	
						切换到主接收器方式(清除 SI,不向 SMB0DAT 写新数据)。	0	0	X	
						确认接收字节;读SMB0DAT。	0	0	1	
						发 NACK,表示这是最后一个字节, 发停止条件。	0	1	0	
ni/tz						发 NACK,表示这是最后一个字节,接着发停止条件,再发起始条件。	1	1	0	
	1000	1	0	v	收到数据字节:请求确认。	发 ACK 后再发重复起始条件。	1	0	1	
主接收器	1000	1	U	X	权判奴仍于 1; 闲水佣人。	发 NACK,表示这是最后一个字节, 接着发重复起始条件。	1	0	0	
						发 ACK 并切换到主发送器方式(在清除 SI 之前写 SMB0DAT)。	0	0	1	
						发 NACK 并切换到主发送器方式 (在清除 SI 之前写 SMB0DAT)。	0	0	0	

表 21.4 SMBus 状态译码 (续)

	读取值						写入值		
方式	状态向量	ACKRQ	ARBLOST	ACK	SMBus 的当前状态	典型响应选项	STA	OLS	ACK
从发送器	0100	0	0	0	字节已发送;收到 NACK。	不需任何操作 (等待停止条件)。	0	0	X
		0	0	1	字节已发送;收到 ACK。	将下一个要发送的数据字节装入到 SMB0DAT。	0	0	X
		0	1	X	字节已发送; 检测到错误。	不需任何操作(等待主器件结束传输)。	0	0	X
	0101	0	X	X	检测到停止条件。	不需任何操作(传输结束)。	0	0	X
从接收器	0010	1	0	X	接收到从地址; 请求确认。	对接收到的地址进行确认。	0	0	1
						不对接收到的地址进行确认。	0	0	0
		1	1	X	竞争主器件失败; 收到从地 址; 请求确认。	对接收到的地址进行确认。	0	0	1
						不对接收到的地址进行确认。	0	0	0
						重新启动失败的传输;不对接收到的地址进行确认。	1	0	0
	0010	0	1	X	试图发送重复起始条件时	放弃失败的传输。	0	0	X
					竞争失败。	重新启动失败的传输	1	0	X
	0001	1	1	X	试图发送停止条件时竞争 失败。	不需任何操作(传输完成/放弃)。	0	0	0
		0	0	X	检测到停止条件。	不需任何操作(传输完成)。	0	0	X
		0	1	X	因检测到停止条件而导致	放弃传输。	0	0	X
					竞争失败。	重新启动失败的传输。	1	0	X
	0000	1	0	X	接收到字节;请求确认。	确认接收字节;读 SMB0DAT。	0	0	1
						不对接收到的字节进行确认。	0	0	0
		1	1	X	试图作为主器件发送数据	放弃失败的传输。	0	0	0
					字节时竞争失败。	重新启动失败的传输。	1	0	0

22. UART0

UART0 是一个异步、全双工串口,它提供标准 8051 串行口的方式 1 和方式 3。UART0 具有增强的波特率发生器电路,有多个时钟源可用于产生标准波特率。接收数据缓冲机制允许 UART0 在软件尚未读取前一个数据字节的情况下开始接收第二个输入数据字节。

UARTO 有两个相关的特殊功能寄存器: 串行控制寄存器(SCONO)和串行数据缓冲器(SBUFO)。用同一个SBUFO 地址可以访问发送寄存器和接收寄存器。写 SBUFO 时自动访问发送寄存器,读 SBUFO 时自动访问接收寄存器,不可能从发送数据寄存器中读数据。

如果 UART0 中断被允许,则每次发送完成(SCON0 中的 TI0 位被置 1)或接收到数据字节(SCON0 中的 RI0 位被置 1)时将产生一个中断。当 CPU 转向中断服务程序时硬件不清除 UART0 中断标志。中断标志必须用软件清除,这就允许软件查询 UART0 中断的原因(发送完成或接收完成)。




图 22.1 UARTO 原理框图

22.1 增强的波特率发生器

UARTO 波特率由定时器 1 工作在 8 位自动重装载方式产生。发送 (TX) 时钟由 TL1 产生;接收 (RX) 时钟由 TL1 的拷贝寄存器 (图 22.2 中的 RX 定时器) 产生,该寄存器不能被用户访问。TX 和 RX 定时器的溢出信号经过二分频后用于产生 TX 和 RX 波特率。当定时器 1 被允许时,RX 定时器运行并使用与定时器 1 相同的重载值 (TH1)。在检测到 RX 引脚上的起始条件时 RX 定时器被强制重载,这允许在检测到起始位时立即开始接收过程,而与 TX 定时器的状态无关。




图 22.2 UARTO 波特率逻辑

定时器 1 应被配置为方式 2,即 8 位自动重装载方式。定时器 1 的重载值应设置为使其溢出频率为所期望的波特率频率的两倍。注意,定时器 1 的时钟可以在 6 个时钟源中选择: SYSCLK、SYSCLK/4、SYSCLK/12、SYSCLK/48、外部振荡器时钟/8 和外部输入 T1。对于任何给定的定时器 1 时钟源,UART0 的波特率由方程 22.1-A 和方程 22.1-B 决定:

A)
$$UART$$
波特率 = $\frac{1}{2} \times T1$ 溢出率

B)
$$T1$$
溢出率 =
$$\frac{T1_{CLK}}{(256-TH1)}$$

方程 22.1 UARTO 波特率

其中 $T1_{CLK}$ 是定时器 1 的时钟频率,TH1 是定时器 1 的高字节(8 位自动重装载方式的重载值)。

定时器 1 时钟频率的选择方法见 "24. 定时器"。表 22.1 – 22.6 给出了典型波特率和系统时钟频率的对照表。注意, 当外部振荡器驱动定时器 1 时, 内部振荡器仍可产生系统时钟。

22.2 工作方式

UARTO 提供标准的异步、全双工通信,其工作方式(8 位或 9 位)通过 S0MODE 位(SCON0.7)来选择。典型的 UART 连接方式如图 22.3 所示。




图 22.3 UART 连接图

22.2.1 8位 UART

在8位 UART 方式,每个数据字节共使用10位:一个起始位、8个数据位(LSB 在先)和一个停止位。数据从TX0 引脚发送,在RX0 引脚接收。在接收时,8个数据位存入SBUF0,停止位进入RB80(SCON0.2)。

当软件向 SBUF0 寄存器写入一个字节时开始数据发送。在发送结束时(停止位开始)发送中断标志 TI0(SCON0.1)被置 1。在接收允许位 REN0(SCON0.4)被置 1 后,数据接收可以在任何时刻开始。收到停止位后,如果满足下述条件则数据字节将被装入到接收寄存器 SBUF0: RI0 必须为逻辑 0;如果 MCE0 为逻辑 1,则停止位必须为 1。在发生接收数据溢出的情况下,先接收到的 8 位数据被锁存到 SBUF0,而后面的溢出数据被丢弃。

如果这些条件满足,则 8 位数据被存入 SBUF0,停止位被存入 RB80, RI0 标志被置位。如果这些条件不满足,则不装入 SBUF0 和 RB80, RI0 标志也不会被置 1。如果中断被允许,在 TI0 或 RI0 置位时将产生一个中断。




图 22.4 8 位 UART 时序图

22.2.2 9位 UART

在9位 UART 方式,每个数据字节共使用11位:一个起始位、8个数据位(LSB 在先)、一个可编程的第九位和一个停止位。第九发送数据位由 TB80(SCON0.3)中的值决定,由用户软件赋值。它可以被赋值为 PSW 中的奇偶位 P (用于错误检测),或用于多处理器通信。在接收时,第九数据位进入 RB80(SCON0.2),停止位被忽略。

当执行一条向 SBUF0 寄存器写一个数据字节的指令时开始数据发送。在发送结束时(停止位开始)发送中断标志 TIO 被置 1。在接收允许位 RENO 被置 1 后,数据接收可以在任何时刻开始。收到停止位后如果满足下述条件则数据字节将被装入到接收寄存器 SBUF0: RIO 为逻辑 0;如果 MCE0 为逻辑 1,则第九位必须为逻辑 1(当 MCE0 为逻辑 0 时,第九位数据的状态并不重要)。如果这些条件满足,则 8 位数据被存入 SBUF0,第九位被存入 RB80,RIO标志被置位。如果这些条件不满足,则不装入 SBUF0 和 RB80,RIO标志也不会被置 1。如果中断被允许,在 TIO 或 RIO 置位时将产生中断。




图 22.5 9位 UART 时序图

22.3 多机通信

9位 UART 方式通过使用第9数据位可以支持一个主处理器与一个或多个从处理器之间的多机通信。当主机要发送数据给一个或多个从机时,它先发送一个用于选择目标的地址字节。地址字节与数据字节的区别是:地址字节的第9位为逻辑1;数据字节的第9位总是设置为逻辑0。

如果从机的 MCE0 位 (SCON.5) 被置 1,则只有当 UART 接收到的第九位为逻辑 1 (RB80 = 1) 并收到有效的停止位后 UART 才会产生中断。在 UART 的中断处理程序中,软件将接收到的地址与从机自身的 8 位地址进行比较。如果地址匹配,从机将清除它的 MCE0 位以允许后面接收数据字节时产生中断。未被寻址的从机仍保持其 MCE0 位为 1,在收到后续的数据字节时不产生中断,从而忽略收到的数据。一旦接收完整个消息,被寻址的从机将它的 MCE0 位重新置 1 以忽略所有的数据传输,直到它收到下一个地址字节。

可以将多个地址分配给一个从机,或将一个地址分配给多个从机从而允许同时向多个从机"广播"发送。主机可以被配置为接收所有的传输数据,或通过实现某种协议使主/从角色能临时变换以允许原来的主机和从机之间进行半双工通信。




图 22.6 UART 多机方式连接图

SFR 定义 22.1 SCON0: UARTO 控制寄存器

R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	复位值
S0MODE	-	MCE0	REN0	TB80	RB80	TI0	RI0	01000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0x98

位 7: S0MODE: 串行口工作方式选择位

该位选择 UARTO 的工作方式。

0: 方式 0: 波特率可编程的 8 位 UART。

1: 方式 1: 波特率可编程的 9 位 UART。

位 6: 未使用。读 = 1b。写 = 忽略。

位 5: MCE0: 多处理器通信允许

该位的功能取决于串行口工作方式。

S0MODE = 0: 检查有效停止位。

0: 停止位的逻辑电平被忽略。

1: 只有当停止位为逻辑 1 时 RIO 激活。

S0MODE = 1: 多处理器通信允许。

0: 第9位的逻辑电平被忽略。

1: 只有当第9位为逻辑1时RI0才被置位并产生中断。

位 4: REN0: 接收允许

该位允许/禁止 UART 接收器。

0: UARTO 接收禁止。

1: UARTO 接收允许。

位 3: TB80: 第9发送位

该位的逻辑电平被赋值给 9 位 UART 方式的第 9 发送位。在 8 位 UART 方式中未用。跟据需要用软件置 1 或清 0。

位 2: RB80: 第9接收位

在方式 0,则 RB80 被赋值为停止位的值。在方式 1 该位被赋值为 9 位 UART 方式中第九数据位的值。

位 1: TIO: 发送中断标志

当 UART0 发送完一个字节数据后该位被硬件置 1 (在 8 位 UART 方式时,是在发送第 8 位后;在 9 位 UART 方式时,是在停止位开始)。当 UART0 中断被允许时,置 1 该位将导致 CPU 转到 UART0 中断服务程序。该位必须用软件清 0。

位 0: RIO: 接收中断标志

当 UART0 接收到一个字节数据时该位被硬件置 1(在停止位采样后)。当 UART0 中断被允许时,置 1 该位将会使 CPU 转到 UART0 中断服务程序。该位必须用软件清 0。

SFR 定义 22.2 SBUF0: UART0 串行数据缓冲寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x99

位 7-0: SBUF0.[7:0]: UART0 数据缓冲器位 7-0 (MSB-LSB)

实际上是两个寄存器:发送移位寄存器和接收锁存寄存器。当数据被写到SBUF0时,它进入发送移位寄存器等待串行发送。向SBUF0写入一个字节即启动发送过程。读SBUF0时返回接收锁存器的内容。

表 22.1 对应标准波特率的定时器设置(使用内部振荡器)

			步	页率: 24.5MH	Z		
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 (分频选择)*	T1M*	定时器 1 重载值(hex)
	230400	-0.32%	106	SYSCLK	XX	1	0xCB
	115200	-0.32%	212	SYSCLK	XX	1	0x96
源自	57600	0.15%	426	SYSCLK	XX	1	0x2B
	28800	-0.32%	848	SYSCLK/4	01	0	0x96
	14400	0.15%	1704	SYSCLK/12	00	0	0xB9
SYS 内	9600	-0.32%	2544	SYSCLK/12	00	0	0x96
	2400	-0.32%	10176	SYSCLK/48	10	0	0x96
	1200	0.15%	20448	SYSCLK/48	10	0	0x2B

X = 忽略。

*注: SCA1-SCA0 和 T1M 的定义见 24.1 节。

表 22.2 对应标准波特率的定时器设置(使用 25MHz 外部振荡器)

1	Manager 14 Manager 14 Manager 15 Manag										
				频率:25MHz							
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 (分频选择)*	T1M*	定时器 1 重载值(hex)				
	230400	-0.47%	108	SYSCLK	XX	1	0xCA				
	115200	0.45%	218	SYSCLK	XX	1	0x93				
器器	57600	-0.01%	434	SYSCLK	XX	1	0x27				
SYSCLK 源自 外部振荡器	28800	0.45%	872	SYSCLK/4	01	0	0x93				
SCL 部步	14400	-0.01%	1736	SYSCLK/4	01	0	0x27				
SYS #	9600	0.15%	2608	EXTCLK/8	11	0	0x5D				
	2400	0.45%	10464	SYSCLK/48	10	0	0x93				
	1200	-0.01%	20832	SYSCLK/48	10	0	0x27				
725	57600	-0.47%	432	EXTCLK/8	11	0	0xE5				
源自 部振荡	28800	-0.47%	864	EXTCLK/8	11	0	0xCA				
源自內部振	14400	0.45%	1744	EXTCLK/8	11	0	0x93				
A	9600	0.15%	2608	EXTCLK/8	11	0	0x5D				

X = 忽略。

*注: SCA1-SCA0 和 T1M 的定义见 24.1 节。

表 22.3 对应标准波特率的定时器设置(使用 22.1184MHz 外部振荡器)

			频	率: 22.1184M	Hz		
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 (分频选择)*	T1M*	定时器 1 重载值(hex)
	230400	0.00%	96	SYSCLK	XX	1	0xD0
	115200	0.00%	192	SYSCLK	XX	1	0xA0
源自	57600	0.00%	384	SYSCLK	XX	1	0x40
資産	28800	0.00%	768	SYSCLK/12	00	0	0xE0
SCLK 部振羽	14400	0.00%	1536	SYSCLK/12	00	0	0xC0
SYS(外	9600	0.00%	2304	SYSCLK/12	00	0	0xA0
	2400	0.00%	9216	SYSCLK/48	10	0	0xA0
	1200	0.00%	18432	SYSCLK/48	10	0	0x40
	230400	0.00%	96	EXTCLK/8	11	0	0xFA
源自	115200	0.00%	192	EXTCLK/8	11	0	0xF4
K 影 認	57600	0.00%	384	EXTCLK/8	11	0	0xE8
YSCLK 沙内部振荡	28800	0.00%	768	EXTCLK/8	11	0	0xD0
SYS 内	14400	0.00%	1536	EXTCLK/8	11	0	0xA0
	9600	0.00%	2304	EXTCLK/8	11	0	0x70

X = 忽略。

*注: SCA1-SCA0 和 T1M 的定义见 24.1 节。

表 22.4 对应标准波特率的定时器设置(使用 18.432MHz 外部振荡器)

j	频率: 18.432MHz									
			频	率: 18.432MI	Hz					
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 (分频选择)*	T1M*	定时器 1 重载值(hex)			
	230400	0.00%	80	SYSCLK	XX	1	0xD8			
	115200	0.00%	160	SYSCLK	XX	1	0xB0			
器器	57600	0.00%	320	SYSCLK	XX	1	0x60			
SYSCLK 源自 外部振荡器	28800	0.00%	640	SYSCLK/4	01	0	0xB0			
SCL 部集	14400	0.00%	1280	SYSCLK/4	01	0	0x60			
SYS #	9600	0.00%	1920	SYSCLK/12	00	0	0xB0			
	2400	0.00%	7680	SYSCLK/48	10	0	0xB0			
	1200	0.00%	15360	SYSCLK/48	10	0	0x60			
	230400	0.00%	80	EXTCLK/8	11	0	0xFB			
器器	115200	0.00%	160	EXTCLK/8	11	0	0xF6			
K 談	57600	0.00%	320	EXTCLK/8	11	0	0xEC			
SYSCLK 源自 内部振荡器	28800	0.00%	640	EXTCLK/8	11	0	0xD8			
SYS 内	14400	0.00%	1280	EXTCLK/8	11	0	0xB0			
	9600	0.00%	1920	EXTCLK/8	11	0	0x88			

X = 忽略。

*注: SCA1-SCA0 和 T1M 的定义见 24.1 节。

表 22.5 对应标准波特率的定时器设置(使用 11.0592MHz 外部振荡器)

			频	率: 11.0592M	Hz		_
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 (分频选择)*	T1M*	定时器 1 重载值(hex)
	230400	0.00%	48	SYSCLK	XX	1	0xE8
	115200	0.00%	96	SYSCLK	XX	1	0xD0
源自多器	57600	0.00%	192	SYSCLK	XX	1	0xA0
YSCLK 沙外部振荡	28800	0.00%	384	SYSCLK	XX	1	0x40
SCL 部制	14400	0.00%	768	SYSCLK/12	00	0	0xE0
SYSCI 外部抄	9600	0.00%	1152	SYSCLK/12	00	0	0xD0
	2400	0.00%	4608	SYSCLK/12	00	0	0x40
	1200	0.00%	9216	SYSCLK/48	10	0	0xA0
	230400	0.00%	48	EXTCLK/8	11	0	0xFD
源自多器	115200	0.00%	96	EXTCLK/8	11	0	0xFA
K 談	57600	0.00%	192	EXTCLK/8	11	0	0xF4
SCLK 源 部振荡	28800	0.00%	384	EXTCLK/8	11	0	0xE8
SYS FA	14400	0.00%	768	EXTCLK/8	11	0	0xD0
	9600	0.00%	1152	EXTCLK/8	11	0	0xB8

X = 忽略。

*注: SCA1-SCA0 和 T1M 的定义见 24.1 节。

表 22.6 对应标准波特率的定时器设置(使用 3.6864MHz 外部振荡器)

			频	率: 3.6864Ml	Hz		
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 (分频选择)*	T1M*	定时器 1 重载值(hex)
	230400	0.00%	16	SYSCLK	XX	1	0xF8
	115200	0.00%	32	SYSCLK	XX	1	0xF0
器	57600	0.00%	64	SYSCLK	XX	1	0xE0
SYSCLK 源自 外部振荡器	28800	0.00%	128	SYSCLK	XX	1	0xC0
SCL 部制	14400	0.00%	256	SYSCLK	XX	1	0x80
SYS %	9600	0.00%	384	SYSCLK	XX	1	0x40
	2400	0.00%	1536	SYSCLK/12	00	0	0xC0
	1200	0.00%	3072	SYSCLK/12	00	0	0x80
	230400	0.00%	16	EXTCLK/8	11	0	0xFF
母器	115200	0.00%	32	EXTCLK/8	11	0	0xFE
K 影	57600	0.00%	64	EXTCLK/8	11	0	0xFC
SYSCLK 源自 内部振荡器	28800	0.00%	128	EXTCLK/8	11	0	0xF8
SYS 内	14400	0.00%	256	EXTCLK/8	11	0	0xF0
	9600	0.00%	384	EXTCLK/8	11	0	0xE8

X = 忽略。

*注: SCA1-SCA0 和 T1M 的定义见 24.1 节。

23. 增强型串行外设接口(SPI0)

增强型串行外设接口(SPI0)提供访问一个全双工同步串行总线的能力。SPI0 可以作为主器件或从器件工作,可以使用 3 线或 4 线方式,并可在同一总线上支持多个主器件和从器件。从选择信号(NSS)可被配置为输入以选择工作在从方式的 SPI0,或在多主环境中禁止主方式操作,以避免两个以上主器件试图同时进行数据传输时发生 SPI 总线冲突。NSS 可以被配置为片选输出(在主方式),或在 3 线操作时被禁止。在主方式,可以用其他通用端口 I/O 引脚选择多个从器件。




图 23.1 SPI 原理框图

23.1 信号说明

下面介绍 SPI 所使用的 4 个信号(MOSI、MISO、SCK、NSS)。

23.1.1 主输出、从输入(MOSI)

主出从入(MOSI)信号是主器件的输出和从器件的输入,用于从主器件到从器件的串行数据传输。当 SPI0 作为主器件时,该信号是输出;当 SPI0 作为从器件时,该信号是输入。数据传输时最高位在先。当被配置为主器件时,MOSI 由移位寄存器的 MSB 驱动。

23.1.2 主输入、从输出(MISO)

主入从出(MISO)信号是从器件的输出和主器件的输入,用于从从器件到主器件的串行数据传输。当 SPIO 作为主器件时,该信号是输入;当 SPIO 作为从器件时,该信号是输出。数据传输时最高位在先。当 SPI 被禁止或工作在 4 线从方式而未被选中时, MISO 引脚被置于高阻态。当作为从器件工作在 3 线方式时,MISO 由移位寄存器的 MSB 驱动。

23.1.3 串行时钟(SCK)

串行时钟(SCK)信号是主器件的输出和从器件的输入,用于同步主器件和从器件之间在 MOSI 和 MISO 线上的串行数据传输。当 SPIO 作为主器件时产生该信号。在 4 线从方式,当 从器件未被选中时(NSS=1),SCK 信号被忽略。

23.1.4 从选择(NSS)

从选择(NSS)信号的功能取决于 SPI0CN 寄存器中 NSSMD1 和 NSSMD0 位的设置。有 3 种可能的方式:

- 1. NSSMD[1:0] = 00: 3 线主方式或从方式: SPI0 工作在 3 线方式, NSS 被禁止。当作为从器件工作在 3 线方式时, SPI0 总是被选择。由于没有选择信号, SPI0 工作在 3 线方式时必须是总线唯一的从器件。这种情况用于一个主器件和一个从器件之间点对点通信。
- 2. NSSMD[1:0] = 01: 4 线从方式或多主方式: SPI0 工作在 4 线方式, NSS 作为输入。 当作为从器件时, NSS 选择从 SPI0 器件。当作为主器件时, NSS 信号的负跳变禁止 SPI0 的主器件功能, 因此可以在同一个 SPI 总线上使用多个主器件。
- 3. NSSMD[1:0] = 1x: 4线主方式: SPI0工作在4线方式, NSS作为输出。NSSMD0的设置值决定 NSS引脚的输出电平。这种配置只能在SPI0作为主器件时使用。

图 23.2~23.4 给出了不同方式下的典型连接图。注意: NSSMD 位的设置影响器件的引脚分配。当工作在 3 线主或从方式时, NSS 不被交叉开关分配引脚。在所有其他方式, NSS 必须被映射到器件引脚。




图 23.2 多主方式连接图




图 23.3 3线单主方式和 3线单从方式连接图




图 23.4 4线单主方式和 4线从方式连接图

23.2 SPI0 主方式

SPI 总线上的所有数据传输都由 SPI 主器件启动。通过将主允许标志(MSTEN, SPI0CFG.6) 置 1 将 SPI0 置于主方式。当处于主方式时,向 SPI0 数据寄存器(SPI0DAT)写入一个字节时是写发送缓冲器。如果 SPI 移位寄存器为空,发送缓冲器中的数据字节被传送到移位寄存器,数据传输开始。SPI0 主器件立即在 MOSI 线上串行移出数据,同时在 SCK 上提供串行时钟。在传输结束后 SPIF(SPI0CN.7)标志被置为逻辑 1。如果中断被允许,在 SPIF 标志置位时将产生一个中断请求。在全双工操作中,当 SPI 主器件在 MOSI 线向从器件发送数据时,被寻址的 SPI 从器件可以同时在 MISO 线上向主器件发送其移位寄存器中的内容。因此,SPIF 标志既作为发送完成标志又作为接收数据准备好标志。从从器件接收的数据字节以 MSB 在先的形式传送到主器件的移位寄存器。当一个数据字节被完全移入移位寄存器时,便被传送到接收缓冲器,处理器通过读 SPI0DAT 来读该缓冲器。

当被配置为主器件时,SPI0 可以工作在下面的三种方式之一: 多主方式、3 线单主方式或4 线单主方式。当 NSSMD1 (SPI0CN.3) =0 且 NSSMD0 (SPI0CN.2) =1 时,是默认的多主方式。在该方式,NSS 是器件的输入,用于禁止主 SPI0,以允许另一主器件访问总线。在该方式,当 NSS 被拉为低电平时,MSTEN (SPI0CN.6) 和 SPIEN (SPI0CN.0) 位被硬件清 0,以禁止 SPI 主器件,且方式错误标志(MODF,SPI0CN.5)被置 1。如果中断被允许,将产生中断。在这种情况下,必须用软件重新使能 SPI0。在多主系统中,当器件不作为系统主器件使用时,一般被默认为从器件。在多主方式,可以用通用 I/O 引脚对从器件单独寻址(如果需要)。图 23.2 给出了两个主器件在多主方式下的连接图。

当 NSSMD1 (SPI0CN.3) =0 且 NSSMD0 (SPI0CN.2) =0 时,SPI0 工作在 3 线单主方式。在该方式,NSS 未被使用,也不被交叉开关映射到外部端口引脚。在该方式,应使用通用 I/O 引脚选择要寻址的从器件。图 23.3 给出了一个 3 线主方式主器件和一个从器件的连接图。

当 NSSMD1(SPI0CN.3)=1 时,SPI0 工作在 4 线单主方式。在该方式,NSS 被配置为输出引脚,可被用作从选择信号去选中一个 SPI 器件。在该方式,NSS 的输出值由 NSSMD0(SPI0CN.2)控制(用软件)。可以用通用 I/O 引脚选择另外的从器件。图 23.4 给出了一个 4 线主方式主器件和两个从器件的连接图。

23.3 SPI0 从方式

当 SPI0 被使能而未被配置为主器件时,它将作为 SPI 从器件工作。作为从器件,由主器件控制串行时钟(SCK),从 MOSI 移入数据,从 MISO 引脚移出数据。SPI0 逻辑中的位计数器对 SCK 边沿计数。当 8 位数据经过移位寄存器后,SPIF 标志被置为逻辑 1,接收到的字节被传送到接收缓冲器。通过读 SPI0DAT 来读取接收缓冲器中的数据。从器件不能启动数据传送。通过写 SPI0DAT 来预装要发送给主器件的数据。写往 SPI0DAT 的数据是双缓冲的,首先被放在发送缓冲器。如果移位寄存器为空,发送缓冲器中的数据会立即被传送到移位寄存器。当移位寄存器中已经有数据时,SPI 将等到数据发送完后再将发送缓冲器的内容装入移位寄存器。

当被配置为从器件时,SPI0 可以工作 4 线或 3 线方式。当 NSSMD1 (SPI0CN.3) =0 且 NSSMD0 (SPI0CN.2) =1 时,是默认的 4 线方式。在 4 线方式,NSS 被分配端口引脚并被配置为数字输入。当 NSS 为逻辑 0 时,SPI0 被使能;当 NSS 为逻辑 1 时,SPI0 被禁止。在 NSS 的下降沿,位计数器被复位。注意,对应每次字节传输,在第一个有效 SCK 边沿到来之前,NSS 信号必须被驱动到低电平至少两个系统时钟周期。图 23.4 给出了两个 4 线方式从器件和一个主器件的连接图。

当 NSSMD1(SPI0CN.3)=0 且 NSSMD0(SPI0CN.2)=0 时,SPI0 工作在 3 线从方式。在该方式,NSS 未被使用,也不被交叉开关映射到外部端口引脚。由于在 3 线从方式无法唯一地寻址从器件,所以 SPI0 必须是总线上唯一的从器件。需要注意的是,在 3 线从方式,没有外部手段对位计数器复位以判断是否收到一个完整的字节。只能通过用 SPIEN 位禁止并重新使能 SPI0 来复位位计数器。图 23.3 给出了一个 3 线从器件和一个主器件的连接图。

23.4 SPI0 中断源

如果 SPIO 中断被允许,在下述 4 个标志位被置 1 时将产生中断。

注意: 这4个标志位都必须用软件清0。

- 1. 在每次字节传输结束, SPI 中断标志 SPIF (SPIOCN.7) 被置 1。该标志适用于所有 SPI 方式。
- 2. 如果在发送缓冲器中的数据尚未被传送到移位寄存器时写 SPI0DAT,写冲突标志 WCOL (SPI0CN.6)被置 1。发生这种情况时,写 SPI0DAT 的操作被忽略,不会对 发送缓冲器写入。该标志适用于所有 SPI 方式。
- 3. 当 SPIO 被配置为工作于多主方式的主器件而 NSS 被拉为低电平时,方式错误标志 MODF (SPIOCN.5) 被置 1。当发生方式错误时,SPIOCN 中的 MSTEN 和 SPIEN 位 被清 0,以禁止 SPIO 并允许另一个主器件访问总线。
- 4. 当 SPI0 被配置为从器件并且一次传输结束,而接收缓冲器中还保持着上一次传输的数据未被读取时,接收溢出标志 RXOVRN(SPI0CN.4)被置 1。新接收的字节将不被传送到接收缓冲器,允许前面接收的字节被读取。引起溢出的数据字节丢失。

23.5 串行时钟时序

使用 SPI0 配置寄存器(SPI0CFG)中的时钟控制选择位可以在串行时钟相位和极性的 4 种组合中选择其一。CKPHA 位(SPI0CFG.5)选择两种时钟相位(锁存数据所用的边沿)中的一种。CKPOL 位(SPI0CFG.4)在高电平有效和低电平有效的时钟之间选择。主器件和从器件必须被配置为使用相同的时钟相位和极性。注意:在改变时钟相位和极性期间应禁止 SPI0(通过清除 SPIEN 位,SPI0CN.0)。时钟和数据线的时序关系示于图 23.5。

SFR 定义 23.3 所示的 SPI0 时钟速率寄存器(SPI0CKR)控制主方式的串行时钟频率。当工作于从方式时该寄存器被忽略。当 SPI 被配置为主器件时,最大数据传输率(位/秒)是系统时钟频率的二分之一或 12.5MHz(取较低的频率)。当 SPI 被配置为从器件时,全双工操作的最大数据传输率(位/秒)是系统时钟频率的十分之一,前提是主器件与从器件系统时钟同步发出 SCK、NSS(在 4 线从方式)和串行输入数据。如果主器件发出的 SCK、NSS 及串行输入数据不同步,则最大数据传输率(位/秒)必须小于系统时钟频率的十分之一。在主器件只发送数据到从器件而不需要接收从器件发出的数据(即半双工操作)这一特殊情况下,SPI从器件接收数据时的最大数据传输率(位/秒)是系统时钟频率的四分之一,这是在假设由主器件发出 SCK、NSS 和串行输入数据与从器件系统时钟同步的情况下。




图 23.5 数据/时钟时序图

23.6 SPI 特殊功能寄存器

对 SPI0 的访问和控制是通过系统控制器中的 4 个特殊功能寄存器实现的: 控制寄存器 SPI0CN、数据寄存器 SPI0DAT、配置寄存器 SPI0CFG 和时钟频率寄存器 SPI0CKR。下面将介绍这 4 个与 SPI0 总线操作有关的特殊功能寄存器。

SFR 定义 23.1 SPI0CFG: SPI0 配置寄存器

R	R/W	R/W	R/W	R	R	R	R	复位值
SPIBSY	MSTEN	CKPHA	CKPOL	SLVSEL	NSSIN	SRMT	RXBMT	00000111
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xA1

- 位 7: SPIBSY: SPI 忙标志(只读) 当一次 SPI 传输正在进行时(主或从方式),该位被置为逻辑 1。
- 位 6: MSTEN: 主方式允许位 0: 禁止主方式,工作在从方式。
 - 1: 允许主方式,工作在主器件方式。
- 位 5: CKPHA: SPI0 时钟相位。 该位控制 SPI0 时钟的相位。
 - 0:在SCK周期的第一个边沿采样数据*。
 - 1: 在SCK周期的第二个边沿采样数据*。
- 位 4: CKPOL: SPI0 时钟极性
 - 该位控制 SPI0 时钟的极性。 0: SCK 在空闲状态时处于低电平。
 - 1: SCK 在空闲状态时处于高电平。
- 位 3: SLVSEL: 从选择标志(只读)。

当 NSS 引脚为低电平时该位被置 1,表示 SPIO 是被选中的从器件。当 NSS 引脚为高电平时(未被选中为从器件)该位被清 0。该位不指示 NSS 引脚的即时值,而是该引脚输入的去噪信号。

- 位 2: NSSIN: NSS 引脚的瞬时值(只读) 该位指示读该寄存器时 NSS 引脚的即时值。该信号未被去噪。
- 位 1: SRMT:移位寄存器空标志(在从方式有效,(只读))。 当所有数据都被移入/移出移位寄存器并且没有新数据可以从发送缓冲器读出 或向接收缓冲器写入时,该位被置 1。当数据字节被从发送缓冲器传送到移位 寄存器或 SCK 发生变化时,该位被清 0。

注: 在主方式时 SRMT = 1。

位 0: RXBMT:接收缓冲器空(在从方式有效,只读) 当接收缓冲器被读取且没有新数据时,该位被置 1。如果在接收缓冲器中有新 数据未被读取,则该位被清 0。

注: 在主方式时, RXBMT = 1。

*注: 时序参数见表 23.1。

SFR 定义 23.2 SPIOCN: SPIO 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	复位值
SPIF	WCOL	MODF	RXOVRN	NSSMD1	NSSMD0	TXBMT	SPIEN	00000110
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xF8

位 7: SPIF: SPIO 中断标志

该位在数据传输结束后被硬件置为逻辑 1。如果中断被允许,置 1 该位将会使 CPU 转到 SPI0 中断处理服务程序。该位不能被硬件自动清 0,必须用软件清 0。

位 6: WCOL: 写冲突标志

该位由硬件置为逻辑 1 (并产生一个 SPI0 中断),表示数据传送期间对 SPI0 数据寄存器进行了写操作。该位必须用软件清 0。

位 5: MODF: 方式错误标志

当检测到主方式冲突(NSS 为低电平,MSTEN=1,NSSMD[1:0] = 01)时,该位由硬件置为逻辑 1(并产生一个 SPI0 中断)。该位不能被硬件自动清 0,必须用软件清 0。

位 4: RXOVRN: 接收溢出标志(只适用于从方式)

当前传输的最后一位已经移入 SPIO 移位寄存器,而接收缓冲器中仍保存着前一次传输未被读取的数据时该位由硬件置为逻辑 1 (并产生一个 SPIO 中断)。该位不会被硬件自动清 0,必须用软件清 0。

位 3-2: NSSMD1-NSSMD0: 从选择方式位

选择 NSS 工作方式:

00: 3 线从方式或 3 线主方式。NSS 信号不连到端口引脚。

01: 4线从方式或多主方式(默认值)。NSS 总是器件的输入。

1x: 4线单主方式。NSS 被分配一个输出引脚并输出 NSSMD0 的值。

位 1: TXBMT: 发送缓冲器空标志

当新数据被写入发送缓冲器时,该位被清 0。当发送缓冲器中的数据被传送到 SPI 移位寄存器时,该位被置 1,表示可以向发送缓冲器写新数据。

位 0: SPIEN: SPIO 使能位

该位使能/禁止SPIO。

0: 禁止 SPI0

1: 使能 SPI0

SFR 定义 23.3 SPI0CKR: SPI0 时钟速率寄存器

	R/W	复位值							
	SCR7	SCR6	SCR5	SCR4	SCR3	SCR2	SCR1	SCR0	00000000
_	位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xA2

位 7-0: SCR7-SCR0: SPI0 时钟频率

当 SPI0 模块被配置为工作于主方式时,这些位决定 SCK 输出的频率。SCK 时钟频率是从系统时钟分频得到的,由下面的方程给出,其中: SYSCLK 是系统时钟频率, SPIOCKR 是 SPIOCKR 寄存器中的 8 位值。

$$f_{SCK} = \frac{SYSCLK}{2 \times (SPI0CKR + 1)}$$

 $(0 \leq SPI0CKR \leq 255)$

例如:如果 SYSCLK = 2MHz, SPI0CKR = 0x04,则

 $f_{SCK} = \frac{2000000}{2 \times (4+1)}$


 $f_{SCK} = 200kHz$

SFR 定义 23.4 SPI0DAT: SPI0 数据寄存器

	R/W	复位值							
									00000000
_	位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xA3


位 7-0: SPI0DAT: SPI0 发送和接收数据寄存器。

SPI0DAT 寄存器用于发送和接收 SPI0 数据。在主方式下,向 SPI0DAT 写入数据时,数据被放到发送缓冲器并启动发送。读 SPI0DAT 返回接收缓冲器的内容。




* 这是对应 CKPOL = 0时的 SCK 波形 对于 CKPOL = 1, SCK波形的极性反向。

图 23.6 SPI 主方式时序(CKPHA = 0)



* 这是对应 CKPOL = 0时的 SCK 波形。对于 CKPOL = 1, SCK波形的极性反向。

图 23.7 SPI 主方式时序 (CKPHA = 1)



* 这是对应 CKPOL = 0时的 SCK 波形。对于 CKPOL = 1, SCK波形的极性反向。

NSS T_{SE} T_{CKH} T_{SIS} T_{SIH} T_{SLH} T_{SDZ} T_{SDZ} T_{SLH}

图 23.8 SPI 从方式时序(CKPHA = 0)

* 这是对应 CKPOL = 0时的 SCK 波形。对于 CKPOL = 1, SCK波形的极性反向。

图 23.9 SPI 从方式时序(CKPHA = 1)

表 23.1 SPI 从方式时序参数

参 数	说明	最小值	最大值	单位					
主方式时序()	主方式时序(见图 23.6 和图 23.7)								
T_{MCKH}	SCK 高电平时间	$1 \times T_{SYSCLK}$	_	ns					
T_{MCKL}	SCK 低电平时间	$1 \times T_{SYSCLK}$	_	ns					
T_{MIS}	MISO 有效到 SCK 移位边沿	20	_	ns					
$T_{ m MIH}$	SCK 移位边沿到 MISO 发生改变	0	_	ns					
从方式时序()	见图 23.8 和图 23.9)								
T_{SE}	NSS 下降沿到第一个 SCK 边沿	$2 \times T_{SYSCLK}$	_	ns					
T_{SD}	最后一个 SCK 边沿到 NSS 上升沿	$2 \times T_{SYSCLK}$	_	ns					
T_{SEZ}	NSS 下降沿到 MISO 有效	_	4×T _{SYSCLK}	ns					
T_{SDZ}	NSS 上升沿到 MISO 变为高阻态	_	4×T _{SYSCLK}	ns					
T_{CKH}	SCK 高电平时间	5×T _{SYSCLK}	_	ns					
T_{CKL}	SCK 低电平时间	$5 \times T_{SYSCLK}$	_	ns					
T _{SIS}	MOSI 有效到 SCK 采样边沿	2×T _{SYSCLK}	_	ns					
T_{SIH}	SCK 采样边沿到 MOSI 发生改变	$2 \times T_{SYSCLK}$	_	ns					
T _{SOH}	SCK 移位边沿到 MISO 发生改变		4×T _{SYSCLK}	ns					
注: T _{SYSCLK} 为系	统时钟(SYSCLK)周期(ns)。	_							

24. 定时器

C8051F41x 内部有 4 个 16 位计数器/定时器: 其中两个与标准 8051 中的计数器/定时器兼容,另外两个是 16 位自动重装载定时器,可用于其他外设或作为通用定时器使用。这些定时器可以用于测量时间间隔,对外部事件计数或产生周期性的中断请求。定时器 0 和定时器 1 几乎完全相同,有四种工作方式。定时器 2 和定时器 3 均可作为一个 16 位或两个 8 位自动重装载定时器。定时器 2 和定时器 3 还具有 smaRTClock 捕捉方式,可用于测量 smaRTClock 时钟(相对于另一振荡器)。

定时器 0 和定时器 1 工作方式	定时器 2 工作方式	定时器 3 工作方式		
13 位计数/定时器	16 位自动重装载定时器	16 位自动重壮裁空时哭		
16 位计数器/定时器	10 位日幼里农铁疋町品	16 位自动重装载定时器		
8 位自动重装载的计数器/定时器				
两个8位计数器/定时器 (仅限于定时器0)	两个8位自动重装载定时器	两个8位自动重装载定时器		

定时器 0 和定时器 1 有 5 个可选择的时钟源,由定时器时钟选择位(T1M-T0M)和时钟分频位(SCA1-SCA0)决定。时钟分频位定义一个分频时钟,作为定时器 0 和/或定时器 1 的时钟源(见 SFR 定义 24.3)。

定时器 0 和定时器 1 可以被配置为使用分频时钟或系统时钟。定时器 2 和定时器 3 可以使用系统时钟、系统时钟/12 或外部振荡器时钟/8 作为时钟源。

定时器 0 和定时器 1 可以工作在计数器方式。当作为计数器使用时,在为定时器所选择的输入引脚(T0 或 T1)上出现负跳变时计数器/定时器寄存器的值加 1。对事件计数的最大频率可达到系统时钟频率的四分之一。输入信号不需要是周期性的,但在一个给定电平上的保持时间至少应为两个完整的系统时钟周期,以保证该电平能够被正确采样。

24.1 定时器 0 和定时器 1

每个计数器/定时器都是一个 16 位的寄存器,在被访问时以两个字节的形式出现:一个低字节 (TL0 或 TL1) 和一个高字节 (TH0 或 TH1)。计数器/定时器控制寄存器 (TCON) 用于允许定时器 0 和定时器 1 以及指示它们的状态。通过将 IE 寄存器中的 ET0 位置 1 来允许定时器 0 中断,通过将 ET1 位置 1 来允许定时器 1 中断。这两个计数器/定时器都有四种工作方式,通过设置计数器/定时器方式寄存器 (TMOD) 中的方式选择位 T1M1-T0M0 来选择工作方式,每个定时器都可以被独立配置。下面对每种工作方式进行详细说明。

24.1.1 方式 0 — 13 位计数器/定时器

在方式 0,定时器 0 和定时器 1 被作为 13 位的计数器/定时器使用。图 24.1 给出了定时器 0 工作在方式 0 时的原理框图。下面介绍对定时器 0 的配置和操作。由于这两个定时器在工作上完全相同,定时器 1 的配置过程与定时器 0 一样。

TH0 寄存器保持 13 位计数器/定时器的 8 个 MSB, TL0 在 TL0.4-TL0.0 位置保持 5 个 LSB。 TL0 的高 3 位 (TL0.7-TL0.5) 是不确定的,在读计数值时应屏蔽掉或忽略这 3 位。作为 13 位

定时器寄存器, 计到 0x1FFF(全1)后再计一次将发生溢出, 使计数值回到 0x0000, 此时定时器溢出标志 TF0(TCON.5)被置位并产生一个中断(如果该中断被允许)。

C/T0 位 (TMOD.2) 选择计数器/定时器的时钟源。当 C/T0 被设置为逻辑 1 时,出现在所选定时器 0 输入引脚(T0)上的负跳变使定时器寄存器加 1。清除 C/T0 位将选择由 T0M 位 (CKCON.3) 定义的时钟作为定时器的输入。当 T0M 被置 1 时,定时器 0 的时钟为系统时钟;当 T0M 位被清 0 时,定时器 0 的时钟源由 CKCON (见 SFR 定义 24.3) 中的时钟分频位定义。

当 GATE0(TMOD.3)为逻辑 0 或输入信号/INT0 有效时(有效电平由 IT01CF 寄存器中的 IN0PL 位定义,见 SFR 定义 9.11),置位 TR0 位(TCON.4)将允许定时器 0 工作。设置 GATE0 为逻辑 1 允许定时器受外部输入信号/INT0 的控制,便于脉冲宽度测量。

TR0	GATE0	/INT0	计数器/定时器		
0	X	X	禁止		
1	0	X	允许		
1	1	0	禁止		
1	1	1	允许		

X=任意

注意,置位 TR0 并不强制定时器复位。应在定时器被允许前将定时器寄存器装入所需要的初值。

与上述的 TL0 和 TH0 一样,TL1 和 TH1 构成定时器 1 的 13 位寄存器。定时器 1 的配置 和控制方法与定时器 0 一样,使用 TCON 和 TMOD 中的对应位。输入信号/INT1 为定时器 1 所用,其极性由 IT01CF 寄存器中的 IN1PL 位定义(见 SFR 定义 12.7)。




图 24.1 T0 方式 0 原理框图

24.1.2 方式 1

方式 1 的操作与方式 0 完全一样,所不同的是计数器/定时器使用全部 16 位。用与方式 0 相同的方法允许和控制工作在方式 1 的计数器/定时器。

24.1.3 方式 2

方式 2 将定时器 0 和定时器 1 配置为具有自动重新装入计数初值能力的 8 位计数器/定时器。TL0 保持计数值,而 TH0 保持重载值。当 TL0 中的计数值发生溢出(从全 1 到 0x00)时,定时器溢出标志 TF0(TCON.5)被置位,TH0 中的重载值被重新装入到 TL0。如果中断被允许,在 TF0 被置位时将产生一个中断。TH0 中的重载值保持不变。为了保证第一次计数正确,必须在允许定时器之前将 TL0 初始化为所希望的计数初值。当工作于方式 2 时,定时器 1 的操作与定时器 0 完全相同。

在方式 2,定时器 1 和定时器 0 的配置和控制方法与方式 0 一样。当 GATE0(TMOD.3)为逻辑 0 或输入信号/INT0 有效时(有效电平由 INT01CF 寄存器中的 IN0PL 为定义,见"12.5外部中断"),置位 TR0 位(TCON.4)将允许定时器 0 工作。




图 24.2 T0 方式 2 原理框图

24.1.4 方式 3

在方式 3,定时器 0 被配置两个独立的 8 位定时器/计数器,计数值分别在 TL0 和 TH0 中。在 TL0 中的计数器/定时器使用 TCON 和 TMOD 中定时器 0 的控制/状态位: TR0、C/T0、GATE0 和 TF0。TL0 既可以使用系统时钟也可以使用一个外部输入信号作为时基。TH0 寄存器只能作为定时器使用,由系统时钟或分频时钟提供时基。TH0 使用定时器 1 的运行控制位 TR1,并在发生溢出时将定时器 1 的溢出标志位 TF1 置 1,所以它控制定时器 1 的中断。

定时器 1 在方式 3 时停止运行。在定时器 0 工作于方式 3 时,定时器 1 可以工作在方式 0、1 或 2,但不能用外部信号作为时钟,也不能设置 TF1 标志和产生中断。但是定时器 1 溢出可以用于为 SMBus 和/或 UART 产生波特率,也可以用于启动 ADC 转换。当定时器 0 工作在方式 3 时,定时器 1 的运行控制由其方式设置决定。为了在定时器 0 工作于方式 3 时使用定时器 1,应使定时器 1 工作在方式 0、1 或 2。可以通过将定时器 1 切换到方式 3 使其停止运行。




图 24.3 T0 方式 3 原理框图

SFR 定义 24.1 TCON: 定时器控制寄存器

D (777	T. /***	D (777	D /***	与以比				
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
1							(可位寻址)	0x88

位 7: TF1: 定时器 1 溢出标志

当定时器 1 溢出时由硬件置位。该位可以用软件清 0,但当 CPU 转向定时器 1 中断服务程序时该位被自动清 0。

- 0: 未检测到定时器 1 溢出。
- 1: 定时器 1 发生溢出。
- 位 6: TR1: 定时器 1 运行控制
 - 0: 定时器 1 禁止。
 - 1: 定时器 1 允许。
- 位 5: TF0: 定时器 0 溢出标志

当定时器 0 溢出时由硬件置位。该位可以用软件清 0,但当 CPU 转向定时器 0 中断服务程序时该位被自动清 0。

- 0: 未检测到定时器 1 溢出。
- 1: 定时器 1 发生溢出。
- 位 4: TR0: 定时器 0 运行控制
 - 0: 定时器 0 禁止。
 - 1: 定时器 0 允许。
- 位 3: IE1: 外部中断 1

当检测到一个由 IT1 定义的边沿/电平时,该标志由硬件置位。该位可以用软件清 0,但当 CPU 转向外部中断 1 中断服务程序时该位被自动清 0(如果 IT1=1)。当 IT1=0 时,该标志在/INT1 有效时被置 1 (有效电平由 IT01CF 寄存器中的 IN1PL 位定义)。

位 2: IT1: 中断 1 类型选择

该位选择/INT1 中断是边沿触发还是电平触发。可以用 IT01CF 寄存器中的 IN1PL 位将/INT1 配置为低电平有效或高电平有效。

- 0: /INT1 为电平触发。
- 1: /INT1 为边沿触发。
- 位 1: IE0: 外部中断 0

当检测到一个由 ITO 定义的边沿/电平时,该标志由硬件置位。该位可以用软件清 0,但当 CPU 转向外部中断 0 中断服务程序时该位被自动清 0(如果 IT0=1)。当 IT0=0 时,该标志在/INT0 有效时被置 1 (有效电平由 IT01CF 寄存器中的 IN0PL 位定义)。

位 0: IT0: 中断 0 类型选择

该位选择/INT0 中断是边沿触发还是电平触发。可以用 IT01CF 寄存器中的 IN0PL 位将/INT0 配置为低电平有效或高电平有效。

- 0: /INT0 为电平触发。
- 1: /INT0 为边沿触发。

SFR 定义 24.2 TMOD: 定时器方式寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
GATE1	C/T1	T1M1	T1M0	GATE0	C/T0	T0M1	T0M0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0x89

位 7: GATE1: 定时器 1 门控位

0: 当 TR1=1 时定时器 1 工作,与/INT1 的逻辑电平无关。

1: 只有当 TR1=1 并且/INT1 有效时定时器 1 才工作。

位 6: C/T1: 计数器/定时器 1 功能选择。

0: 定时器功能: 定时器 1 由 T1M 位 (CKCON.4) 定义的时钟加 1。

1: 计数器功能: 定时器 1 由外部输入引脚(T1)的负跳变加 1。

位 5-4: T1M1-T1M0: 定时器 1 方式选择 这些位选择定时器 1 的工作方式。

T1M1	T1M0	方式
0	0	方式 0: 13 位计数器/定时器
0	1	方式 1: 16 位计数器/定时器
1	0	方式 2: 自动重装载的 8 位计数器/定时器
1	1	方式 3: 定时器 1 停止运行

位 3: GATE0: 定时器 0 门控位

0: 当 TR0=1 时定时器 0 工作,与/INT0 的逻辑电平无关。

1: 只有当 TR0=1 并且/INT0 有效时定时器 0 才工作。

位 2: C/T0: 计数器/时器 0 功能选择。

0: 定时器功能: 定时器 0 由 T0M 位(CKCON.3)定义的时钟加 1。

1: 计数器功能: 定时器 0 由外部输入引脚(T0)的负跳变加 1。

位 1-0: T0M1-T0M0: 定时器 0 方式选择 这些位选择定时器 0 的工作方式。

T0M1	T0M0	方式
0	0	方式 0: 13 位计数器/定时器
0	1	方式 1: 16 位计数器/定时器
1	0	方式 2: 自动重装载的 8 位计数器/定时器
1	1	方式 3: 两个 8 位计数器/定时器

SFR 定义 24.3 CKCON: 时钟控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
T3MH	T3ML	T2MH	T2ML	T1M	T0M	SCA1	SCA0	00000000
<u>位</u> 7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
								0x8F

位 7: T3MH: 定时器 3 高字节时钟选择。

该位选择供给定时器3高字节的时钟(如果定时器3被配置为两个8位定时器)。 定时器3工作在其他方式时该位被忽略。

- 0: 定时器 3 高字节使用 TMR3CN 中的 T3XCLK 位定义的时钟。
- 1: 定时器 3 高字节使用系统时钟。
- 位 6: T3ML: 定时器 3 低字节时钟选择。

该位选择供给定时器3的时钟。如果定时器3被配置为两个8位定时器,该位选择供给低8位定时器的时钟。

- 0: 定时器 3 低字节使用 TMR3CN 中的 T3XCLK 位定义的时钟。
- 1: 定时器 3 低字节使用系统时钟。
- 位 5: T2MH: 定时器 2 高字节时钟选择。

该位选择供给定时器2高字节的时钟(如果定时器2被配置为两个8位定时器)。 定时器2工作在其他方式时该位被忽略。

- 0: 定时器 2 高字节使用 TMR2CN 中的 T2XCLK 位定义的时钟。
- 1: 定时器 2 高字节使用系统时钟。
- 位 4: T2ML: 定时器 2 低字节时钟选择。

该位选择供给定时器 2 的时钟。如果定时器 2 被配置为两个 8 位定时器,该位选择供给低 8 位定时器的时钟。

- 0: 定时器 2 低字节使用 TMR2CN 中的 T2XCLK 位定义的时钟。
- 1: 定时器 2 低字节使用系统时钟。
- 位 3: T1M: 定时器 1 时钟选择。

该位选择定时器 1 的时钟源。当 C/T1 被设置为逻辑 1 时, T1M 被忽略。

- 0: 定时器 1 使用由分频位(SCA1-SAC0)定义的时钟。
- 1: 定时器 1 使用系统时钟
- 位 2: T0M: 定时器 0 时钟选择。

该位选择定时器 0 的时钟源。当 C/T0 被设置为逻辑 1 时, T0M 被忽略。

- 0: 定时器 0 使用由分频位(SCA1-SAC0)定义的时钟。
- 1: 定时器 0 使用系统时钟
- 位 1-0: SCA1-SCA0: 定时器 0/1 预分频位

如果定时器 0/1 被配置为使用分频时钟,则这些位控制时钟分频数。

SCA1	SCA0	分频时钟
0	0	系统时钟/12
0	1	系统时钟/4
1	0	系统时钟/48
1	1	外部时钟/8

注:外部时钟8分频与系统时钟同步。

SFR 定义 24.4 TL0: 定时器 0 低字节

	R/W	复位值							
									00000000
•	位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x8A

位 7-0: TL0: 定时器 0 低字节

TL0 寄存器是 16 位定时器 0 的低字节。

SFR 定义 24.5 TL1: 定时器 1 低字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x8B

位 7-0: TL1: 定时器 1 低字节

TL1 寄存器是 16 位定时器 1 的低字节。

SFR 定义 24.6 TH0: 定时器 0 高字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x8C

位 7-0: TH0: 定时器 0 高字节

TH0 寄存器是 16 位定时器 0 的高字节。

SFR 定义 24.7 TH1: 定时器 1 高字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x8D

位 7-0: TH1: 定时器 1 高字节

TH1 寄存器是 16 位定时器 1 的高字节。

24.2 定时器 2

定时器 2 是一个 16 位的计数器/定时器,由两个 8 位的 SFR 组成: TMR2L(低字节)和 TMR2H(高字节)。定时器 2 可以工作在 16 位自动重装载方式或 8 位自动重装载方式(两个 8 位定时器)。T2SPLIT 位(TMR2CN.3)定义定时器 2 的工作方式。定时器 2 还可被用于捕捉方式,以测量 smaRTClock 时钟频率或外部振荡器时钟频率。

定时器 2 的时钟源可以是系统时钟、系统时钟/12 或外部振荡源时钟/8。外部振荡源时钟/8 与系统时钟同步。

24.2.1 16 位自动重装载方式

当 T2SPLIT 位(TMR2CN.3)被设置为逻辑 0 时,定时器 2 工作在自动重装载的 16 位定时器方式(见图 24.4)。定时器 2 可以使用 SYSCLK、SYSCLK/12 或外部振荡器时钟/8 作为其时钟源。当 16 位定时器寄存器发生溢出(从 0xFFFF 到 0x0000)时,定时器 2 重载寄存器(TMR2RLH和 TMR2RLL)中的 16 位计数初值被自动装入到定时器 2 寄存器,并将定时器 2 高字节溢出标志 TF2H(TMR2CN.7)置 1。如果定时器 2 中断被允许(如果 IE.5 被置 1),每次溢出都将产生中断。如果定时器 2 中断被允许并且 TF2LEN位(TMR2CN.5)被置 1,则每次低 8 位(TMR2L)溢出时(从 0xFF 到 0x00)将产生一个中断。




图 24.4 定时器 2 的 16 位方式原理框图

24.2.2 8位自动重装载定时器方式

当 T2SPLIT 位被置 1 时,定时器 2 工作在双 8 位定时器方式(TMR2H 和 TMR2L)。这两个 8 位定时器都工作在自动重装载方式(见图 24.5)。TMR2RLL 保持 TMR2L 的重载值,而 TMR2RLH 保持 TMR2H 的重载值。TMR2CN 中的 TR2 是 TMR2H 的运行控制位。当定时器 2 被配置为 8 位方式时,TMR2L 总是处于运行状态。

每个 8 位定时器都可以被配置为使用 SYSCLK、SYSCLK/12 或外部振荡器时钟/8 作为其时钟源。定时器 2 时钟选择位 T2MH 和 T2ML(位于 CKCON 中)选择 SYSCLK 或由定时器 2 外部时钟选择位(TMR2CN 中的 T2XCLK)定义的时钟源。时钟源的选择情况如下所示。

T2MH	T2XCLK	TMR2H 时钟源
0	0	SYSCLK/12
0	1	外部时钟/8
1	X	SYSCLK

T2ML	T2XCLK	TMR2L 时钟源
0	0	SYSCLK/12
0	1	外部时钟/8
1	X	SYSCLK

当 TMR2H 发生溢出时(从 0xFF 到 0x00), TF2H 被置 1; 当 TMR2L 发生溢出时(从 0xFF 到 0x00), TF2L 被置 1。如果定时器 2 中断被允许,则每次 TMR2H 溢出时都将产生一个中断。如果定时器 2 中断被允许并且 TF2LEN 位(TMR2CN.5)被置 1,则每当 TMR2L 或 TMR2H 发生溢出时将产生一个中断。在 TF2LEN 位被置 1 的情况下,软件应检查 TF2H 和 TF2L 标志,以确定中断的来源。TF2H 和 TF2L 标志不能被硬件自动清除,必须通过软件清除。




图 24.5 定时器 2 的 8 位方式原理框图

24.2.3 外部/smaRTClock 捕捉方式

捕捉方式允许使用系统时钟测量外部振荡器或 smaRTClock 时钟。外部振荡器和 smaRTClock 时钟也可以互相测量。定时器 2 可以使用系统时钟、系统时钟/12、外部振荡器/8 或 smaRTClock/8 作为其时钟源,由 T2ML(CKCON.4)、T2XCLK 和 T2RCLK 的设置决定。 定时器每 8 外部时钟周期或每 8 个 smaRTClock 时钟周期捕捉一次,捕捉外部时钟还是 smaRTClock 时钟取决于 T2RCLK 的设置。当捕捉事件发生时,定时器 2 的内容(TMR2H:TMR2L)被装入定时器 2 重装载寄存器(TMR2RLH:TMR2RLL),TF2H 标志被置位。通过计算两个连续的定时器捕捉值的差值,可以确定外部振荡器或 smaRTClock 时钟的周期(相对于定时器 2 时钟)。为获得精确的测量值,定时器 2 的时钟频率应远大于捕捉时钟的频率。当使用捕捉方式时,定时器 2 应被配置为 16 位自动重装载方式。

例如:如果 T2ML = 1b, T2RCLK = 0b, TF2CEN = 1b,则定时器 2 使用 SYSCLK 作为时钟,每 8 个 smaRTClock 时钟进行一次捕捉。如果 SYSCLK 为 24.5 MHz,两次连续捕捉值的 差值为 5984,则 smaRTClock 时钟频率为:

24.5 MHz / (5984/8) = 0.032754 MHz 或 32.754 KHz

该方式允许软件确定自振荡模式下准确的 smaRTClock 频率,也可用于测量使用 RC 网络产生的外部振荡器信号的频率。




图 24.6 定时器 2 捕捉方式原理框图

SFR 定义 24.8 TMR2CN: 定时器 2 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
TF2H	TF2L	TF2LEN	TF2CEN	T2SPLIT	TR2	T2RCLK	T2XCLK	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xC8

位 7: TF2H: 定时器 2 高字节溢出标志

当定时器 2 高字节发生溢出时(从 0xFF 到 0x00)由硬件置 1。在 16 位方式,当定时器 2 发生溢出时(从 0xFFFF 到 0x0000)由硬件置 1。当定时器 2 中断被允许时,该位置 1 将导致 CPU 转向定时器 2 的中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

位 6: TF2L: 定时器 2 低字节溢出标志

当定时器 2 低字节发生溢出时(从 0xFF 到 0x00)由硬件置 1。当定时器 2 中断被允许并且 TF2LEN 位被设置为逻辑 1 时,该位置 1 将产生中断。TF2L 在低字节溢出时置位,与定时器 2 的工作方式无关。该位不能由硬件自动清 0,必须用软件清 0。

位 5: TF2LEN: 定时器 2 低字节中断允许位

该位允许/禁止定时器 2 低字节中断。如果 TF2LEN 被置 1 并且定时器 2 中断被允许 (IE.5),则当定时器 2 低字节发生溢出时将产生一个中断。当定时器 2 工作在 16 位方式时,该位应被清 0。

- 0: 禁止定时器 2 低字节中断。
- 1: 允许定时器 2 低字节中断。
- 位 4: TF2CEN: 定时器 2 捕捉使能位
 - 0: 禁止定时器 2 捕捉方式。
 - 1: 使能定时器 2 捕捉方式。
- 位 3: T2SPLIT: 定时器 2 双 8 位方式使能位

当该位被置1时,定时器2工作在双8位自动重装载定时器方式。

- 0: 定时器 2 工作在 16 位自动重装载方式。
- 1: 定时器 2 工作在双 8 位自动重装载定时器方式。
- 位 2: TR2: 定时器 2 运行控制

该位允许/禁止定时器 2。在 8 位方式,该位只控制 TMR2H,TMR2L 总是处于运行状态。

- 0: 定时器 2 禁止。
- 1: 定时器 2 允许。
- 位 1: T2RCLK: 定时器 2 捕捉方式位

当 TF2CEN=1 时,该位控制定时器 2 的捕捉源。如果 T2XCLK=1 且 T2ML(CKCON.4)=0,该位还控制定时器 2 的时钟源。

- 0: 每8个 smaRTClock 时钟进行一次捕捉。如果 T2XCLK = 1 且 T2ML(CKCON.4)= 0, 按外部振荡器/8 计数。
- 1: 每8个外部振荡器时钟进行一次捕捉。如果 T2XCLK = 1 且 T2ML (CKCON.4) = 0, 按 smaRTClock/8 计数。
- 位 0: T2XCLK: 定时器 2 外部时钟选择

该位选择定时器 2 的外部时钟源。如果定时器 2 工作在 8 位方式,该位为两个 8 位定时器 选择外部振荡器时钟源。但仍可用定时器 2 时钟选择位(CKCON 中的 T2MH 和 T2ML)在 外部时钟和系统时钟之间作出选择。

- 0: 定时器 2 外部时钟为系统时钟/12。
- 1: 定时器 2 外部时钟使用 T2RCLK 位定义的时钟。

SFR 定义 24.9 TMR2RLL: 定时器 2 重载寄存器低字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xCA

位 7-0: TMR2RLL: 定时器 2 重载寄存器的低字节 TMR2RLL 保持定时器 2 重载值的低字节。

SFR 定义 24.10 TMR2RLH: 定时器 2 重载寄存器高字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xCB

位 7-0: TMR2RLH: 定时器 2 重载寄存器的高字节 TMR2RLH 保持定时器 2 重载值的高字节。

SFR 定义 24.11 TMR2L: 定时器 2 低字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xCC

位 7-0: TMR2L: 定时器 2 的低字节

在16位方式,TMR2L寄存器保持16位定时器2的低字节。在8位方式,TMR2L中保持8位低字节定时器的计数值。

SFR 定义 24.12 TMR2H: 定时器 2 高字节

R/W	复位值 □00000000							
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xCD

位 7-0: TMR2H: 定时器 2 的高字节

在16位方式,TMR2H寄存器保持16位定时器2的高字节。在8位方式,TMR2H中保持8位高字节定时器的计数值。

24.3 定时器 3

定时器 3 是一个 16 位的计数器/定时器,由两个 8 位的 SFR 组成: TMR3L(低字节)和 TMR3H(高字节)。定时器 3 可以工作在 16 位自动重装载方式或 8 位自动重装载方式(两个 8 位定时器)。T3SPLIT 位(TMR3CN.3)定义定时器 3 的工作方式。定时器 3 还可被用于捕捉方式,以测量 smaRTClock 时钟频率或外部振荡器时钟频率。

定时器 3 的时钟源可以是系统时钟、系统时钟/12 或外部振荡源时钟/8。在使用实时时钟(RTC)功能时,外部时钟方式是理想的选择,此时用内部振荡器驱动系统时钟,而定时器 3 (和/或 PCA)的时钟由一个精确的外部振荡器提供。注意,外部振荡源时钟/8 与系统时钟同步。

24.3.1 16 位自动重装载方式

当 T3SPLIT 位(TMR3CN.3)被设置为逻辑 0 时,定时器 3 工作在自动重装载的 16 位定时器方式(见图 24.6)。定时器 3 可以使用 SYSCLK、SYSCLK/12 或外部振荡器时钟/8 作为其时钟源。当 16 位定时器寄存器发生溢出(从 0xFFFF 到 0x0000)时,定时器 3 重载寄存器(TMR3RLH和 TMR3RLL)中的 16 位计数初值被自动装入到定时器 3 寄存器,并将定时器 3 高字节溢出标志 TF3H(TMR3CN.7)置 1。如果定时器 3 中断被允许(EIE1.7 被置 1),每次溢出都将产生中断。如果定时器 3 中断被允许并且 TF3LEN 位(TMR3CN.5)被置 1,则每次低 8 位(TMR3L)溢出时(从 0xFF 到 0x00)将产生中断。




图 24.7 定时器 3 的 16 位方式原理框图

24.3.2 8位自动重装载定时器方式

当 T3SPLIT 位(TMR3CN.3)被置 1 时,定时器 3 工作双 8 位定时器方式(TMR3H 和TMR3L)。这两个 8 位定时器都工作在自动重装载方式(见图 24.8)。TMR3RLL 保持 TMR3L 的重载值,而 TMR3RLH 保持 TMR3H 的重载值。TMR3CN 中的 TR3 是 TMR3H 的运行控制位。当定时器 3 被配置为 8 位方式时,TMR3L 总是处于运行状态。

每个 8 位定时器都可以被配置为使用 SYSCLK、SYSCLK/12 或外部振荡器时钟/8 作为其时钟源。定时器 3 时钟选择位 T3MH 和 T3ML(位于 CKCON 中)选择 SYSCLK 或由定时器 3 外部时钟选择位(TMR3CN 中的 T3XCLK)定义的时钟源。时钟源的选择情况如下所示。

	ТЗМН	T3XCLK	TMR3H 时钟源
	0	0	SYSCLK/12
Γ	0	1	外部时钟/8
	1	X	SYSCLK

T3ML	T3XCLK	TMR3L 时钟源
0	0	SYSCLK/12
0	1	外部时钟/8
1	X	SYSCLK

当 TMR3H 发生溢出时(从 0xFF 到 0x00), TF3H 被置 1; 当 TMR3L 发生溢出时(从 0xFF 到 0x00), TF3L 被置 1。如果定时器 3 中断被允许,则每次 TMR3H 溢出时都将产生一个中断。如果定时器 3 中断被允许并且 TF3LEN 位(TMR3CN.5)被置 1,则每当 TMR3L 或 TMR3H 发生溢出时将产生一个中断。在 TF3LEN 位被置 1 的情况下,软件应检查 TF3H 和 TF3L 标志,以确定中断的来源。TF3H 和 TF3L 标志不能被硬件自动清除,必须通过软件清除。




图 24.8 定时器 3 的 8 位方式原理框图

24.3.3 外部/smaRTClock 捕捉方式

捕捉方式允许使用系统时钟测量外部振荡器或 smaRTClock 时钟。外部振荡器和 smaRTClock 时钟也可以互相测量。定时器 3 可以使用系统时钟、系统时钟/12、外部振荡器/8 或 smaRTClock/8 作为其时钟源,由 T3ML(CKCON.6)、T3XCLK 和 T3RCLK 的设置决定。 定时器每 8 外部时钟周期或每 8 个 smaRTClock 时钟周期捕捉一次,捕捉外部时钟还是 smaRTClock 时钟取决于 T3RCLK 的设置。 当捕捉事件发生时,定时器 3 的内容(TMR3H:TMR3L)被装入定时器 3 重装载寄存器(TMR3RLH:TMR3RLL),TF3H 标志被置位。通过计算两个连续的定时器捕捉值的差值,可以确定外部振荡器或 smaRTClock 时钟的周期(相对于定时器 3 时钟)。为获得精确的测量值,定时器 3 的时钟频率应远大于捕捉时钟的频率。当使用捕捉方式时,定时器 3 应被配置为 16 位自动重装载方式。

例如:如果 T3ML = 1b, T3RCLK = 0b, TF3CEN = 1b,则定时器 3 使用 SYSCLK 作为时钟,每 8 个 smaRTClock 时钟进行一次捕捉。如果 SYSCLK 为 24.5 MHz,两次连续捕捉值的差值为 5984,则 smaRTClock 时钟频率为:

24.5 MHz / (5984/8) = 0.032754 MHz 或 32.754 KHz

该方式允许软件确定自振荡模式下准确的 smaRTClock 频率,也可用于测量使用 RC 网络产生的外部振荡器信号的频率。




图 24.9 定时器 3 捕捉方式原理框图

SFR 定义 24.13 TMR3CN: 定时器 3 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	复位值
TF3H	TF3L	TF3LEN	TF3CEN	T3SPLIT	TR3	-	T3XCLK	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x91

位 7: TF3H: 定时器 3 高字节溢出标志

当定时器 3 高字节发生溢出时(从 0xFF 到 0x00)由硬件置 1。在 16 位方式,当定时器 3 发生溢出时(从 0xFFFF 到 0x0000)由硬件置 1。当定时器 3 中断被允许时,该位置 1 将导致 CPU 转向定时器 3 的中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

位 6: TF3L: 定时器 3 低字节溢出标志

当定时器 3 低字节发生溢出时(从 0xFF 到 0x00)由硬件置 1。当定时器 3 中断被允许并且TF3LEN 位被设置为逻辑 1 时,该位置 1 将产生中断。TF3L 在低字节溢出时置位,与定时器 3 的工作方式无关。该位不能由硬件自动清 0。

位 5: TF3LEN: 定时器 3 低字节中断允许位

该位允许/禁止定时器 3 低字节中断。如果 TF3LEN 被置 1 并且定时器 3 中断被允许,则当定时器 3 低字节发生溢出时将产生一个中断。当定时器 3 工作在 16 位方式时,该位应被清 0。

- 0: 禁止定时器 3 低字节中断。
- 1: 允许定时器 3 低字节中断。
- 位 4: TF3CEN: 定时器 3 捕捉使能位
 - 0: 禁止定时器 3 捕捉方式。
 - 1: 使能定时器 3 捕捉方式。
- 位 3: T3SPLIT: 定时器 3 双 8 位方式允许位

当该位被置1时,定时器3工作在双8位自动重装载定时器方式。

- 0: 定时器 3 工作在 16 位自动重装载方式。
- 1: 定时器 3 工作在双 8 位自动重装载定时器方式。
- 位 2: TR3: 定时器 3 运行控制

该位允许/禁止定时器 3。在 8 位方式,该位只控制 TMR3H,TMR3L 总是处于运行状态。

- 0: 定时器 3 禁止。
- 1: 定时器 3 允许。
- 位 1: T3RCLK: 定时器 3 捕捉方式位

当 TF3CEN = 1 时,该位控制定时器 3 的捕捉源。如果 T3XCLK = 1 且 T3ML(CKCON.6) = 0,该位还控制定时器 3 的时钟源。

- 0: 每8个 smaRTClock 时钟进行一次捕捉。如果 T3XCLK = 1 且 T3ML(CKCON.6)= 0,按外部振荡器/8 计数。
- 1: 每8个外部振荡器时钟进行一次捕捉。如果 T3XCLK = 1 且 T3ML (CKCON.6) = 0, 按 smaRTClock/8 计数。
- 位 0: T3XCLK: 定时器 3 外部时钟选择

该位选择定时器 3 的外部时钟源。如果定时器 3 工作在 8 位方式,该位为两个 8 位定时器 选择外部振荡器时钟源。但仍可用定时器 3 时钟选择位(CKCON 中的 T3MH 和 T3ML)在 外部时钟和系统时钟之间作出选择。

- 0: 定时器 3 外部时钟为系统时钟/12。
- 1: 定时器 3 外部时钟为 T3RCLK 定义的时钟。

SFR 定义 24.14 TMR3RLL: 定时器 3 重载寄存器低字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x92

位 7-0: TMR3RLL: 定时器 3 重载寄存器的低字节 TMR3RLL 保存定时器 3 重载值的低字节。

SFR 定义 24.15 TMR3RLH: 定时器 3 重载寄存器高字节

	R/W	复位值							
									00000000
-	位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x93

位 7-0: TMR3RLH: 定时器 3 重载寄存器的高字节 TMR3RLH 保存定时器 3 重载值的高字节。

SFR 定义 24.16 TMR3L: 定时器 3 低字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x94

位 7-0: TMR3L: 定时器 3 的低字节

在16位方式,TMR3L寄存器保持16位定时器3的低字节。在8位方式,TMR3L中保持8位低字节定时器的计数值。

SFR 定义 24.17 TMR3H: 定时器 3 高字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0x95

位 7-0: TMR3H: 定时器 3 的高字节

在16位方式,TMR3H寄存器保持16位定时器3的高字节。在8位方式,TMR3H中保持8位高字节定时器的计数值。

25. 可编程计数器阵列

可编程计数器阵列 (PCA0) 提供增强的定时器功能,与标准8051的计数器/定时器相比,它需要较少的CPU干预。PCA由一个专用的16位计数器/定时器和6个16位捕捉/比较模块组成。每个捕捉/比较模块有其自己的I/O线 (CEXn),这些I/O线在被使能时可通过交叉开关连到端口I/O。计数器/定时器由一个可编程的时基信号驱动,时基信号可以在7个时钟源中选择:系统时钟、系统时钟/4、系统时钟/12、外部振荡器时钟/8、smaRTClock时钟/8、定时器0溢出或ECI输入引脚上的外部时钟信号。每个捕捉/比较模块都有六种工作方式:边沿触发捕捉、软件定时器、高速输出、频率输出、8位PWM和16位PWM。每个捕捉/比较模块的工作方式都可以被独立配置。对PCA的配置和控制是通过系统控制器的特殊功能寄存器来实现的。PCA的原理框图示于图25.1。

注意: PCA的模块5可被用作看门狗定时器(WDT),在系统复位后即被使能为该方式。 在看门狗方式被使能时,对某些寄存器的访问受到限制,详见25.3节。




图 25.1 PCA 原理框图

25.1 PCA 计数器/定时器

16 位的 PCA 计数器/定时器由两个 8 位的 SFR 组成: PCA0L 和 PCA0H。PCA0H 是 16 位计数器/定时器的高字节 (MSB),而 PCA0L 是低字节 (LSB)。在读 PCA0L 时,"瞬象寄存器"自动锁存 PCA0H 的值,随后读 PCA0H 时将访问这个"瞬象寄存器"而不是 PCA0H 本身。先读 PCA0L 寄存器可以保证正确读取整个 16 位 PCA0 计数器的值。读 PCA0H 或 PCA0L 不影响计数器工作。PCA0MD 寄存器中的 CPS2-CPS0 位用于选择 PCA 计数器/定时器的时基,如表 25.1 所示。

当计数器/定时器溢出时(从 0xFFFF 到 0x0000),PCA0MD 中的计数器溢出标志(CF)被置为逻辑 1 并产生一个中断请求(如果 CF 中断被允许)。将 PCA0MD 中 ECF 位设置为逻辑 1 即可允许 CF 标志产生中断请求。当 CPU 转向中断服务程序时,CF 位不能被硬件自动清除,必须用软件清除。注意,要使 CF 中断得到响应,必须先总体允许 PCA0 中断。通过将 EA 位(IE.7)和 EPCA0 位(EIE1.4)设置为逻辑 1 来总体允许 PCA0 中断。清除 PCA0MD 寄存器中的 CIDL 位将允许 PCA 在微控制器内核处于空闲方式时继续正常工作。

	W TOTAL TOTAL WEST										
CPS2	CPS1	CPS0	时间基准								
0	0	0	系统时钟的 12 分频								
0	0	1	系统时钟的 4 分频								
0	1	0	定时器 0 溢出								
0	1	1	ECI 下降沿(最大速率 = 系统时钟频率/4)								
1	0	0	系统时钟								
1	0	1	外部振荡器 8 分频*								
1	1	0	smaRTClock 时钟 8 分频*								
*注: 外部	邻振荡器 8	分频和 sma	RTClock 时钟 8 分频与系统时钟同步。								

表 25.1 PCA 时基输入选择




图 25.2 PCA 计数器/定时器原理框图

25.2 捕捉/比较模块

每个模块都可被配置为独立工作,有六种工作方式:边沿触发捕捉、软件定时器、高速输出、频率输出、8位脉宽调制器和16位脉宽调制器。每个模块在CIP-51系统控制器中都有属于自己的特殊功能寄存器(SFR),这些寄存器用于配置模块的工作方式和与模块交换数据。

PCA0CPMn寄存器用于配置PCA捕捉/比较模块的工作方式,表25.2概述了模块工作在不同方式时该寄存器各位的设置情况。置位PCA0CPMn寄存器中的ECCFn位将允许模块的CCFn中断。注意:要使单个的CCFn中断得到响应,必须先整体允许PCA0中断。通过将EA位(IE.7)和EPCA0位(EIE1.3)设置为逻辑1来整体允许PCA0中断。PCA0中断配置的详细信息见图25.3。

PWM16	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	工作方式
X	X	1	0	0	0	0	X	用 CEXn 的正沿触发捕捉
X	X	0	1	0	0	0	X	用 CEXn 的负沿触发捕捉
X	X	1	1	0	0	0	X	用 CEXn 的跳变触发捕捉
X	1	0	0	1	0	0	X	软件定时器
X	1	0	0	1	1	0	X	高速输出
X	1	0	0	X	1	1	X	频率输出
0	1	0	0	X	0	1	X	8 位脉冲宽度调制器
1	1	0	0	X	0	1	X	16 位脉冲宽度调制器

表 25.2 PCA 捕捉/比较模块的 PCA0CPM 寄存器设置






图 25.3 PCA 中断原理框图

25.2.1 边沿触发的捕捉方式

在该方式,CEXn引脚上出现的电平跳变导致PCA捕捉PCA计数器/定时器的值并将其装入到对应模块的16位捕捉/比较寄存器(PCA0CPLn和PCA0CPHn)。PCA0CPMn寄存器中的CAPPn和CAPNn位用于选择触发捕捉的电平变化类型:低电平到高电平(正沿)、高电平到低电平(负沿)或任何变化(正沿或负沿)。当捕捉发生时,PCA0CN中的捕捉/比较标志(CCFn)被置为逻辑1并产生一个中断请求(如果CCF中断被允许)。当CPU转向中断服务程序时,CCFn位不能被硬件自动清除,必须用软件清0。如果CAPPn和CAPNn位都被设置为逻辑1,可以通过直接读CEXn对应端口引脚的状态来确定本次捕捉是由上升沿触发还是由下降沿触发。




图25.4 PCA捕捉方式原理框图

注意: CEXn 输入信号必须在高电平或低电平期间至少保持两个系统时钟周期,以保证能够被硬件识别。

25.2.2 软件定时器方式

软件定时器方式也称为比较器方式。在该方式,PCA将计数器/定时器的计数值与模块的16位捕捉/比较寄存器(PCA0CPHn和PCA0CPLn)进行比较。当发生匹配时,PCA0CN中的捕捉/比较标志(CCFn)被置为逻辑1并产生一个中断请求(如果CCF中断被允许)。当CPU转向中断服务程序时,CCFn位不能被硬件自动清除,必须用软件清0。置位PCA0CPMn寄存器中的ECOMn和MATn位将使能软件定时器方式。

注意,当向PCA0的捕捉/比较寄存器写入一个16位数值时,应先写低字节。向PCA0CPLn的写入操作将ECOMn位清0;向PCA0CPHn写入时将ECOMn位置1。




图 25.5 PCA 软件定时器方式原理框图

25.2.3 高速输出方式

在高速输出方式,每当PCA计数器与模块的16位捕捉/比较寄存器(PCA0CPHn和PCA0CPLn)发生匹配时,模块的CEXn引脚上的逻辑电平将发生变化。置位PCA0CPMn寄存器中的TOGn、MATn和ECOMn位将使能高速输出方式。

注意: 当向PCA0的捕捉/比较寄存器写入一个16位数值时,应先写低字节。向PCA0CPLn的写入操作将ECOMn位清0;向PCA0CPHn写入时将ECOMn位置1。




图 25.6 PCA 高速输出方式原理框图

25.2.4 频率输出方式

频率输出方式可在CEXn引脚产生可编程频率的方波。捕捉/比较模块的高字节保持输出电平改变前要计的PCA时钟数。所产生的方波的频率由方程25.1定义:

$$F_{CEXn} = \frac{F_{PCA}}{2 \times PCA0CPHn}$$

注:对于该方程,PCA0CPHn中的值为0x00时,相当于256。

方程25.1 方波输出频率

其中: F_{PCA} 是由PCA方式寄存器(PCA0MD)中的CPS2-0位选择的PCA时钟的频率。捕捉/比较模块的低字节与PCA0计数器的低字节比较; 两者匹配时,CEXn的电平发生改变,高字节中的偏移值被加到PCA0CPLn。通过将PCA0CPMn寄存器中ECOMn、TOGn和PWMn位置1来使能频率输出方式。

关于捕捉/比较寄存器的重要注意事项: 当向PCA0的捕捉/比较寄存器写入一个16位值时,应先写低字节。向PCA0CPLn的写入操作将ECOMn位清0;向PCA0CPHn写入时将ECOMn位置1。




图 25.7 PCA 频率输出方式原理框图

25.2.5 8 位脉宽调制器方式

每个模块都可以被独立地用于在对应的CEXn引脚产生脉宽调制(PWM)输出。PWM输出的频率取决于PCA计数器/定时器的时基。使用模块的捕捉/比较寄存器PCA0CPLn改变PWM输出信号的占空比。当PCA计数器/定时器的低字节(PCA0L)与PCA0CPLn中的值相等时,CEXn引脚上的输出被置1;当PCA0L中的计数值溢出时,CEXn输出被复位(见图25.8)。当计数器/定时器的低字节PCA0L溢出时(从0xFF到0x00),保存在PCA0CPHn中的值被自动装入到PCA0CPLn,不需软件干预。通过将PCA0CPMn寄存器中的ECOMn和PWMn位置1来使能8位脉冲宽度调制器方式。8位PWM方式的占空比由方程25.2给出。

注意: 当向PCA0的捕捉/比较寄存器写入一个16位数值时,应先写低字节。向PCA0CPLn 的写入操作将ECOMn位清0; 向PCA0CPHn写入时将ECOMn位置1。

占空比 =
$$\frac{(256 - PCA0CPHn)}{256}$$

方程25.2 8位PWM占空比

由方程25.2可知,最大占空比为100% (PCA0CPHn = 0),最小占空比为0.39% (PCA0CPHn = 0xFF)。可以通过清除ECOMn位产生0%的占空比。




图 25.8 PCA 的 8 位 PWM 方式原理框图

25.2.6 16 位脉宽调制器方式

PCA模块还可被配置为工作在16位PWM方式。在该方式下,16位捕捉/比较模块定义PWM信号低电平时间的PCA时钟数。当PCA计数器与模块的值匹配时,CEXn的输出被置为高电平;当计数器溢出时,CEXn输出被置为低电平。为了输出一个占空比可变的波形,新值的写入应与PCA的CCFn匹配中断同步。通过将PCA0CPMn寄存器中的ECOMn、PWMn和PWM16n位置1来使能16位PWM方式。为了得到可变的占空比,应允许匹配中断(ECCFn = 1并且MATn = 1),以同步对捕捉/比较寄存器的写操作。16位PWM方式的占空比由方程25.3给出。

注意: 当向PCA0的捕捉/比较寄存器写入一个16位数值时,应先写低字节。向PCA0CPLn 的写入操作将ECOMn位清0; 向PCA0CPHn写入时将ECOMn位置1。

占空比 =
$$\frac{(65536 - PCA0CPn)}{65536}$$

方程25.3 16位PWM占空比

由方程25.3可知,最大占空比为100% (PCA0CPn = 0),最小占空比为0.0015% (PCA0CPn = 0xFFFF)。可以通过将ECOMn位清0产生0%的占空比。




图 25.9 PCA 的 16 位 PWM 方式原理框图

25.3 看门狗定时器方式

通过 PCA 的模块 5 可以实现可编程看门狗定时器(WDT)功能。如果两次对 WDT 更新寄存器(PCA0CPH2)的写操作相隔的时间超过规定的极限,WDT 将产生一次复位。可以根据需要用软件配置和使能/禁止 WDT。

当 PCA0MD 寄存器中的 WDTE 位被置 1 时,模块 5 被作为看门狗定时器(WDT)使用。模块 5 高字节与 PCA 计数器的高字节比较;模块 5 低字节保持执行 WDT 更新时要使用的偏移值。在系统复位后看门狗被使能。在看门狗被使能时,对某些 PCA 寄存器的写操作受到限制。

25.3.1 看门狗定时器操作

当 WDT 被使能时:

- PCA 计数器被强制运行。
- 不允许写 PCA0L 和 PCA0H。
- PCA 时钟源选择位(CPS2-CPS0)被冻结。
- PCA 等待控制位(CIDL)被冻结。
- 模块 5 被强制进入软件定时器方式。
- 对模块 5 方式寄存器 (PCA0CPM5) 的写操作被禁止。

当 WDT 被使能时,写 CR 位并不改变 PCA 计数器的状态; 计数器将一直保持运行状态,直到 WDT 被禁止。如果 WDT 被使能,但用户软件没有使能 PCA 计数器,则读 PCA 运行控制(CR)位时将返回 0。如果在 WDT 被使能时 PCA0CPH5 和 PCA0H 发生匹配,则系统将被复位。为了防止 WDT 复位,需要通过写 PCA0CPH5 来更新 WDT (写入值可以是任意值)。在写 PCA0CPH5 时,PCA0H 的值加上 PCA0CPL5 中保存的偏移值后被装入到 PCA0CPH5(见图 25.10)。




图 25.10 PCA 模块 5 的看门狗定时器方式

保存在 PCA0CPH5 中的 8 位偏移值与 16 位 PCA 计数器的高字节进行比较,该偏移值是复位前 PCA0L 的溢出次数。PCA0L 的第一次溢出周期取决于进行更新操作时 PCA0L 的值,最长可达 256 个 PCA 时钟。总偏移值(PCA 时钟数)由方程 25.4 给出,其中 PCA0L 是执行更新操作时 PCA0L 寄存器的值。

偏移值 = $(256 \times PCA0CPL5) + (256 - PCA0L)$

方程25.4 看门狗定时器偏移值(PCA时钟数)

当 PCA0L 发生溢出并且 PCA0CPH5 和 PCA0H 匹配时,WDT 将产生一次复位。在WDT 被使能的情况下,软件可以通过向 CCF5 标志(PCA0CN.2)写 1 来强制产生 WDT 复位。

25.3.2 看门狗定时器的使用

配置 WDT 的步骤如下:

- 通过向 WDTE 位写 0 来禁止 WDT。
- 选择 PCA 时钟源(用 CPS2-0 位)。
- 向 PCA0CPL5 装入所希望的 WDT 更新偏移值。
- 配置 PCA 的空闲方式位(如果希望在 CPU 处于空闲方式时 WDT 停止工作,则应将 CIDL 位置 1)。
- 通过向 WDTE 位写 1 来使能 WDT。

在 WDT 被使能时,不能改变 PCA 时钟源和空闲方式的设置值。通过向 PCA0MD 寄存器的 WDTE 或 WDLCK 位写 1 来使能 WDT。当 WDLCK 被置 1 时,在发生下一次系统复位之前将不能禁止 WDT。如果 WDCLK 未被置 1,清除 WDTE 位将禁止 WDT。

WDT 在任何一次系统复位之后都被设置为使能状态。PCA0 计数器的缺省时钟为系统时钟的十二分频(SYSCLK/12)。PCA0L 和 PCA0CPL5 的缺省值均为 0x00,因此 WDT 的超时间隔为 256 个 PCA 时钟周期或 3072 个系统时钟周期。表 25.4 列出了对应某些典型系统时钟频率的超时间隔。

表 25.3 看门狗定时器超时间隔1

系统时钟(Hz)	PCA0CPL2	超时间隔(ms)
24,500,000	255	32.1
24,500,000	128	16.2
24,500,000	32	4.1
18,432,000	255	42.7
18,432,000	128	21.5
18,432,000	32	5.5
11,059,200	255	71.1
11,059,200	128	35.8
11,059,200	32	9.2
3,062,500	255	257
3,062,500	128	129.5
3,062,500	32	33.1
191,406 ²	255	4109
$191,406^2$	128	2070
191,406 ²	32	530
32,000	255	24576
32,000	128	12384
32,000	32	3168

注:

^{1.} 假设 PCA 使用 SYSCLK/12 作为时钟源, 更新时 PCA0L 的值为 0x00。

^{2.} 内部振荡器复位频率。

25.4 PCA 寄存器说明

下面对与 PCA 工作有关的特殊功能寄存器进行详细说明。

SFR 定义 25.1 PCA0CN: PCA 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
CF	CR	CCF5	CCF4	CCF3	CCF2	CCF1	CCF0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:
							(可位寻址)	0xD8

位 7: CF: PCA 计数器/定时器溢出标志

当 PCA 计数器/定时器从 0xFFFF 到 0x0000 溢出时由硬件置位。在计数器/定时器溢出(CF)中断被允许时,该位置 1 将导致 CPU 转向 PCA 中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

- 位 6: CR: PCA 计数器/定时器运行控制 该位允许/禁止 PCA 计数器/定时器。
 - 0: 禁止 PCA 计数器/定时器。
 - 1: 允许 PCA 计数器/定时器。
- 位 5: CCF5: PCA 模块 5 捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当 CCF5 中断被允许时,该位置 1 将导致 CPU 转向 PCA 中断服务程序。该位不能由硬件自动清 0,必须用软件 清 0。
- 位 4: CCF4: PCA 模块 4 捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当 CCF4 中断被允许时,该位置 1 将导致 CPU 转向 PCA 中断服务程序。该位不能由硬件自动清 0,必须用软件 清 0。
- 位 3: CCF3: PCA 模块 3 捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当 CCF3 中断被允许时,该位置 1 将导致 CPU 转向 PCA 中断服务程序。该位不能由硬件自动清 0,必须用软件 清 0。
- 位 2: CCF2: PCA 模块 2 捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当 CCF2 中断被允许时,该位置 1 将导致 CPU 转向 PCA 中断服务程序。该位不能由硬件自动清 0,必须用软件 清 0。
- 位 1: CCF1: PCA 模块 1 捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当 CCF1 中断被允许时,该位置 1 将导致 CPU 转向 PCA 中断服务程序。该位不能由硬件自动清 0,必须用软件 清 0。
- 位 0: CCF0: PCA 模块 0 捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当 CCF0 中断被允许时,该位置 1 将导致 CPU 转向 PCA 中断服务程序。该位不能由硬件自动清 0,必须用软件 清 0。

SFR 定义 25.2 PCA0MD: PCA 方式寄存器

R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	复位值
CIDL	WDTE	WDLCK	-	CPS2	CPS1	CPS0	ECF	01000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xD9

位 7: CIDL: PCA 计数器/定时器等待控制

设置 CPU 空闲方式下的 PCA 工作方式。

- 0: 当系统控制器处于空闲方式时, PCA 继续正常工作。
- 1: 当系统控制器处于空闲方式时, PCA 停止工作。
- 位 6: WDTE: 看门狗定时器使能位

如果该位被置 1, PCA 模块 5 被用作看门狗定时器。

- 0: 看门狗定时器被禁止。
- 1: PCA 模块 5 被用作看门狗定时器。
- 位 5: WDLCK: 看门狗定时器锁定

该位对看门狗定时器使能位锁定/解锁。当 WDLCK 被置 1 时,在发生下一次系统复位之前将不能禁止 WDT。

- 0: 看门狗定时器使能位未被锁定。
- 1: 锁定看门狗定时器使能位。
- 位 4: 未用。读 = 0b, 写 = 忽略。
- 位 3-1: CPS2-CPS0: PCA 计数器/定时器时钟选择

这些位选择 PCA 计数器的时钟源。

CPS2	CPS1	CPS0	时钟源
0	0	0	系统时钟的 12 分频
0	0	1	系统时钟的 4 分频
0	1	0	定时器 0 溢出
0	1	1	ECI 负跳变(最大速率 = 系统时钟频率/4)
1	0	0	系统时钟
1	0	1	外部时钟的8分频
1	1	0	smaRTClock 时钟的 8 分频
1	1	1	保留

注:外部振荡器 8 分频和 smaRTClock 时钟的 8 分频与系统时钟同步。

位 0: ECF: PCA 计数器/定时器溢出中断允许

该位是 PCA 计数器/定时器溢出(CF)中断的屏蔽位。

- 0: 禁止 CF 中断。
- 1: 当 CF (PCA0CN.7)被置位时,允许 PCA 计数器/定时器溢出的中断请求。

注: 当 WDTE 位被置 1 时,不能改变 PCA0MD 寄存器的值。若要改变 PCA0MD 的内容,必须先禁止看门狗定时器。

SFR 定义 25.3 PCA0CPMn: PCA 捕捉/比较寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
PWM16n	ECOMn	CAPPn	CAPNn	MATn	TOGn	PWMn	ECCFn	00000000
位7	位6	位5	位4	位3	位2	位1	位0	_ '

PCA0CPMn 地址: PCA0CPM0: 0xDA, PCA0CPM1: 0xDB, PCA0CPM2: 0xDC

PCA0CPM3: 0xDD, PCA0CPM4: 0xDE, PCA0CPM5: 0xCE

位 7: PWM16n: 16 位脉冲宽度调制使能

当脉冲宽度调制方式被使能时(PWMn=1),该位选择16位方式。

0: 选择 8 位 PWM。

1: 选择 16 位 PWM。

位 6: ECOMn: 比较器功能使能

该位使能/禁止 PCA 模块 n 的比较器功能。

0: 禁止。

1: 使能。

位 5: CAPPn: 正沿捕捉功能使能

该位使能/禁止 PCA 模块 n 的正边沿捕捉。

0: 禁止。

1: 使能。

位 4: CAPNn: 负沿捕捉功能使能

该位使能/禁止 PCA 模块 n 的负边沿捕捉。

0: 禁止。

1: 使能。

位 3: MATn: 匹配功能使能

该位使能/禁止 PCA 模块 n 的匹配功能。如果被使能,当 PCA 计数器与一个模块的捕捉/比较寄存器匹配时,PCA0MD 寄存器中的 CCFn 位被置 1。

0: 禁止。

1: 使能。

位 2: TOGn: 电平切换功能使能

该位使能/禁止 PCA 模块 n 的电平切换功能。如果被使能,当 PCA 计数器与一个模块的捕捉/比较寄存器匹配时, CEXn 引脚的逻辑电平发生切换。如果 PWMn 位也被置 1,模块将工作在频率输出方式。

0: 禁止。

1: 使能。

位 1: PWMn: 脉宽调制方式使能

该位使能/禁止 PCA 模块 n 的 PWM 功能。当被使能时,CEXn 引脚输出脉冲宽度调制信号。PWM16n 为 0 时使用 8 位 PWM 方式,PWM16n 为 1 时使用 16 位方式。如果 TOGn 位也被置为逻辑 1,则模块工作在频率输出方式。

0:禁止。

1: 使能。

位 0: ECCFn: 捕捉/比较标志中断允许

该位设置捕捉/比较标志(CCFn)的中断屏蔽。

0: 禁止 CCFn 中断。

1: 当 CCFn 位被置 1 时,允许捕捉/比较标志的中断请求。

SFR 定义 25.4 PCA0L: PCA 计数器 / 定时器低字节

R/W	复位值							
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址:

位 7-0: PCA0L: PCA 计数器/定时器的低字节

PCAOL 寄存器保存 16 位 PCA 计数器/定时器的低字节(LSB)。

SFR 定义 25.5 PCA0H: PCA 计数器 / 定时器高字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	SFR地址: 0xFA

位 7-0: PCA0H: PCA 计数器/定时器高字节

PCA0H 寄存器保存 16 位 PCA 计数器/定时器的高字节 (MSB)。

SFR 定义 25.6 PCA0CPLn: PCA 捕捉模块低字节

	R/W	复位值							
									00000000
_	位7	位.6	位5	位4	位3	位2	位1	位0	<u> </u>


PCA0CPLn 地址: PCA0CPL0: 0xFB, PCA0CPL1: 0xE9, PCA0CPL2: 0xEB

PCA0CPL3: 0xED, PCA0CPL4: 0xFD, PCA0CPL5: 0xD2

位 7-0: PCA0CPLn: PCA 捕捉模块低字节

PCA0CPLn 寄存器保存 16 位捕捉模块 n 的低字节(LSB)。

SFR 定义 25.7 PCA0CPHn: PCA 捕捉模块高字节



PCA0CPHn 寄存器保存 16 位捕捉模块 n 的高字节 (MSB)。


26. C2 接口

C8051F41x 器件有一个 Silicon Labs 2 线 (C2) 调试接口,支持 FLASH 编程和使用安装 在最终应用系统中的器件进行在系统调试。C2 接口使用一个时钟信号 (C2CK) 和一个双向的 C2 数据信号 (C2D) 在器件和宿主机之间传送信息。有关 C2 协议的详细信息见 C2 接口规范。


26.1 C2 接口寄存器

下面对与 FLASH 编程有关的 C2 寄存器进行说明。对所有 C2 寄存器的访问都要通过 C2 接口实现(详见 C2 接口规范)。


C2 SFR 定义 26.1 C2ADD: C2 地址寄存器



C2 SFR 定义 26.2 DEVICEID: C2 器件 ID 寄存器




C2 SFR 定义 26.3 REVID: C2 版本 ID 寄存器



C2 SFR 定义 26.4 FPCTL: C2 FLASH 编程控制寄存器



C2 SFR 定义 26.5 FPDAT: C2 FLASH 编程数据寄存器



26.2 C2 引脚共享

C2 协议允许 C2 引脚与用户功能共享,可以进行在系统调试和 FLASH 编程。这种共享之所以可能,是因为 C2 通信通常发生在器件的停止运行状态。在这种状态下片内外设和用户软件停止工作,C2 接口可以安全地"借用" C2CK(正常方式为/RST)和 C2D(正常方式为 P2.0)引脚。在大多数情况下,需要使用外部电阻对 C2 接口和用户应用进行隔离。典型的隔离电路如图 26.1 所示。




图 26.1 典型 C2 引脚共享电路

在图 26.1 的配置中, 我们假设:

- 1. 在目标器件的停止运行状态,用户输入(b)不能改变状态。
- 2. 目标器件的/RST 引脚只能被作为输入使用。

对于具体的应用,可能还需要加入一些电阻。

联系信息

Silicon Laboratories Inc.

4635 Boston Lane Austin, TX 78735

Tel: 1+(512) 416-8500 Fax: 1+(512) 416-9669

Toll Free: 1+(877) 444-3032 Email: mcuinfo@silabs.com Internet: www.silabs.com

新华龙电子有限公司

电话: 0755-83645240 83645242 83645244 83645251

技术支持: 0755-83645259

传真: 0755-83645243

地址:深圳市福田区华强北路现代之窗大厦 A 座 13F C 室(518013)

Email: sales@xhl.com.cn

Email: shenzhen@xhl.com.cn

网站: www.xhl.com.cn

技术支持: support-sz@xhl.com.cn