

UNIVERSIDAD DE LOS ANDES
Facultad de Ingeniería y Ciencias Aplicadas
Arquitectura de Computadores 2026-2

Proyecto Nº3

Implementación ASIC del Pochoco SoC

Grupo 10
Ignacio Cruzat
Juan Vicente Celedon
Wille Saarempaa

Profesor de Cátedra: Jorge Gómez Mir

Ayudantes
Fernanda Alejandra Pérez Poblete
Chen Shi Ye
Nicolás Andrés Villegas Castillo

4 de noviembre de 2026

Índice

1 Introducción **2**

1.1 Resumen . . . 2

1.2 Entorno reproducible . . . 2

2 Arquitectura e implementación en ASIC **2**

2.1 Adaptación del RTL de FPGA a ASIC . . . 2

2.2 Memorias y programa del juego . . . 4

3 Programa assembly del juego **4**

3.1 Secuencia de una partida y periféricos . . . 4

3.2 Temporización y límites de la implementación . . . 5

4 Generación del programa y síntesis **6**

4.1 Assembler y generación de la ROM . . . 6

4.2 Síntesis y trazabilidad jerárquica . . . 6

5 Verificación e implementación física **7**

5.1 Barrido de período y frecuencia observada . . . 7

5.2 Timing final y ruta crítica . . . 8

5.3 Propuesta RTL medida . . . 10

5.4 Floorplan y utilización del núcleo . . . 10

5.5 Terminales alimentación y costo . . . 11

5.6 Layouts finales y sectores funcionales . . . 13

5.7 Signoff y ejemplo de violación corregida . . . 14

5.8 Simulación funcional después de síntesis . . . 15

5.9 Reproducción de la entrega . . . 16

6 Conclusión **16**

Referencias **16**

1 Introducción

1.1 Resumen

Llevamos el SoC del juego de reflejos del Proyecto 2 desde RTL hasta GDSII mediante LibreLane y GF180MCU. Implementamos dos memorias: A combina una ROM lógica con RAM de datos reducida; B almacena instrucciones y datos en flip-flops y carga el programa durante el arranque. Ambos macros finales cumplen a 100 ns y utilización inicial del 40 % los controles de setup, hold, capacidad, transición, fanout, DRC de ruteo, Magic DRC, LVS y antenas ejecutados.

A ocupa 0,553389 mm^2 y B 2,135480 mm^2. La mayor superficie de B es consistente con su memoria reescribible de 4.608 bits y su lógica de acceso. Conservamos los fallos de los barridos y medimos una propuesta de cambio RTL, sin confundir un ensayo completado con una implementación aprobada. Identificamos físicamente RF, ALU, contador y los demás bloques. El resultado es un macro académico de celdas estándar, sin pads ni encapsulado.

Resultado final	**A**	**B**
Frecuencia verificada	10 MHz	10 MHz
Área de celdas post-PNR	284.044 μm^2	1.166.260 μm^2
Peor setup	+46,597294 ns	+22,614665 ns
Peor hold/removal	+0,130822 ns	+0,293077 ns

1.2 Entorno reproducible

LibreLane 3.0.17 y Yosys 0.62; Linux ARM64 sobre Docker Desktop en Apple Silicon. PDK gf180mcuD, revisión 54435919abffb937387ec956209f9cf5fd2dfbee; biblioteca gf180mcu_fd_sc_mcu7t5v0. La imagen del contenedor queda fijada por digest en config/environment.lock.json. Las restricciones y fuentes se conservan junto con sus huellas.

Evidencia: config/environment.lock.json; config/gf180/final_selection.json; evidence/gf180_delivery/audit.json.

2 Arquitectura e implementación en ASIC

2.1 Adaptación del RTL de FPGA a ASIC

El punto de partida fue el repositorio real del Proyecto 2 del grupo, conservado en baseline/proyecto2. El desarrollo ASIC está separado en rtl. El módulo asic_top expone clk_i, rst_ni, cuatro botones, cuatro LED, dos buses de siete segmentos y SPI. Estos puertos son terminales lógicos del macro; la inversión de segmentos y las restricciones físicas de la placa no forman parte de la interfaz ASIC.

Dependencia FPGA	Sustitución y evidencia
BRAM SB_RAM40_4K del RF	RF portable: x0 constante, x1-x15 almacenados, dos lecturas síncronas y una escritura. Se conserva lectura del valor anterior ante colisión.
initial y $readmemh de la memoria	ROM generada como lógica combinacional; RAM con reset en A y cargador síncrono en B. El archivo hex es una salida de generación, no una carga automática del silicio.
POR por inicialización de por_cnt	Reset externo explícito. Aserción asíncrona y liberación sincronizada; el core espera la disponibilidad de memoria.
Botones directos y polaridades de placa	Dos FF por botón; señales lógicas activas altas. No se atribuye antirrebote ni una garantía de MTBF a esta simulación.
Reloj y restricciones PCF de FPGA	clk_i es el único reloj secuencial del macro; SPI se sobremuestrea. Se utiliza SDC de integración, sin PCF ni programación de placa.

2.1.1 Mensajes del flujo y límites de los diagnósticos

Las dependencias FPGA se retiraron antes de ingresar las fuentes al flujo ASIC; por ello no existe un error de LibreLane sobre la primitiva original o sobre la carga inicial excluida. La ausencia de ese mensaje no hacía físicamente válida la inicialización por archivo ni proporcionaba una BRAM GF180. La tabla anterior registra el fundamento físico de esas sustituciones.

La síntesis sí conserva “Replacing memory regs_q with list of registers” en evidence/asic_stage1_synthesis/espino_register_file.log, línea 52, referido a rtl/espino_core/espino_register_file.v:28. Para la RAM, “Replacing memory ram_ff with list of registers” aparece en evidence/asic_memory_synthesis/memory_a.log, línea 27, referido a rtl/asic/memory_a.v:50. Ambos mensajes son coherentes con almacenamiento mediante FF.

El lint del primer mapeo registra 13 avisos y cero errores por variante. En evidence/gf180_stage4/a/lint.log: línea 1, illegal_insn sin uso; líneas 7 y 11, bits no usados de MMIO; líneas 37-49, constantes de desplazamiento y shamt heredados sin uso. La ALU y el decodificador conservan ese subconjunto de operaciones; no afirmamos soporte completo de la ISA. Las advertencias no se ocultaron para aprobar las corridas.

2.1.2 Arranque determinista

Dos FF sincronizan la liberación del reset de sistema; un registro posterior libera el core cuando mem_boot_done está activo. El cargador de B usa el reset del sistema y no el del core, evitando una espera circular. CPU, RF y contador permanecen detenidos durante la carga. Se verificaron resets interrumpiendo sincronización, preparación y ejecución.

Evidencia: rtl/asic/asic_top.v y reset_ctrl.v; docs/Adaptacion_RTL_Etapa1.md; logs y resultados de evidence/asic_stage1 y asic_stage1_synthesis.

2.2 Memorias y programa del juego

El assembler produce 95 instrucciones de 32 bits, equivalentes a 380 bytes. Reservamos 128 palabras de programa y rellenamos las 33 restantes con NOP. El juego mantiene sus variables en registros y accede a periféricos MMIO; no necesita palabras de RAM ordinaria para su ejecución normal. Provisionamos 16 palabras de datos para cumplir el contrato del SoC y comprobar escrituras mediante un diagnóstico independiente. El dimensionamiento queda bajo los límites recomendados de 256 instrucciones y 64 datos.

Propiedad	A	B
Organización	ROM128 + RAM16	Memoria FF144 unificada
Programa usado / reservado	95 / 128 palabras	95 / 128 palabras
Datos usados por el juego / capacidad	0 / 16 palabras	0 / 16 palabras
Almacenamiento FF de memoria	512 bits	4.608 bits
Inicialización	ROM lógica; RAM a cero por reset	Una palabra cargada por flanco
Disponibilidad desde reset de memoria	Primer flanco	Flanco 144
Escritura de instrucciones	Descartada	Permitida por bytes
FF secuenciales del macro final	1.329	5.433

El espacio de programa ocupa 0x000-0x1FF y el de datos 0x200-0x23F. Ambos puertos conservan las latencias síncronas, la retención de instrucciones sin solicitud y la lectura del valor anterior en colisiones. Las comprobaciones de dirección y alineación evitan alias fuera de rango. En B el cargador restaura también las palabras modificadas y pone a cero los datos después de un nuevo reset.

2.2.1 Consecuencias de arquitectura

A elimina FF de programa a cambio de una ROM fija, adecuada para este juego. B permite reescritura, pero paga 4.096 bits adicionales de almacenamiento respecto de la RAM de A, más selección y control de carga. A 10 MHz, la carga de B tarda 14,4 µs más la sincronización y liberación del reset; la diferencia de disponibilidad respecto de A es de 143 ciclos. El arranque y la medición de una ronda se comparan por separado.

Evidencia: firmware/asic/game.s; rtl/asic/generated/manifest.json; rtl/asic/memory_a.v y memory_b.v; evidence/asic_game y asic_stage2.

3 Programa assembly del juego

3.1 Secuencia de una partida y periféricos

Conservamos la lógica del juego del Proyecto 2. Cada ronda enciende los cuatro LED durante la preparación y luego selecciona un objetivo. Un acierto muestra el tiempo en décimas y se acumula; un error muestra EE y reinicia la ronda pendiente después de liberar el botón. Al completar diez aciertos se muestra el promedio entero de las décimas ya truncadas y limitadas.

Etapa	Acción en game.s
round / wait3	Comprueba diez aciertos o prepara la siguiente ronda y espera el tiempo configurado.
show_led / wait_press	Activa un LED y consulta la máscara de botones.
div_l / bcd1	Convierte ciclos a décimas, limita a 99 y forma los dígitos del display.
wrong / wait_rel_b	Indica EE, conserva aciertos y suma, y espera la liberación.
done / hang	Calcula el promedio de diez aciertos y conserva el resultado.

Dirección MMIO	Uso
0x80000000	Escritura del display
0x80000004	Escritura de LED
0x80000008	Lectura de botones
0x8000000C	Lectura del contador cycles_q de 32 bits

3.2 Temporización y límites de la implementación

3.2.1 Constantes para 100 ns

Con T = 100 ns = 10^{-7} s, el reloj tiene 10^{7} ciclos/s. Por tanto, una espera de tres segundos necesita 3 / 10^{-7} = 30.000.000 ciclos, y una décima necesita 0,1 / 10^{-7} = 1.000.000 ciclos. Las constantes están regeneradas en firmware/asic/game.s y verificadas en el código máquina.

Constante	Valor FPGA a 25 MHz	Valor ASIC a 10 MHz
Espera de tres segundos	75.000.000	30.000.000
Unidad de décima	2.500.000	1.000.000

```
WAIT_TICKS  = (0x1C9C << 12) + 896 = 30.000.000
TENTH_TICKS = (0x00F4 << 12) + 576 =  1.000.000
```

También se corrigió la espera para comparar tiempo transcurrido: actual - inicio módulo 2^{32}. El límite absoluto anterior podía finalizar prematuramente al cruzar el bit de signo. La prueba con la ALU real reprodujo dos fallos del algoritmo anterior en 20 casos y cero del corregido. La solución añade una instrucción y es válida para la espera configurada, menor que 2^{31} ciclos, con sondeo continuo. No modifica la política heredada de reacciones extremadamente largas.

Evidencia: docs/Ensayo_RTL_Trazabilidad.md; evidence/gf180_rtl_comparison; firmware/asic/game.s; evidence/asic_game/timing/results.json.

4 Generación del programa y síntesis

4.1 Assembler y generación de la ROM

Se mantuvo el assembler del Proyecto 2 y se extendió la cadena de generación: scripts/generate_asic_memory.py lo invoca, comprueba el tamaño y genera game.hex, asic_program_rom.v y manifest.json. El Verilog implementa la ROM mediante una función case y asignación continua. No se añadieron instrucciones a la ISA ni se modificó el parser del assembler; la extensión realizada es la generación automática de la imagen ASIC y sus perfiles de prueba.

```
python3 scripts/generate_asic_memory.py
python3 scripts/generate_asic_memory.py --check
```

La cantidad de instrucciones se obtiene del ensamblado y del manifiesto, no de contar líneas de texto. El uso de datos se cotejó leyendo las instrucciones lw/sw del programa y las trazas MMIO; los ensayos del juego registran cero accesos a RAM ordinaria. La RAM se ejercita por separado: se recorren las 144 posiciones del espacio de memoria, las máscaras de bytes y la restauración de B.

4.2 Síntesis y trazabilidad jerárquica

La síntesis fuente de ambos finales usa deferred_flatten: conserva nombres de módulos antes del aplanamiento final. Sumamos el área de las celdas por instancia y cotejamos nombres y masters contra la netlist y el OpenDB final. all_instances.json conserva todas las instancias físicas y sus coordenadas; regions.json distingue los grupos funcionales. Así la ALU no se identifica por una zona aproximada ni por el aspecto del dibujo.

Celda A	Cantidad	Celda B	Cantidad
dffrnq_1	1.323	mux2_2	5.984
mux2_2	1.182	dffq_1	4.608
nand2_1	800	nand2_1	1.758
aoi22_1	784	mux4_1	1.479
clkinv_1	287	oai21_1	1.108

Todas pertenecen a gf180mcu_fd_sc_mcu7t5v0. Los dffrnq de A almacenan estado con reset; los 4.608 dffq de B corresponden a la memoria inicializada por escrituras. Los muxes implementan selección de lecturas y retención/escritura. NAND, AOI y OAI realizan control y decodificación optimizados; los inversores resuelven polaridades. La abundancia de muxes en B acompaña el acceso a un arreglo FF reescribible.

Área de síntesis	A en μm^2	B en μm^2
Total	208.256,4288	828.235,7888
Memoria	83.132,2240	703.109,3888
RF	71.587,6672	71.587,6672

Área de síntesis	A en μm^2	B en μm^2
ALU	10.152,8000	10.152,8000
Contador	3.894,2848	3.894,2848
Fracción del contador	1,869947 %	0,470190 %

Estas áreas son anteriores al relleno y a las reparaciones físicas. CPU, RF y ALU son áreas inclusivas: no se suman padres e hijos. En A, al comparar los subsistemas principales, CPU aporta 105.593,5104 μm^2 frente a 83.132,2240 de memoria; en B domina la memoria. El SoC inclusive de A, que reúne CPU, periféricos y SPI, ocupa 124.057,3376 μm^2.

4.2.1 Contador y contraste con la expectativa estructural

El contador se delimita desde las 32 salidas Q de cycles_q y su cono combinacional exclusivo hasta D, excluyendo reloj, reset y multiplexación MMIO. Identificamos 110 celdas: 32 FF y 78 celdas de incremento. RF y ALU conservan 1.804 y 589 celdas, respectivamente, en ambas variantes.

La expectativa de que B fuera mayor por su memoria FF se confirma. En A, sin embargo, domina CPU frente a memoria: la ROM lógica se optimiza y el RF mantiene un costo importante. El contador de 32 bits aporta menos del 2 % de A; su ancho no lo convierte en el bloque dominante. La diferencia entre síntesis y post-PNR incluye reloj, buffers y reparaciones, y no debe interpretarse como crecimiento exclusivo de la memoria.

Evidencia: docs/Sintesis_Final_Trazable.md; evidence/gf180_synthesis_trials/stage7_trace_ref_a y stage7_trace_ref_b; regions.json y all_instances.json de los finales.

5 Verificación e implementación física

5.1 Barrido de período y frecuencia observada

Barrimos 100, 60 y 40 ns para A y B al 40 %. Cada CLOCK_PERIOD puede cambiar síntesis, buffers y placement; no se trata de analizar una sola geometría a distintos relojes. A100/A60 utilizaron margen adicional de optimización de 20 ns; A40 y B usaron 0 ns. Esos márgenes guían el optimizador y no cambian la condición de aceptación. Por ello las diferencias no se atribuyen únicamente al período.

Var.	T ns	Corner	WNS setup	TNS setup	WNS hold	TNS hold
A	100	TT	0,000	0,000	0,000	0,000
A	100	SS	0,000	0,000	0,000	0,000
A	60	TT	0,000	0,000	0,000	0,000
A	60	SS	0,000	0,000	0,000	0,000
A	40	TT	0,000	0,000	0,000	0,000
A	40	SS	-6,946	-3.928,434	0,000	0,000

Var.	T ns	Corner	WNS setup	TNS setup	WNS hold	TNS hold
B	100	TT	0,000	0,000	0,000	0,000
B	100	SS	0,000	0,000	0,000	0,000
B	60	TT	0,000	0,000	0,000	0,000
B	60	SS	-12,938	-18.471,545	0,000	0,000
B	40	TT	0,000	0,000	0,000	0,000
B	40	SS	-12,896	-38.818,454	0,000	0,000

Valores en ns. TT representa RC nominal y celdas tt_025C_5v00; SS usa RC máximo y ss_125C_4v50. WNS se recorta a cero cuando no existen violaciones. Un WNS de cero en estas dos esquinas no prueba hold en FF: las nueve combinaciones se comprueban por separado.

Punto histórico al 40 %	Peor setup ns	Peor hold ns	Resultado
A100	46,597209	-0,022720	FAIL
A60	13,115724	-0,011749	FAIL
A40	-6,946483	-0,013482	FAIL
B100	23,444650	0,277806	FAIL
B60	-12,938067	0,289969	FAIL
B40	-12,896305	0,292375	FAIL

Los puntos originales se mantienen como FAIL cuando corresponde. A100 tenía una pequeña infracción de removal; B100 cumplía setup/hold, pero conservaba avisos eléctricos. Sus reparaciones posteriores producen los finales del apartado siguiente, sin cambiar retroactivamente la tabla histórica.

El menor período aprobado observado es 100 ns, equivalente a 10 MHz, para los finales corregidos de A y B. No se declara un máximo absoluto entre puntos no ensayados. Los ensayos a 40 ns no cierran: A tiene setup negativo y también hold; B presenta setup negativo. No se afirma funcionamiento a 25 MHz.

Evidencia: evidence/gf180_sweeps/summary.json; docs/Barridos_GF180.md. Las filas A100 y B100 de esta página son las referencias históricas, no los finales corregidos.

5.2 Timing final y ruta crítica

Los finales seleccionados son A stage13_final_traceable_a y B stage12_electrical_route_b, a 100 ns y 40 % inicial. Se extrajeron parasíticos y se comprobó propagación del reloj y anotación relevante. Cada escenario combina una condición RC nom/min/max con TT, SS o FF. La tabla muestra slack positivo disponible; los WNS y TNS finales son cero para setup y hold en los nueve escenarios.

RC y proceso	Setup A ns	Hold A ns	Setup B ns	Hold B ns
nom_tt	71,939612	0,383107	59,230482	0,641289
nom_ss	48,459663	0,966748	25,463373	1,422818
nom_ff	74,892237	0,135055	73,035667	0,295259
min_tt	72,275450	0,376187	60,605602	0,633107
min_ss	50,013360	0,954059	27,825423	1,412493
min_ff	74,998434	0,130822	73,221523	0,293077
max_tt	70,875141	0,391773	57,568089	0,645128
max_ss	46,597294	0,982566	22,614665	1,435147
max_ff	74,766051	0,140401	72,815946	0,297830

TT: 25 °C y 5,00 V; SS: 125 °C y 4,50 V; FF: -40 °C y 5,50 V. Hold incluye las comprobaciones de recovery/removal. El presupuesto de integración asigna retardos máximos de entrada/salida del 20 % del período (20 ns a 100 ns) y mínimos de cero. Son supuestos del SDC, no mediciones de una placa. El peor setup es +46,597294 ns en A y +22,614665 ns en B; el peor hold/removal es +0,130822 ns y +0,293077 ns, respectivamente.

5.2.1 Inicio y fin de la ruta de setup más lenta

```
A: u_mem.gen_a.u_memory._2219_/Q
   -> u_mem.gen_a.u_memory._2264_/D
B: u_mem.genblk1.gen_b.u_memory._31352_/Q
   -> u_mem.genblk1.gen_b.u_memory._29664_/D
```

En A, el origen corresponde a instr_rdata[6] y el destino a ram_ff[0][11]. En B corresponden a instr_rdata[2] y mem_ff[52][18]. En max_ss_125C_4v50, la instrucción registrada atraviesa decodificación y selección de operandos/control del procesador hasta la escritura de memoria. Microarquitectónicamente cruza decode/ejecución y termina en acceso a memoria; sus extremos están en el subsistema de memoria. No es correcto atribuir toda esa ruta a la ALU ni confundirla con la recuperación del reset inicial.

5.2.2 Cierre del reset de A

La referencia trazable de A tenía removal -0,022720 ns en maxFF, desde rst_ni hacia u_reset._2_/RN. Se añadió un único retardo no inversor dlyb_1 en esa rama y se actualizaron dos redes de manera incremental, conservando las 11.909 instancias previas, sus posiciones y conexiones equivalentes. El ruteo y las verificaciones posteriores aprobaron el final. Esta corrección física no es la propuesta RTL del apartado siguiente.

Evidencia: evidence/gf180_final_a_traceable/results.json; evidence/gf180_final_b_electrical/results.json; evidence/gf180_delivery/critical_paths/a_max_ss.rpt y b_max_ss.rpt.

5.3 Propuesta RTL medida

5.3.1 Controles registrados durante la espera del RF

La ruta desde instrucciones hacia escritura de memoria motiva registrar los controles decodificados y selecciones durante la espera síncrona que ya existe en el RF. El candidato añade 82 FF para que parte de la lógica disponga de un ciclo separado, conservando el protocolo del core. Se implementó de forma aislada y se comparó con una referencia usando la misma receta de síntesis y condiciones de 100 ns/40 %.

Medida A comparable	Referencia	Candidata
Área de síntesis μm^2	208.256,4288	214.389,8176
Área de celdas post-PNR μm^2	284.008	294.043
Peor setup ns	+46,597209	+55,219948
Peor hold/removal ns	-0,022720	+0,015524
Conductores con fanout excesivo	0	1 (12 cargas)

La candidata mejora setup 8,622738 ns y aumenta el área de síntesis 2,945 % y el área de celdas post-PNR 3,533 %. Pasa DRC, LVS y antenas ejecutados, pero conserva un fanout 12 frente al límite 10. Se mantiene como experimento medido y no se adopta. Una pareja de corridas no demuestra una ganancia independiente de placement; tampoco se atribuye por separado la diferencia de hold al RTL. B se midió en síntesis: el área aumentó 0,650 %, sin una comparación física adicional del candidato B.

Las cuatro netlists de síntesis, referencias y candidatas A/B, pasaron 21.295 muestras de comparación funcional por variante. Esta prueba acotada no sustituye el juego completo ni corresponde a una nueva simulación post-ruteo de la candidata.

5.4 Floorplan y utilización del núcleo

Exploramos utilización inicial de 30, 40 y 50 % en A, la alternativa de menor área. Cada punto tiene su propia implementación física. La utilización inicial dimensiona el core desde síntesis; la utilización final cambia con el reloj, buffers y reparaciones. No son la misma magnitud.

Util. inicial	Die mm^2	Util. final	Peor hold ns	Cierre estricto
30 %	0,731937	42,54 %	-0,087825	FAIL
40 %	0,553389	54,59 %	-0,022720	FAIL
50 %	0,445850	67,64 %	0,173468	PASS




Figura 1. Utilización inicial frente a las violaciones reportadas en A. Se preserva el gráfico del barrido y sus conteos por esquina; no representa una suma de pines únicos entre esquinas. Fuente y huellas: evidence/gf180_sweeps/plots/provenance.json.

El menor die aprobado entre los tamaños ensayados fue 0,445850 mm^2 al 50 %. Los puntos al 30 y 40 % de esta serie fallaron removal aunque TT y SS pasaban. El final exigido se mantiene al 40 % y se cierra con la reparación localizada del reset. Reducir densidad no garantizó corregir esa infracción; tampoco concluimos que 50 % sea un óptimo global fuera del conjunto probado.

5.4.1 Colocación e identificación funcional

Las celdas se distribuyen en filas y sus posiciones se optimizan junto con la conectividad. Un bloque RTL puede quedar repartido en varias zonas. Las capturas identifican las celdas por nombres jerárquicos y coordenadas del ODB; no dibujan rectángulos conceptuales suponiendo que cada módulo sea una macro dura. El RF, la ALU y el contador permanecen identificados en ambas implementaciones finales.

*Evidencia: evidence/gf180_sweeps/summary.json; plots/utilizacion_A.png; particiones y coordenadas en evidence/layout_captures/*_blocks/regions.json.*

5.5 Terminales alimentación y costo

Borde de A y B	Terminales y justificación
Norte	clk_i y rst_ni: entradas globales de control agrupadas para integración.
Oeste	btn_i[3:0], spi_cs_n_i, spi_mosi_i y spi_sclk_i: entradas de usuario y comunicación.
Este	leds_o[3:0] y spi_miso_o: salidas del juego y retorno SPI.
Sur	seg1_o[6:0] y seg2_o[6:0]: buses de los displays agrupados por función.

Cada macro tiene 28 terminales de señal y VDD/VSS. La agrupación se cotejó en los DEF finales y facilita la integración y lectura del diseño; no se presenta como la única distribución óptima. Estos terminales no incorporan drivers de placa ni protección ESD de pads de I/O.

5.5.1 Red de alimentación

La implementación usa rieles Metal1 de 0,6 µm y una malla Metal4 vertical/Metal5 horizontal de 1,6 µm de ancho. Los pasos configurados son 153,6 µm y 153,18 µm, respectivamente, con separación de 1,7 µm. VDD/VSS aparecen como terminales especiales en Metal4/Metal5. No se habilita anillo de core. Las geometrías siguen la configuración GF180 utilizada y la conectividad aprobada; el reporte no demuestra cierre de caída IR ni electromigración.

5.5.2 Área y costo equivalente

Magnitud final	**A**	**B**
Área de celdas μm^2	284.044	1.166.260
Área del die mm^2	0,553389	2,135480
Utilización física final	54,598 %	56,3497 %
Costo didáctico USD	12.727,95	49.116,04

Aplicamos la aproximación del enunciado: costo = área del die × US$23.000/$mm^2$. Para A: 0,553389 × 23.000 = US$12.727,947. Para B: 2,135480 × 23.000 = US$49.116,04. La relación de áreas y costos es aproximadamente 3,86; B supera a A en US$36.388,093 bajo esta regla.

La decisión de memoria tuvo el mayor impacto observado en área y costo: B conserva miles de bits FF de programa y sus multiplexores, mientras A usa ROM lógica. La comparación final incluye también reparaciones físicas diferentes; no aislamos toda la diferencia como un efecto puro de memoria. La variación de utilización explorada en A produjo un cambio menor que la diferencia entre arquitecturas.

Esta cuenta lineal es didáctica. Excluye máscaras, costos fijos, rendimiento por oblea, defectos, fabricación por lotes, encapsulado, pads y pruebas. El valor por mm^2 no constituye una cotización y no permite estimar el precio comercial de una unidad.

Evidencia: docs/Comparacion_Final_AB.md; evidence/gf180_final_comparison/results.json; enunciado, sección 3.5.

5.6 Layouts finales y sectores funcionales




Figura 2. A a la izquierda y B a la derecha. Arriba: celdas y metales del layout final. Abajo: las mismas geometrías con metales ocultos y celdas funcionales coloreadas. Cada columna ajusta su escala; B tiene 3,86 veces el área de A.

Violeta: memoria; azul: RF; naranja: ALU; verde: contador; magenta: decode; turquesa: fetch; ocre: load/store; negro: control; amarillo: SPI; gris: otros periféricos; rojo: reset; marrón: botones. El contador pertenece a periféricos y se resalta encima de ese grupo. Los colores de los metales de la fila superior no representan funciones.

Evidencia: evidence/layout_captures/entrega_2x2/manifest.json; nombres, masters y coordenadas cotejados en los finales A/B. Capturas individuales de mayor detalle en docs/Capturas_Layout.md.

5.7 Signoff y ejemplo de violación corregida

Control final	A	B
Setup / hold en nueve esquinas	0 / 0	0 / 0
Capacidad / transición / fanout	0 / 0 / 0	0 / 0 / 0
DRC de ruteo / Magic DRC	0 / 0	0 / 0
Discrepancias LVS	0	0
Antenas en redes / pines	0 / 0	0 / 0
Desconexiones / solapamientos ilegales / XOR	0 / 0 / 0	0 / 0 / 0

Los ceros eléctricos representan salidas, pines o conductores únicos según el control; no se suman entre esquinas. Se conservan límites Liberty y fanout 10. KLayout DRC se omite por falta de runset; LVS usa extracción DEF/LEF documentada. No se declara equivalencia formal EQY, SDF, MTBF ni signoff IR/EM. Las aprobaciones corresponden a los controles ejecutados sobre este macro académico.

5.7.1 Antena de una versión intermedia de B

La red net10289 presentó una infracción de antena en fanout10268/I, entrada de una celda dlyb_1. La figura localiza esa puerta y el diodo ANTENNA_1207 en el layout intermedio. Se reubicó el diodo y se reparó el ruteo conservando su conexión. La comprobación de la continuación dirigida pasó de una red/un pin infractor a cero. El riesgo de antena corresponde a carga acumulada durante fabricación; un DRC limpio por sí solo no eliminaba ese riesgo.




Figura 3. Evidencia histórica, no el layout final: puerta afectada en rojo y diodo asociado en verde. Las identidades y conexión a net10289 se comprobaron en OpenDB; sus cajas físicas están en regions.json.

La versión B posterior todavía necesitó reparación de capacidad, transición y fanout. Una primera intervención resolvió las redes originales, pero dejó nuevos avisos. La corrección final agregó cinco buffers y actualizó ocho redes incrementalmente. Después se repitieron ruteo, extracción, STA y controles físicos: la B seleccionada tiene cero violaciones en la tabla superior.

Evidencia: evidence/gf180_stage6_eco3_b/results.json; evidence/gf180_targeted_b/results.json; docs/Cierre_Electrico_B.md; regions.json de la captura de antena.

5.8 Simulación funcional después de síntesis

La prueba principal para la sección 3.7 usa las netlists mapeadas a GF180 de la receta que alimenta los finales, con modelos FUNCTIONAL oficiales y sin SDF. RTL y netlist de cada variante reciben el mismo reset, firmware y botones, en los mismos flancos. El perfil wait_only reduce exclusivamente la espera inicial de 30.000.000 a 3.000 ciclos y conserva 1.000.000 ciclos por décima. No sustituye la ROM de producción del GDS.

El testbench espera el LED activo y cuenta 250 flancos de bajada antes de aplicar el botón correcto. En el intento erróneo espera el mismo intervalo y aplica otra máscara de botón. Mantiene el botón 200 flancos tras cada resultado y comprueba que no avance la partida. Así los estímulos se programan por ciclos y se comparten entre RTL y netlist; la diferencia de arranque A/B no se confunde con la equivalencia de cada par.

Resultado wait_only GF180	**A**	**B**
Ciclos de simulación	10.623	10.766
Aciertos / errores / intentos	2 / 1 / 3	2 / 1 / 3
Comprobaciones con botón mantenido	600	600
Primera ronda correcta	302 ciclos	302 ciclos
Intento erróneo	269 ciclos	269 ciclos
Segunda ronda correcta	302 ciclos	302 ciclos
Ciclos absolutos de acierto / error / acierto	3360 / 6876 / 10423	3503 / 7019 / 10566
Comparación por ciclo RTL/netlist	PASS	PASS

Los 302 y 269 ciclos se cuentan desde la activación del LED hasta el resultado. El comprobador semántico RTL verifica las rondas y las salidas reales de RTL y netlist se comparan por ciclo. La primera escritura 00 puede no cambiar un display ya en cero; por ello se comprueba además el segundo acierto después de EE, cuando 00 sí es visible. La netlist GF180 no conserva todo MMIO interno, y no afirmamos compararlo en esa prueba.

La pulsación incorrecta produce EE, no incrementa el contador de aciertos ni la suma y, tras liberarla, reinicia la ronda pendiente. El botón mantenido no genera rondas extra. Como respaldo adicional, el perfil genérico de partida completa verificó diez aciertos, dos errores y doce intentos por variante, con suma 162 y promedio entero 16; ese perfil acelera también la unidad de reacción y se documenta por separado.

5.8.1 Comprobación de las netlists físicas finales

Las netlists físicas de producción de A y B pasaron 21.295 muestras por variante, incluyendo arranque, reset, botones y SPI. Esa prueba acotada valida los artefactos físicos seleccionados, pero no se presenta como la partida completa ni como simulación con retardos. Las pruebas del juego post-síntesis, de interfaces RAM y de la netlist física son evidencias complementarias con alcances distintos.

Evidencia: evidence/gf180_final_a_traceable/game_wait_only/results.json; evidence/gf180_final_b_academic/game_wait_only/results.json; carpetas functional de ambos finales; sim/asic_stage3/tb_game_wait_only.v.

5.9 Reproducción de la entrega

5.9.1 Reproducción desde el repositorio

El repositorio privado icruzat1/Proyecto3-Arqui conserva fuentes, scripts, restricciones, pruebas, reportes y checkpoints finales. La base técnica publicada corresponde al commit cacfdfd. El README fija LibreLane, imagen Docker por digest, revisión del PDK y biblioteca; PDK y entornos se obtienen por separado. Las rutas siguientes se interpretan desde la raíz del repositorio clonado o desde la carpeta local entrega.

```
python3 scripts/generate_asic_memory.py --check
python3 scripts/replay_delivery_checkpoint.py --variant a --prepare-only
python3 scripts/replay_delivery_checkpoint.py --variant b --prepare-only
```

Los paquetes finales suman aproximadamente 19,7 MB comprimidos. Se verificaron CRC, SHA256 y restauración. El modo prepare-only no ejecuta una nueva corrida física. La receta completa en docs/Reproduccion_Final.md distingue reconstrucción desde RTL, reparaciones y repetición de verificaciones desde el estado ruteado; no promete identidad binaria entre implementaciones nuevas.

6 Conclusión

Ambas arquitecturas llegan a GDSII y cumplen a 10 MHz los criterios ejecutados del enunciado y los controles eléctricos adicionales conservados. A es la opción preferida para el juego fijo por su menor área y costo didáctico. B ofrece almacenamiento unificado reescribible, con mayor costo de celdas y una carga inicial de 144 ciclos. El contador representa una fracción pequeña del área y la memoria explica el mayor cambio entre alternativas.

Los barridos muestran que TT/SS aprobados no bastan para cerrar hold en FF y que un flujo terminado puede conservar avisos eléctricos. La propuesta RTL mejoró setup con costo de área, pero no se adoptó por el fanout restante. Las reparaciones finales se validaron después del ruteo y no convierten retrospectivamente los ensayos fallidos en PASS. Los 10 MHz son el mayor valor aprobado observado en el conjunto, no una demostración del máximo absoluto.

Referencias

[1] Enunciado Proyecto 3, Universidad de los Andes, Arquitectura de Computadores, semestre 2026-2. Secciones 3.1-3.7. Archivo: docs/referencias/Etapa5/Proyecto_3_arquitectura.pdf.

[2] Repositorio del grupo: https://github.com/icruzat1/Proyecto3-Arqui. README, config/environment.lock.json y config/gf180/final_selection.json.

[3] Finales físicos: evidence/gf180_final_a_traceable/results.json y evidence/gf180_final_b_electrical/results.json. Auditoría consolidada: evidence/gf180_delivery/audit.json.

[4] Barridos: evidence/gf180_sweeps/summary.json y plots/provenance.json. Cambio RTL: evidence/gf180_rtl_comparison y docs/Ensayo_RTL_Trazabilidad.md.

[5] Síntesis y bloques: evidence/gf180_synthesis_trials/stage7_trace_ref_a y stage7_trace_ref_b; regions.json y all_instances.json de los finales en evidence/layout_captures.

[6] Simulación: game_wait_only y functional de A; game_wait_only de B en gf180_final_b_academic y functional en gf180_final_b_electrical. Testbench: sim/asic_stage3/tb_game_wait_only.v.

[7] Figura 2: evidence/layout_captures/entrega_2x2/manifest.json. Ejemplo de antena: captura antenna_stage6_100ns_u40_route_eco3_b y resultados gf180_targeted_b.