

浙江大学 课程设计报告

课程名称：信息与电子工程导论

任课老师：章献民

课程设计名称：4 比特加法器设计、仿真和实现

完成日期：2026.4.22

第 19 小组

团队分工与贡献表

姓名	专业	学号	主要分工	贡献比

一、目的与要求

1.1 实验目的

1. 学会使用 MultiSim 构建仿真电路
2. 学会使用 MultiSim 进行仿真调试，用软件测试可行性
3. 学会实际组装半加器、全加器、4bit 加法器，验证可行性
4. 学习面包板接线基本要求

1.2 实验要求

参考一段视频“Making your own 4 bit computer from transistors”，设计一个 4bit 加法器，并用晶体管搭建。

1. 利用三极管搭建逻辑门并进行仿真测试
2. 利用逻辑门搭建一位半加器并进行仿真测试
3. 在一位半加器的基础上搭建一位全加器并进行仿真测试
4. 利用一位全加器进行适当地级联，搭建 4-bit 加法器，并进行仿真测试
5. 进行实物搭建并测试
6. 提交实物和实验报告


二、实验原理

2.1 基本逻辑门

加法器的基本单元是逻辑门，因此正式搭建半加器/全加器前，需要先了解并搭建逻辑门，进行测试，确保无误后再进行后续半加器/全加器模块的搭建。

2.1.1 与门


与门逻辑符号



真值表

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1


三极管实现与门电路



当输入端（大于等于两个）的信号同时为高电平（逻辑 1）时，输出高电平（逻辑 1），否则就输出低电平（逻辑 0）。

2.1.2 或门


或门逻辑符号



真值表


A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

三极管实现或门电路




当输入端中有一个为高电平时（逻辑 1），输出端便输出高电平（逻辑 1）；当全部为低电平时（逻辑 0），输出低电平（逻辑 0）。

在部分应用中，我们也可以不用三极管，而直接使用开关和电阻实现或门。



2.1.3 非门


非门逻辑符号



真值表

A	Y
0	1
1	0

三极管实现非门电路




非门，又称反相器。具有一个输入端和一个输出端，当其输入端为高电平时（逻辑 1），输出端为低电平（逻辑 0）。反之则输出高电平（0）。

2.1.4 复合逻辑门

将与、或和非门进行组合，理论上可以实现任何逻辑。本实验中使用的复合逻辑为异或门。

当异或门的输入相同（都为 0 或都为 1）时，输出为 0；当异或门输入不同（一个为 1 一个为 0）时，输出为 1。


异或门逻辑符号



真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

基本门电路实现异或门




在实际的门电路设计中，由于三极管等的压降损耗不可忽略，一般会在输出后连接两个非门，以拉高电平。

2.2 基本模块

2.2.1 半加器

一个半加器，具有两个输入，分别代表两个作为加数二进制数 1 或 0。具有两个输出，代表本位和结果以及是否进位，例如输入两个 1，在二进制的计算中， $01+01=10$ ，所以，一个输出为 0，代表和，另一个输出为 1，代表进位。


半加器逻辑符号



真值表

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

门电路实现半加器



2.2.2 全加器


全加器将两个二进制数相加，并根据接收到的低位进位信号输出三者之和与进位。全加器的三个输入信号为两个加数信号 A,B 和低位的进位信号 C_{in} ，全加器的输出与半加器类似，包括向高位的进位信号 C_{out} 以及本位的和信号 S。

在电路实现上，全加器可以由两个半加器（处理输出）和一个或门（处理进位）实现。


真值表

A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

全加器逻辑符号



半加器 + 或门实现全加器




2.3 4 比特加法器

4 比特加法器的基本逻辑：

- 最低位接受输入 a_0 与 b_0 ，进位输入 $C_{in0} = 0$ （可直接用一个半加器替代）
- 后续每一个接受输入 a_k 与 b_k ，进位 $C_{in(k)} = C_{out(k-1)}$
- 最后的输出从高到低为 $[C_{out(3)}][S_3][S_2][S_1][S_0]$

根据以上基本逻辑，我们可以用全加器模块实现 4 比特加法器。

4 比特加法器



三、实验内容

1. 利用 MultiSim 搭建基本门电路模块，并进行测试仿真。
2. 在门电路的基础上，搭建半加器，并进行测试仿真。
3. 在半加器的基础上，搭建全加器，并进行仿真测试。
4. 在全加器的基础上搭建 4bit 加法器，并进行仿真测试。
5. 根据电路图搭建实物图，并进行测试。

四、实验结果与分析

4.1 MultiSim 仿真分析

4.1.1 与门的仿真测试

在 MultiSim 中搭建如图4.1的仿真电路，可以看到输出与输入的关系与我们理论分析的完全匹配。




图 4.1: 与门的仿真测试

A	B	Y
0	0	0 V
1	0	71.229 pV
0	1	398.284 mV
1	1	3.581 V

可以看到在与门的输出端有明显的电压降 ($V_{CC} = 5V$, $Y = 3.581 V$), 但是仍然可以驱动后续的电路。因此为减少三极管的使用, 我们可以暂不考虑拉高电平。

4.1.2 或门的仿真测试

在 MultiSim 中搭建如图4.2的仿真电路, 采用电阻 + 开关实现或门, 可以看到输出与输入的关系与我们理论分析的完全匹配, 并且很好的保留了电压。




图 4.2: 或门的仿真测试

A	B	Y
0	0	0 V
1	0	5 V
0	1	5 V
1	1	5 V

4.1.3 非门的仿真测试

在 MultiSim 中搭建如图4.3的仿真电路，可以看到仿真结果与理论结果符合较好。虽然当输入为 1 时有较小的饱和压降，但是不足以驱动后续电路，所以仍可以视为逻辑 0。





图 4.3: 非门的仿真测试


A	Y
0	5 V
1	391.364 mV

4.1.4 异或门的仿真测试


在 MultiSim 中搭建如图4.4的仿真电路，可以看到电路很好的实现了相同出 0，不同出 1 的逻辑设计。




(a) $A = 0, B = 0$



(b) $A = 1, B = 0$



(c) $A = 0, B = 1$



(d) $A = 1, B = 1$

图 4.4: 异或门的仿真测试

A	B	Y
0	0	71.123 mV
1	0	5 V
0	1	5 V
1	1	80.253 mV

4.1.5 半加器的仿真测试

在 MultiSim 中搭建如图4.5的仿真电路，可以看到电路很好的实现了半加器的基本功能。由于半加器的进位端有较大的电压损耗，为驱动发光二极管可以通过两个非门拉高电位。








图 4.5: 半加器的仿真测试

A	B	S	C
0	0	71.123 mV	61.962 mV
1	0	5 V	3.253 mV
0	1	5 V	383.708 mV
1	1	80.253 mV	3.777 V

4.1.6 全加器的仿真测试

全家器的仿真电路与仿真结果如图4.6所示（选取几个测试点进行展示），可以看到全加器的进位端电位较低，因此需要接入两个非门以提高电位（如图4.7所示）。

(a) $A = 0, B = 0, C_{in} = 0$ (b) $A = 0, B = 0, C_{in} = 1$ (c) $A = 1, B = 0, C_{in} = 1$



(d) $A = 1, B = 1, C_{in} = 1$

图 4.6: 全加器的仿真测试






图 4.7: 进位输出接两个非门的全加器

4.1.7 4 比特加法器仿真测试


根据设计理念搭建 4 比特加法器的仿真电路，并选取几个边界点进行测试，结果如图4.8所示。可以看到测试结果很好的符合了我们的预期要求。




(a) 0000+0000=00000



(b) 1010+0101=01111



(c) 1111+0000=01111



(d) $1111+1111=11110$

图 4.8: 4 比特加法器的仿真测试

4.2 电路搭建

4.2.1 半加器




图 4.9: 半加器的实物电路

4.2.2 全加器




图 4.10: 全加器的实物电路

4.2.3 4 比特加法器




图 4.11: 4 比特加法器的实物电路

五、结论与设计体会

5.1 设计结论

本课程设计成功实现了从基本逻辑门到 4 比特加法器的完整设计与验证。通过 Multisim 仿真与实物搭建，得到以下结论：

1. 基于三极管和电阻构建的与门、或门、非门能够正确实现逻辑功能，仿真与实测真值表均符合理论预期。其中或门采用开关 + 电阻结构可获得满幅电压输出，而与门、非门存在一定的压降，但仍在逻辑阈值范围内。
2. 利用半加器和或门级联构成的全加器结构正确，但进位输出端电压较低，需通过两个非门串联进行电平恢复，以保证后续电路的可靠驱动。
3. 4 比特加法器采用行波进位结构，仿真验证了所有输入组合（包括边界情况如 $1111+1111$ 产生进位输出）的正确性，最高位进位输出 C_{out} 与四位和 $S_3S_2S_1S_0$ 共同构成 5 位结果。
4. 实物搭建中，面包板接触不良、导线压降和 LED 驱动电流不足是主要故障源。通过模块化布局、逐级调试以及使用非门提升输出驱动能力，最终实现了加法器的稳定运行。

5.2 设计过程中的经验与优化

通过本次设计，总结了以下经验，可为后续数字电路设计提供参考：

1. **仿真先行：**在实物搭建前采用 Multisim 进行电路仿真，通过逻辑分析仪验证真值表，为实物搭建提供清晰的指导，有效减少实际搭建过程中的错误与调试时间，使电路搭建过程更加便捷、高效。
2. **考虑器件非理想性：**在理论层面上可以通过与门、或门和非门三种基本逻辑门实现相应功能，但在实际过程中需要考虑三极管的压降造成的影响，故需通过非门输出作为实际输出，达成高精度的目的，如将压降严重的进位输出加两个非门连接到下一级进位输入。
3. **电路优化：**通过优化得到更精简的电路结构，减少元件使用数量，降低了成本与电路复杂度，提高了整体电路的稳定性与可靠性。
4. **模块化构造：**把 4 比特加法器切割成几个小部分，按照半加器—全加器—2 比特加法器—4 比特加法器的步骤，从易到难，循序渐进。
5. **故障排查：**在实物搭建与测试过程中，遇到二极管不亮等问题时，需全面排查故障。除检查电路元件与接线是否正确外，还应特别关注面包板内部通断情况及电路接触问题。由于面包板可能存在接触不良现象，一旦发现问题，及时调整电路布局至正常面包板，确保电路连接稳定可靠，保证实验顺利进行。
6. **布局规划：**在实际电路搭建过程中需要提前划分好每个部件的区域，以免造成排线紊乱，没有多余空间搭建的情况。
7. **资源共享：**注重各模块之间的联系，通过重复利用已有的部件，能在不增加过多成本与复杂度的前提下，提升电路性能。如在全加器设计中，将其分为本位输出与进位输出两部分，先利用异或

门解决本位输出问题,再利用本位输出部分的异或门并添置少量新逻辑门实现进位输出,提高了电路资源利用率。

六、课程学习体会与建议

6.1 学习体会

经过春学期的学习,信息与电子工程导论课程为我打开了电子工程领域的大门。通过理论讲解、实验操作和案例分析,我对电子系统的基本原理、信号处理技术以及现代通信技术有了系统的认知。课程从基础的电路分析、半导体器件到数字信号处理、嵌入式系统设计,逐步构建起我对学科全貌的理解。尤其是实验环节中设计简单 4 比特加法器并调试的过程,让我深刻体会到理论与实践结合的重要性。

主要收获包括:

- **知识体系的系统化:** 课程帮助我梳理了电子工程的核心分支,明确了各模块间的联系,例如模拟电路与数字系统的协同设计。
- **实践能力的提升:** 实验课程中接触到的 EDA 工具(如 Multisim、MATLAB)让我初步掌握了工程设计的基本流程。
- **前沿视野的拓展:** 通过物联网、5G 通信等案例的讨论,我了解到电子技术在智慧城市、医疗设备等领域的广泛应用,激发了进一步探索的兴趣。

6.2 对课程的意见与建议

为进一步提升课程的教学效果,提出以下建议:

1. **增加项目实践环节:** 建议在课程后期引入更多小组项目(如设计简易智能设备),通过完整的开发流程(需求分析-设计-调试-展示)提升综合能力。
2. **优化理论教学的互动性:** 部分理论内容(如傅里叶变换、滤波器设计)较为抽象,若能结合动态仿真软件或互动式课件演示,可能更易于理解。
3. **强化与实际应用的结合:** 可邀请行业专家分享技术应用案例,或组织企业参观,帮助学生更直观地了解电子工程的行业需求。

总结: 本课程为我奠定了扎实的学科基础,也让我认识到电子工程既是技术的积累,更是创新的实践。未来,我计划在信号处理与嵌入式系统方向深入学习,同时积极参与课外项目以提升工程实践能力。感谢老师的悉心指导与耐心解答,希望课程能持续优化,为更多学生点燃对电子工程的热爱。