VHDL Praktikum Anwendung Elektronischer Systeme

Yet Another Signal Generator

| Durchführung: | A. Schmocker, T. Lang | |
|---------------|--|--|
| Abgabedatum: | 19.06.2016 | |
| Modul: | BTE5024 Anwendung Elektronischer Systeme | |
| Betreuer: | Thorsten Mähne | |
| Projektseite: | https://github.com/id101010/vhdl-yasg | |

Inhalt

```
1 Einführung
   1.1 Projektplan
2 Komponenten und Blockschema
   2.1 Aufbau des Gesamtsystems
   2.2 Controller
      Übersicht
      Implementierung
      Test
   2.3 DDS
      Übersicht
      Implementierung
      Test
   2.4 LCD Driver
      Übersicht
      Implementierung
      Testbench
   2.5 Rotary Decoder
      Übersicht
      Implementierung
   Test
   2.6 SPI Driver
      Übersicht
      Implementierung
      Test
3 Statistiken
4 Fazit
```

1 Einführung

Im Rahmen des Moduls BTE5024 "Anwendungen Elektronischer Systeme" soll ein Funktionsgenerator entwickelt werden, der mittels Direct Digital Synthesis (DDS) ein Signal einer wählbaren Frequenz und Form (Sinus, Rechteck, Dreieck, Sägezahn) erzeugt und über einen 12-Bit Digital-Analog-Umwandler (DAC) ausgibt. Die Frequenz des Ausgangssignals soll über einen Drehknopf und Taster einstellbar sein und auf einem LCD angezeigt werden. Das digitale System soll in synthetisierbaren VHDL beschrieben und auf dem Xilinx Spartan-3AN Evaluationboard implementiert sowie getestet werden.

1.1 Projektplan

Wir haben uns beim Projekt folgende Meilensteine gesetzt:

| Datum | Meilenstein |
|------------|---|
| 09.05.2016 | Grobplan, Konzept fertig |
| 16.05.2015 | Modularisierung, Schnittstellendefinition abgeschlossen |
| 30.05.2016 | Entwicklung der einzelnen Module abgeschlossen |
| 03.06.2016 | Erster Test auf Zielhardware durchgeführt |
| 15.06.2016 | Alle Module fertiggestellt, inkl Testbenches |
| 19.06.2016 | Alle Fehler behoben und Dokumentation fertiggestellt |

2 Komponenten und Blockschema

2.1 Aufbau des Gesamtsystems




Fig 1: Toplevelschema welches die verschiedenen Teilsystem/Module und deren Verbindungen zeigt

Das Gesamtsystem besteht aus einzelnen Teilsystemen, welche alle mit dem Systemclock von 50MHz getaktet sind. Die Benutzerführung ist mittels LCD realisiert. Die Signalausgabe basiert auf dem 12bit Digital-to-Analog-Converter, des Spartan Boards welcher mittels SPI angesprochen wird. Die Bedienung basiert auf dem Drehgeber, zwei DIP-Switches und einem Taster (Reset), welche alle auf dem Spartan 3AN Board installiert sind.


Die Signale des Drehgebers werden vom Modul *rotary_dec* ausgelesen und in ein entsprechendes, entprelltes Signal konvertiert welches dann dem *Controller*-Modul übergeben wird. Der Drehgeber wird zum Einstellen der Frequenz verwendet. Die DIP-Switches verwenden wir zur Auswahl der Signalform, gemäss untenstehender Tabelle.

| DIP2 | DIP1 | Modus |
|------|------|---------------------|
| 0 | 0 | Signalform Rechteck |
| 0 | 1 | Signalform Sägezahn |
| 1 | 0 | Signalform Dreieck |
| 1 | 1 | Signalform Sinus |

Das *Controller*-Modul ist zuständig für die gesamte Benutzerführung und Berrechnung der gewünschten Frequenz. Das *DDS*-Modul setzt die gewünschte Frequenz in eine Amplitude um, bevor diese dann vom *spi_driver* ausgegeben wird.

2 2 Controller

Übersicht



Das Controller Modul ist für die Benutzerinteraktion (Ein- und Ausgabe) zuständig und vernetzt alle anderen Module.

Die Ein- und Ausgänge des Moduls werden mit Treiber-Modulen (Encoder, LCD, SPI) und dem DDS Modul verbunden. Das Modul sendet z.B. die darzustellenden Zeichen an den LCD-Treiber, welcher diese dann zur Darstellung bringt.

Fig 2: Schemasymbol des Controllers

Ein und Ausgänge:

clk: Clock Eingang

rst: High-aktiver, asynchroner Reset
enc_btn: Eingang für entprellten
Push-Button zur Wahl der Dezimalstelle
enc_right: Eingang des Decoders:
1=rechtsdrehung, 0 = linksdrehung
enc_ce: Eingang des Decoders:
Clock-Enable für das obere Signal
lcd_busy: Lcd-Feedback: 1 = Lcd/Treiber
ist zurzeit beschäftigt und darf nicht

ist zurzeit beschäftigt und darf nicht verwendet werden

form: Eingang zur Auswahl der Signalform.

Beschreibung siehe Kap 2.1

Icd_newchar: LCD Ausgang: 1 wenn ein neues Zeichen an *Icd_data* bereitliegt. Icd_newpos: LCD Ausgang: 1 wenn eine neue Position/Adresse an *Icd_data* bereitliegt.

lcd_data: Entweder ein neues Zeichen oder eine neue Zeichen-Positionfreq_out: Gewünschte Frequenz in Hz

Generische Parameter:

freq_res: Breite des Frequenz ausgangs in

Bits

Implementierung

Das Modul ist als State Machine implementiert. Dabei gibt es eine Besonderheit (ist auch beim Display Treiber so ähnlich vorhanden): Die State-Machine besitzt einen State s_wait aus dem sie in einen "vom Aufrufer bestimmten" State zurückkehrt. In diesem Fall wird im s_wait State auf das lcd_busy Signal gewartet, und anschliessend wird der nächste State auf den Wert des Register ret_state (für return) gesetzt.

Einige States werden nur einmalig aufgerufen, um statische Strings aufs Display zu schreiben. Die States s_form_cont bzw s_freq_cont werden bei jeder Änderung der Signalform bzw Signalfrequenz aufgerufen.

Da das Display kein deaktivieren des Auto-Inkrements ermöglicht, wird nach dem Senden eines neuen Zeichens normalerweise noch der Cursor zurückgesetzt.

Im folgenden finden sich einige Tests welche die Funktionalität des Moduls veranschaulichen.

Test




Fig 3: Es ist zu erkennen dass das Modul solange im *S_WAIT* State bleibt bis das *lcd_busy* Signal auf 0 geht (Marker 1, blau). Anschliessend folgt das Rausschreiben der statischen Texte, welche auf *lcd_data* lesbar sind.

Weiter sieht man bei Marker 2 das eine neue Position übermittelt wird (ASCII Interpretation auf *Icd_data* sinnlos), bevor weitere statische Texte übermittelt werden. Ab Marker 3 wird nochmals ein Text übermittelt, aber hierbei wird ein "langsames *Icd_busy*" simuliert. Es ist zu erkennen dass die State-Machine auch hierbei korrekt im State *s_wait* bleibt.




Fig 4: Am Anfang des Bildes ist noch das Ende der statischen Texte zu erkennen ("Square"). Anschliessend wechselt die State-Machine zum ersten Mal in den *S_IDLE* State (kurz nach Marker 1, blau). Vorher wird noch die aktuelle Cursor-Position gesetzt (Marker 1), auf die 1. Dezimalstelle. Die Ausgangsfrequenz *freq_out* ist noch auf 0 Hz, ebenso die einzelnen Dezimalstellen in *digit_reg*. Bei Marker 2 wird anschliessend eine Rechtsdreheung des Inkremental-Gebers simuliert, woraufhin sich *digit_reg* und *freq_out* erhöhen. Bei Marker 3 wird nochmals eine Rechtsdrehung simuliert, jetzt aber mit einem "langsamen *lcd_busy*". Bei Marker 4 wird schliesslich eine Linksdrehung simuliert woraufhin sich die Ausgangsfrequenz von 2 Hz zurück auf 1 Hz ändert.





Fig 5: Zu Beginn des Bildes wird erstmalig ein Tastendruck auf den Inkrementalgeber simuliert (*enc_btn*). Anschliessend ist zu beobachten wie die aktive Dezimalstelle

(digpos_reg) verändert wird, die Cursor-Position angepasst wird, und die Zahl '0' erneut geschrieben wird. Bei Marker 1 (blau) wird schliesslich eine weitere Linksdrehung simuliert, woraufhin erstmal im State S_WAIT verweilt wird. Bei Marker 2 wird dann schliesslich die 2. Dezimalstelle erneut aufs Display geschrieben. Abschliessend wird bei Marker 3 die Cursorposition wieder korrigiert und den Idle State zurückgekehrt.

2.3 DDS

Übersicht



Implementierung

Die Implementierung wurde anhand der Ideen aus dem Dokument Fundamentals of Direct Digital Synthesis (DDS) (http://www.analog.com/media/en/training-seminars/tutorials/MT-085.pdf) durchgeführt.

Die Sinus Signalform wurde im ROM abgelegt, während die restlichen Signalformen zur Laufzeit berrechnet werden. Alle Signalformen besitzen einen DC-Anteil von 50% (also in unserem Falle 2^11).

Die Sinus-Signalform wurde einmal komplett im ROM abgelegt und testweise auch nur als ¼ Periode. In beiden Fällen konnten wir jedoch eine Unstetigkeit erkennen, wie das folgende Bild verdeutlicht.




Fig 7: Signalausschnitt welcher das Problem mit der Unstetigkeit des Sinus' zeigt (FFT hier nicht Aussagekräftig auf Grund des Zoomlevels)

Leider konnten wir das Problem noch nicht weiter Eingrenzen. Gerade wenn die Signalform als komplettes abgelegt ist, dürften solche "Übergangseffekte" theoretisch nicht auftreten. Abgesehen von diesem Problem funktioniert das DDS-Modul aber einwandfrei, wie die nachfolgenden Bilder zeigen.

Test




Fig 8: Sinus bei 10kHz und sein Spektrum.




Fig 9: Sinus bei 90kHz und sein Spektrum.




Fig 10: Sägezahn bei 10kHz und sein Spektrum. Zu erkennen ist hier schon die nicht ideale Flankensteilheit.




Fig 11: Sägezahn bei 90kHz und sein Spektrum. Sehr starke Verzerrungen sichtbar.




Fig 12: Dreieck bei 10kHz und sein Spektrum.




Fig 13: Dreieck bei 90kHz und sein Spektrum.




Fig 14: Rechteck bei 10kHz und sein Spektrum.





Fig 15: Rechteck bei 90kHz und sein Spekturm. Die Signalform ist stark verzerrt. Begrenzend wirkt wieder die Flankensteilheit des DACs.

2.4 LCD Driver

Übersicht



Das LCD Modul ist für die Initialisierung und Ansteuerung dieses Controllers zuständig. Das auf dem Spartan Board verbaute Display verfügt über ein ST7066U Controller.

Fig 16: Schemasymbol des LCD-Drivers

Ein und Ausgänge:

clk: Clock Eingang

reset: High aktiver, asynchroner reset new_character: Dieser Eingang teilt dem Modul mit, dass ein neues Ascii Zeichen vom Datenbus gelesen werden kann. new_pos: Dieser Eingang teilt dem Modul mit, dass eine neue Cursor Position vom

Datenbus gelesen werden kann. data: 8Bit Datenvektor auf welchem entweder ein Ascii Zeichen oder eine

Cursorposition angelegt werden kann. **busy:** Ausgang welcher anzeigt, dass das Modul gerade mit Senden beschäftigt ist.

Icd_en: Icd enable Leitung

Icd_rs: Icd register select Leitung

lcd_db: lcd Datenleitungen

Generische Parameter:

NBITS: Bitbreite der intern verwendeten

Zählerbausteine.

clk_freq: Clockfrequenz des Inputclocks, zur Berechnung der Zählerwerte für die Pausenlängen.

wait_init: Länge der Startup Pause.

Gemäss Datenblatt 40ms.

wait_between: Länge der Pause zwischen den einzelnen Einstellungen während der

Initialisierung des Displaycontrollers.
Gemäss Datenblatt 37us.
wait_pause: Länge der Pause für die
Display Clear Anweisung. Gemäss
Datenblatt 1.52ms.

Implementierung

Das gesamte Modul ist als State Machine realisiert. Die Initialisierungssequenz wurde gemäss Datenblatt implementiert. Das Modul nimmt jeweils ein Ascii Zeichen oder eine Cursorposition an und schickt diese Daten ans LCD, sobald dieses initialisiert wurde.

Gesteuert wird das Modul über die Eingänge new_character und new_pos, sowie den Datenvektor data. Mittels den Eingängen new_character und new_pos kann dem lcd_driver mitgeteilt werden ob auf dem Datenbus ein Ascii Zeichen oder eine Cursorposition anliegt. Während des Sendens ist der Ausgang busy gesetzt um dem vorgeschalteten Funktionsblock mitzuteilen, dass gerade ein Sendevorgang abläuft. Der Reset kann mittels Setzen des reset Eingangs asynchron ausgeführt werden und führt dazu, dass sich das Display neu initialisiert.

Testbench




Fig 17: Initialisierung des Displays Teil 1




Fig 18: Initialisierung des Displays Teil 2





Fig 19: Senden eines Zeichens und setzen des Cursors

2.5 Rotary Decoder

Übersicht



Implementierung


Unsere Implementierung des rotary_dec Moduls ist angelehnt an die VHDL Implementierung von mikrokontroller.net

(http://www.mikrocontroller.net/articles/Drehgeber#Beispielcode_in_VHDL). Die Idee mit der dekodierung der Ausgangssignale mittels LUT haben wir von dort übernommen.

Anschliessend haben wir das Modul aber um eine eigene Entprellung erweitert. Die Entprellung der Signal A,B, und Btn funktioniert so dass eine Werteänderung nur alle 10ms akzeptiert wird. Dies haben wir mihilfe eines Zählers (pro Signal) realisiert.

2.6 SPI Driver

Übersicht



Implementierung

Das SPI Modul ist implementiert als State-Machine mit 2 States: *S_IDLE* und *S_WORK*. Beim wechsel von *S_IDLE* to *S_WORK* wird jeweils der aktuelle Wert *val* in ein Schieberegister übernommen. Anschliessend wird Bit für Bit übertragen bis alle 24 Bits gesendet wurden.

Test




Fig. 22: In der Testbench sind 2 ganze Übertragungen (Nutzdaten: 0x007 und 0x01F) zu sehen (startend bei den blauen Markern). Nebst den Nutzdaten (12 bit) werden jeweils auch noch Steuerdaten (8 bit) gesendet.

Es ist zu erkennen dass die Daten jeweils eine Clock-Periode bevor SCK auf High geht, angelegt werden. Ausserdem ist zu erkennen dass ein Wechsel der Eingangsdaten (*val*) erst bei der nächsten Übertragung übernommen wird.




Fig. 23: Aufzeichnung einer Übertragung (0xFFF) mittlels Oszilloskop. C3 (türkis) SCK, C1 (gelb) CS, C2 (violett) MOSI

3 Statistiken

| Beschreibung | Verwendet | Verfügbar | Auslastung |
|------------------------------|-----------|-----------|------------|
| FlipFlops | 266 | 11776 | 2% |
| 4-input LUTs (als Logik) | 800 | 11776 | 6% |
| 4-input LUTs (als verbinder) | 105 | 11776 | <1% |
| Slices | 507 | 5888 | 8% |
| IOs | 27 | 372 | 7% |
| BUFGMUXs | 1 | 24 | 4% |
| MULT18X18SIOs | 5 | 20 | 25% |

| Maximale Logiklevel | 45 |
|-----------------------------------|-----------|
| Anzahl Pfade | 462217 |
| Minimale Periodendauer (Post-PAR) | 7.091ns |
| Maximale Clock Frequenz | 58.510MHz |

Gemäss obiger Statistiken (Resources Summary) erkennt man, dass das FPGA nicht stark ausgelastet wird. Eventuell könnte man die Bitbreiten einiger Zähler noch etwas senken. An einigen Stellen könnte man zudem die Bitbreiten automatisch mithilfe des 2er-Logarithmus berechnen lassen (wie wir dass an anderen Stellen auch schon tun), was die Leserlichkeit und die einfache Adaptierfähigkeit des Codes erhöht. Zudem könnte man die Logiktiefe senken (und damit auch die Maximale Taktfrequenz erhöhen) indem man kombinatorische/mathematische Ausdrücke aufteilt in eine Pipeline - dies würde aber wiederum die Anzahl der verwendeten FlipFlops erhöhen.

4 Fazit

Das Projekt war für uns sehr lehrreich. Wir konnten alle Vorgaben erfüllen und haben dadurch auch sehr viel Neues gelernt. Durch den konsequenten Einsatz des Versionierungssystems GIT konnten wir die Arbeit gut aufteilen und somit sehr strukturiert arbeiten.

Die Ansteuerung des ST7066U Display-Controllers in VHDL war lehrreich aber auch sehr aufwändig (zumindest aufwändiger als auf einem Mikrokontroller). In der State-Machine des Display-Treibers fielen zwischen den einzelnen Zuständen teils unterschiedliche Wartezeiten an, was in VHDL eher mühsam umzusetzen war. Das Prinzip hinter der Direct Digital Synthesis war uns vorher gänzlich unbekannt und daher sehr spannend. Es war sehr interessant dieses System praxisbezogen anwenden zu können. Natürlich könnte man noch mehr Zeit investieren in eine intuitivere Bedienung, aber dass war ja nicht der Fokus des Projekts.

Unser Fazit für das Projekt fällt durchaus positiv aus und wir sind mit der Arbeit zufrieden.