

Diseño lógico de un Ensamblador de Tramas de Telemetría basado en FSM

Paul Angelo Landeo Aucapiña, Ana Lucía Inés Díaz Yerén, Gerardo Antony Moreno Medina, Joseph David Terrones Leon

*E.P. Ingeniería de Telecomunicaciones, Universidad Nacional Mayor de San Marcos
Lima, Perú*

Problema de investigación

En el contexto de las redes de sensores inalámbricos (WSN) destinadas a la telemetría en entornos críticos, tales como los enlaces satelitales, la captura asíncrona de variables físicas por sensores periféricos plantea un desafío técnico; pues el envío de estos datos en su estado original a través del canal de radiofrecuencia (RF) no es factible debido al incremento en la tasa de error de bit (BER), la desincronización del receptor y la ocurrencia de colisiones. Por ello, resulta indispensable encapsular la carga útil (*payload*) en estructuras de tramas que incorporen redundancia cíclica, identificadores y cabeceras de sincronización (SHR) para preservar la integridad del enlace.

Tradicionalmente, la estructuración de estas tramas se realiza mediante software en microcontroladores (MCU), los cuales consisten en hardware con una estructura fija diseñada para ejecutar instrucciones de software de manera estrictamente secuencial [1]. No obstante, este método genera limitaciones críticas en aplicaciones que requieren baja latencia y alta fiabilidad, ya que el procesamiento por software y la transferencia de memoria añaden retrasos significativos [2]. La dependencia de rutinas de servicio de interrupción (ISR) para captar datos asíncronos provoca *jitter* temporal derivado del cambio de contexto y la limpieza de los *pipelines*. Al mismo tiempo, la CPU debe alternar mediante multiplexación temporal entre la captura (I2C), el cálculo de paridad y la transmisión (UART), lo que bloquea el procesamiento y eleva la probabilidad de desbordamiento de búfer ante ráfagas de datos intensas. Esta carencia de paralelismo real restringe severamente el rendimiento en sistemas de alta velocidad y baja latencia [1][2].

Asimismo, la robustez física frente a la radiación en medios hostiles es deficiente en arquitecturas secuenciales basadas en tecnología CMOS comercial (COTS) [3]. Eventos causados por partículas de radiación ionizante como los Single Event Upsets (SEUs) pueden alterar los estados lógicos de los nodos de memoria y registros [4][5], lo que puede corromper el Contador del Programa, alterar transiciones de la máquina de estados y detener el sistema o causar fallos funcionales persistentes [5].

En consecuencia, nuestro problema central radica en la necesidad de extraer la carga de procesamiento (*offloading*) hacia un hardware dedicado que asegure concurrencia real a través de bloques lógicos independientes que operan simultáneamente, determinismo temporal, gestión directa de memoria. Además, este hardware dedicado permitiría la mitigación de fallos en la unidad de control y el datapath mediante Redundancia Triple Modular (TMR), una técnica que triplica los módulos del circuito y utiliza votación mayoritaria para enmascarar los errores transitorios indicios por la radiación [6][7], garantizando así la continua operatividad y fiabilidad en el espacio.

Objetivos de la investigación

Objetivo General:

Diseñar e implementar una arquitectura digital estructuradora de tramas de telemetría en hardware dedicado, basada en la integración de Máquinas de Estados Finitos (FSM), decodificadores libres de fallos transitorios y bloques de memoria embebida, con el fin de extraer la carga de procesamiento de los microcontroladores tradicionales, garantizando un paralelismo real, latencia ultrabaja y máxima eficiencia del enlace en redes de telecomunicaciones

Objetivos Específicos:

- Implementar una unidad de control robusta basada en una FSM que coordine secuencialmente de manera determinista las fases de captura de datos (I2C), escritura/lectura en memoria de doble puerto y transmisión (UART), tal que pueda realizar una asignación segura de estados y prevenir de estados de bloqueo para garantizar que el sistema no se detenga ante transitorios de ruido o fallos en el entorno.
- Diseñar un circuito decodificador combinacional que, a partir del valor de un contador de direcciones, genere las señales de selección (Chip Select/Word Line) para acceder a posiciones específicas de la memoria.
- Diseñar un circuito decodificador de direcciones y gestión de memoria de alta fiabilidad que pueda convertir el valor de un contador de direcciones en señales de habilitación (Chip Select/Write Enable) para la memoria, aplicando técnicas de registro o habilitación por flip-flop a las salidas del decodificador combinacional para evitar la propagación de glitches cuando el contador cambie de estado.
- Evaluar el desempeño del sistema digital mediante la medición física de métricas de temporización, throughput, consumo de recursos lógicos y consumo de potencia dinámica y estática.

Diagrama de Bloques Preliminar

La arquitectura del sistema digital emplea un particionamiento estricto entre la ruta de datos y la ruta de control. Esta separación permite aplicar la Redundancia Triple Modular (TMR) exclusivamente a la lógica de control crítica, mitigando los fallos transitorios (SEUs) generados por radiación y optimizando el consumo de recursos lógicos




Figura 1. Diagrama de bloques preliminar del funcionamiento del sistema

- Ruta de Datos: Se capturan los datos físicos y se estabilizan en un bus paralelo interno, el cual se almacena temporalmente en la memoria RAM. Al extraer los bytes, estos se bifurcan, una copia va hacia la salida y otra alimenta en paralelo el hardware aritmético para calcular la firma de integridad. Finalmente un multiplexor enruta el byte de datos o el byte de validación hacia el transmisor UART el cual recibe el dato, lo serializa y lo envía al exterior.
- Ruta de Control: El núcleo del sistema es la Máquina de Estados Finitos con TMR, el cual garantiza una sincronización exacta ciclo a ciclo de reloj. La FSM recibe una señal emitida por el I2C que alerta la disponibilidad de un paquete nuevo, además de una señal desde la UART que indica que la FSM debe esperar a que se libere antes de enviar el siguiente byte, para prevenir colisiones; y emite una señal que gestiona la memoria, controla el checksum y conmuta el multiplexor para insertar el checksum al final de la trama y disparar el inicio de la transmisión serial.

Plataforma Seleccionada

Para el desarrollo del sistema se utilizará la FPGA (Altera Cyclone IV EP4CE6E22C8N) programada mediante lenguaje de descripción de hardware (HDL). La elección de un arreglo de compuertas programables en campo frente a un microcontrolador convencional se justifica por las siguientes diferencias arquitectónicas fundamentales:

- Un microcontrolador opera bajo la arquitectura de Von Neumann o Harvard, procesando instrucciones de manera secuencial. Si el MCU está escribiendo datos en su memoria RAM, no puede simultáneamente transmitir un paquete por la interfaz UART sin dividir el tiempo de la CPU. Contrariamente, la FPGA permite instanciar la interfaz I2C, la memoria RAM/ROM y el transmisor UART como bloques de silicio independientes utilizando sus Elementos Lógicos (LE). Todos los subsistemas operan al mismo tiempo de manera concurrente, maximizando el ancho de banda.
- Debido a la sobrecarga del sistema operativo o al manejador de interrupciones, el tiempo de respuesta de un MCU puede variar en rangos de microsegundos a milisegundos (jitter). La FPGA, al estar controlada por una Máquina de Estados Finitos (FSM) basada puramente en lógica combinacional y registros impulsados por un reloj común, garantiza un determinismo exacto a nivel de nanosegundos en cada transición de estado.
- En un MCU, el acceso a la memoria se maneja por debajo mediante el controlador del bus y se abstrae en el software mediante punteros. La FPGA permite y exige el diseño desde cero del decodificador de direcciones (lógica combinacional) y la asignación física de bloques de memoria interna (utilizando los bloques M9K embebidos del Cyclone IV), otorgando control absoluto a nivel de ciclo de reloj para garantizar un sincronismo escrito en los ciclos de lectura y escritura.

Métricas Propuestas

Para validar la eficiencia y el correcto funcionamiento de la arquitectura digital propuesta, se instrumentará y analizarán las siguientes métricas cuantitativas:

- Consumo de Recursos Lógicos: Permite evaluar la cantidad exacta de hardware físico instanciado dentro del chip, expresado en Elementos Lógicos (LEs - LUTs), registros (Flip-Flops) y bloques de memoria embebida.
- Rendimiento de Temporizador y Throughput: Permite evaluar la frecuencia máxima de reloj a la que opera el hardware garantizando estabilidad, y los márgenes de holgura temporal (Slack) que confirman el cumplimiento estricto de los tiempos de establecimiento (setup) y retención (hold).
- Latencia Determinista End-to-End: Permite evaluar el tiempo absoluto y determinista que toma procesar un bloque de datos, desde que la señal es capturada por el periférico de entrada (I2C) hasta que el dato útil y el checksum son encolados para su salida por la UART
- Consumo de Potencia y Eficiencia Energética: Permite evaluar la disipación de potencia en dos componentes: estática (corrientes de fuga en reposo) y dinámica (causada por el cambio de estado o conmutación en registros y compuertas lógicas).
- Cobertura de Fallos y Sensibilidad a Errores: Permite evaluar el nivel de resiliencia del ensamblador ante fallos como los Single Event Upsets (SEUs) o transitorios (SETs), verificando matemáticamente la probabilidad de que un error inducido corrompa la funcionalidad

Plan de Trabajo y Cronograma Interno

	Mayo		Junio		Julio
semana 6	Diseño RTL de la FSM y Decodificador	semana 10	Implementación preliminar	semana 14	Revisión y análisis crítico
semana 7	Modelado de memoria y casos de prueba	semana 11	Prototipo hardware inicial - 3er entregable	semana 15	Paper final e informe de cierre
semana 8	Simulación funcional completa - 2do entregable	semana 12	Pruebas y mediciones extendidas		
semana 9	Preparación del entorno de hardware	semana 13	Sistema completo verificado - 4to entregable		

- **Semana 6 - (E1) Propuesta de Proyecto:** Entrega de la justificación, diagrama de bloques con ruta de datos/control y métricas.
- **Semana 7 - Modelado RTL (Datapath y Control):** Codificación HDL en Quartus Prime de los bloques individuales. Diseño del receptor I2C, la memoria RAM de doble puerto, el decodificador de direcciones anti-glitch y la FSM con Redundancia Triple Modular (TMR).
- **Semana 8 - (E2) Diseño Detallado y Simulación Funcional:** Integración de bloques (*Top-Level*). Simulación funcional en ModelSim. **Demostración en vivo en laboratorio** mostrando las formas de onda que validan el acceso a la memoria gobernado por el decodificador y la FSM. Entrega del documento de diseño (diagramas ASM, tablas de verdad y casos de prueba).
- **Semana 9 - Síntesis y Planificación FPGA:** Corrección de desviaciones del E2. Síntesis del diseño lógico completo. Asignación física de pines utilizando el Pin Planner para los periféricos de la **placa DE2-115** y análisis estático de tiempos (TimeQuest) para confirmar los márgenes de Setup y Hold.
- **Semana 10 - Implementación y Pruebas Iniciales en Hardware:** Carga del bitstream en la FPGA. Instrumentación física con osciloscopio/analizador lógico para verificar la captura

asíncrona por I2C, el cálculo del *checksum* y la escritura correcta en los bloques M9K sin corrupción de datos.

- **Semana 11 - (E3) Prototipo Hardware y Primeras Métricas:** Extracción del reporte de recursos lógicos de Quartus (consumo exacto de LUTs, registros y bits de RAM). Medición empírica de al menos una métrica (ej. frecuencia máxima o latencia de I2C a RAM) y tabla de contraste con la simulación. **Entrega de video demostrativo (1 minuto).**
- **Semana 12 - Integración de Salida y Métricas Extendidas:** Activación y prueba de la interfaz de transmisión UART. Medición del throughput real y evaluación del consumo de potencia (dinámica y estática) del Cyclone IV.
- **Semana 13 - (E4) Sistema Completo Verificado:** Validación de la latencia determinista End-to-End (desde I2C hasta UART). Tabla comparativa final de las 4 métricas propuestas (simulado vs. real). Entrega del borrador del artículo en formato IEEE y **video demostrativo (5 minutos)** con todas las funcionalidades operativas.
- **Semana 14 - Análisis Crítico y Validación de Resiliencia:** Levantamiento de observaciones del borrador IEEE. Simulación por inyección de fallos (SEUs) para comprobar matemáticamente la robustez de la FSM TMR frente a errores transitorios. Limpieza y documentación del código fuente.
- **Semana 15 - (E5) Paper Final y Sustentación:** Entrega del documento definitivo en formato IEEE (8-15 páginas) listo para publicación. Presentación oral del proyecto (10 minutos) con defensa de los resultados obtenidos. Entrega del video demostrativo final (8 minutos) y repositorio con el código HDL.

Referencias:

- [1] DYC Electronic, "FPGA vs microcontroller understanding the key differences and use cases," PCBA Manufacture in China, May 22, 2026. [Online]. Available: <https://www.dyc-electronic.com/pt/fpga-vs-microcontroller/>. [Accessed: Jun. 6, 2026].
- [2] NI, "More throughput vs. less latency: Understand the difference," Nov. 1, 2013. [Online]. Available: <https://www.ni.com/en/shop/data-acquisition-and-control/add-ons-for-data-acquisition-and-control/what-is-labview-real-time-module/make-it-faster--more-throughput-or-less-latency-.html>. [Accessed: Jun. 6, 2026].
- [3] Thai, "Applications for FPGAs on nanosatellites," M.S. thesis, Graduate Program in Earth and Space Science, York University, Toronto, ON, Canada, Apr. 2014.
- [4] R. Tedeschi et al., "Temporal lockstep: Low-cost resilient design for microcontroller-class RISC-V processors," IEEE Access, vol. 14, pp. 1-1, Mar. 2026. doi: 10.1109/ACCESS.2026.3676682.
- [5] M. Duni, "On the development of radiation-hardened high performance computing nodes for satellite systems," Master's thesis, Master's Degree in Aerospace Engineering — Aeromechanics and Systems, Politecnico di Torino, Turin, Italy, Dec. 2025.
- [6] M. Kubica and R. Czerwinski, "Error mitigation methods for FSM using triple modular redundancy," *Appl. Sci.*, vol. 15, no. 12, p. 6726, 2025. doi: 10.3390/app15126726
- [7] D. Agiakatsikas, "High-level synthesis of triple modular redundant FPGA circuits with energy efficient error recovery mechanisms," Ph.D. dissertation, School of Computer Science and Engineering, Faculty of Engineering, The University of New South Wales, Sydney, NSW, Australia, June 2019.