

FUNDAMENTAL OF DIGITAL SYSTEM FINAL PROJECT REPORT DEPARTMENT OF ELECTRICAL ENGINEERING UNIVERSITAS INDONESIA

NETWORK SWITCHING SYSTEM DESIGN WITH VHDL

GROUP PA09

Abednego Zebua	2306161883
Grace Yunike Margaretha S.	2306267031
Naufal Hadi Rasikhin	2306231366
Dimas Ananda Sutiardi	2306250586

PREFACE

Puji dan syukur kami panjatkan ke hadirat Tuhan Yang Maha Esa atas segala rahmat dan karunia-Nya, sehingga laporan proyek akhir dengan judul "Network Switching System Design with VHDL" ini dapat diselesaikan dengan baik. Ucapan terima kasih kami sampaikan kepada asisten laboratorium yang telah memberikan bimbingan dan arahan, serta teman-teman yang turut berkontribusi dalam proses pengerjaan laporan ini.

Laporan ini disusun sebagai bagian dari pemenuhan tugas akhir pada mata kuliah Perancangan Sistem Digital. Dalam laporan ini, kami membahas tentang desain dan implementasi replika sistem hardware switch yang berfungsi untuk menerima dan mengirimkan paket data berdasarkan alamat MAC tujuan menggunakan VHDL. Proyek ini dirancang untuk mereplikasi cara kerja switch dalam jaringan komputer yang menggunakan tabel MAC untuk pengiriman data antar port. Desain sistem ini dilengkapi dengan buffer dan menggunakan pendekatan struktural serta FSM dengan microprogramming sebagai inti pengolahan data dalam sistem.

Selama pengerjaan proyek ini, kami menyadari bahwa terdapat keterbatasan baik dari segi pengetahuan maupun pengalaman. Oleh karena itu, kritik dan saran dari pembaca sangat kami harapkan untuk perbaikan di masa yang akan datang. Kami juga memohon maaf apabila terdapat kekurangan dalam penyusunan laporan ini, dan semoga laporan ini dapat memberikan pemahaman lebih dalam mengenai penerapan konsep-konsep VHDL dalam perancangan sistem jaringan komputer.

Depok, 9 Desember 2024

TABLE OF CONTENTS

CHAPTER 1: INTRODUCTION

- 1.1 Background
- 1.2 Project Description
- 1.3 Objectives
- 1.4 Roles and Responsibilities

CHAPTER 2: IMPLEMENTATION

- 2.1 Equipment
- 2.2 Implementation

CHAPTER 3: TESTING AND ANALYSIS

- 3.1 Testing
- 3.2 Result
- 3.3 Analysis

CHAPTER 4: CONCLUSION

REFERENCES

APPENDICES

Appendix A: Project Schematic

Appendix B: Documentation

INTRODUCTION

1.1 BACKGROUND

Setelah mempelajari sedikit banyak mengenai Jaringan Komputer, kami menemukan satu perangkat yang cukup menarik dalam ekosistem jaringan dari skala kecil hingga besar, yaitu sebuah switch. Switch adalah perangkat jaringan yang digunakan untuk mensegmentasi jaringan ke dalam sub jaringan yang berbeda yang disebut subnet atau segmen LAN. Switch bertanggung jawab untuk memfilter dan meneruskan paket di antara segmen LAN berdasarkan alamat MAC.

Switch merupakan sebuah perangkat digital yang bekerja secara sekuensial. Berdasarkan informasi tersebut, kelompok kami merasa bahwa dapat melakukan replikasi logic perangkat tersebut dengan VHDL (VHSIC Hardware Description Language).

1.2 PROJECT DESCRIPTION

Project ini bertujuan untuk membuat replika perangkat keras dari sistem switch pada jaringan komputer dengan menggunakan VHDL. Switch yang didesain memiliki kemampuan menerima paket dari beberapa input port yang dimilikinya, kemudian akan menentukan alamat pengiriman packet tersebut berdasarkan mac-address tujuan dalam MAC table yang dimilikinya. Model desain akan mereplikasi switch yang memiliki sistem buffer, jadi frame yang diterima bersamaan pada satu waktu akan dikirimkan berurutan. Jika tidak ditemukan alamat MAC tujuan, maka switch akan melakukan broadcast kepada seluruh switch aktif.

Design akan berupa FSM dengan Microprogramming yang akan berperan sebagai processor dari Switch tersebut. Loop construct akan digunakan didalam Testbench bersamaan dengan Procedure/Functions untuk mereplikasi contoh input berupa paket yang akan diterima oleh switch.

1.3 **OBJECTIVES**

Tujuan-tujuan dari proyek adalah sebagai berikut:

- 1. Membuat replika perangkat keras switch jaringan komputer menggunakan VHDL.
- 2. Memodelkan logika pemrosesan paket data berdasarkan MAC address menggunakan FSM dan *microprogramming*.
- 3. Mengimplementasikan structural style untuk konstruksi entity.
- 4. Mengintegrasikan Perangkat keras dan lunak.

1.4 ROLES AND RESPONSIBILITIES

The roles and responsibilities assigned to the group members are as follows:

Roles	Responsibilities	Person
Ketua	Membahas dan merancang proyekMembuat main code	Abednego Zebua
	Melakukan Bug fixingMelakukan integrasi entitas yang ada	
Anggota	 Membahas dan merancang proyek Membuat laporan PPT Melakukan test simulasi dan melaporkan bug 	Grace Yunike Margaretha Sitorus
Anggota	 Membahas dan merancang proyek Melakukan Bug fixing dan testbench Membuat README.md 	Naufal Hadi Rasikhin
Anggota	 Membahas dan merancang proyek Membuat laporan makalah Melakukan test simulasi dan melaporkan bug 	Dimas Ananda Sutiardi

Table 1. Roles and Responsibilities

IMPLEMENTATION

2.1 EQUIPMENT

Alat-alat yang digunakan dalam pembuatan proyek akhir Perancangan Sistem Digital adalah sebagai berikut:

- Visual Studio Code sebagai code editor
- ModelSim sebagai media simulasi
- Quartus sebagai synthesizer
- GitHub sebagai media kolaborasi

2.2 IMPLEMENTATION

Pada proyek ini kami mengimplementasikan beberapa Desain dalam VHDL untuk membuat proyek yang akan kami buat salah satunya yaitu Dataflow untuk mendeskripsikan perilaku sistem digital dengan fokus pada aliran data, Test Bench digunakan untuk memvalidasi dan menguji keseluruhan fungsi dari desain sistem switch jaringan, Structural digunakan untuk menunjukkan hubungan antara komponen perangkat keras secara eksplisit, Looping digunakan untuk menjalankan satu atau beberapa pernyataan berulang kali, FSM berfungsi sebagai pengontrol utama dan Microprogramming digunakan untuk mengatur operasi Finite State Machine (FSM) dengan cara yang modular dan fleksibel.

Desain proyek ini terdiri dari beberapa komponen utama yang bekerja agar sistem network switching ini dapat berjalan dengan baik, komponen - komponen utama tersebut meliputi:

Switch

Sebagai komponen utama yang menghubungkan serta mengatur logika dari komponen-komponen lainnya.

```
LIBRARY IEEE;

USE IEEE.std_logic_1164.ALL;

USE IEEE.numeric_std.ALL;

ENTITY switch IS
```

```
reset : IN STD LOGIC;
src port : OUT STD LOGIC VECTOR(3 DOWNTO 0); -- from
dest port : OUT STD LOGIC VECTOR(3 DOWNTO 0); -- from
dest mac : OUT STD LOGIC VECTOR(47 DOWNTO 0); -- from
output payload : OUT STD LOGIC VECTOR(7 DOWNTO 0);
fa01 MAC : IN STD LOGIC VECTOR(47 DOWNTO 0);
fa01 Payload : IN STD LOGIC VECTOR(7 DOWNTO 0); --data to
fa01 DataIn : OUT STD LOGIC VECTOR(7 DOWNTO 0); --data
fa01 DestMac : IN STD LOGIC VECTOR(47 DOWNTO 0);
fa01 FrameOut : OUT STD LOGIC VECTOR(167 DOWNTO 0);
fa02 MAC : IN STD LOGIC VECTOR(47 DOWNTO 0);
fa02 Payload : IN STD LOGIC VECTOR(7 DOWNTO 0);
fa02 DataIn : OUT STD LOGIC VECTOR(7 DOWNTO 0);
fa02 DestMac : IN STD LOGIC VECTOR(47 DOWNTO 0);
fa02 FrameOut : OUT STD LOGIC VECTOR(167 DOWNTO 0);
fa03 MAC : IN STD LOGIC VECTOR(47 DOWNTO 0);
fa03 Payload : IN STD LOGIC VECTOR(7 DOWNTO 0);
fa03 DataIn : OUT STD LOGIC VECTOR(7 DOWNTO 0);
fa03 DestMac : IN STD LOGIC VECTOR(47 DOWNTO 0);
```

```
fa03 FrameOut : OUT STD LOGIC VECTOR(167 DOWNTO 0)
    );
END ENTITY switch;
ARCHITECTURE rtl OF switch IS
            port_id : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
            frame out : OUT STD LOGIC VECTOR(167 DOWNTO 0); --
            payload : IN STD LOGIC VECTOR(7 DOWNTO 0);
           MAC dest: IN STD LOGIC VECTOR(47 DOWNTO 0);
            MAC add: IN STD LOGIC VECTOR (47 DOWNTO 0)
        );
           enable : IN STD LOGIC;
           mac find : IN STD LOGIC VECTOR(47 DOWNTO 0);
           port out : OUT STD LOGIC VECTOR(3 DOWNTO 0);
       );
```

```
frame in : IN STD LOGIC VECTOR(167 DOWNTO 0);
           dest mac : OUT STD LOGIC VECTOR(47 DOWNTO 0);
            src mac : OUT STD LOGIC VECTOR(47 DOWNTO 0);
           payload byte : OUT STD LOGIC VECTOR(7 DOWNTO 0)
ASSIGN, FORWARD, RECEIVE, COMPLETE);
   SIGNAL state : State Type := LOAD;
   SIGNAL rw bit : STD LOGIC := '0'; -- 0 = read, 1 = write,
   SIGNAL temp hit flag : STD LOGIC VECTOR(1 DOWNTO 0); --if
   SIGNAL buffer frame : STD LOGIC VECTOR(2015 DOWNTO 0) :=
   SIGNAL temp src port : STD LOGIC VECTOR(3 DOWNTO 0);
   SIGNAL temp dest port : STD LOGIC VECTOR(3 DOWNTO 0);
   SIGNAL temp payload : STD LOGIC VECTOR(7 DOWNTO 0); -- decoded
   signal temp fa01 FrameOut : STD LOGIC VECTOR(167 DOWNTO 0);
   signal temp fa02 FrameOut : STD LOGIC VECTOR(167 DOWNTO 0);
   signal temp fa03 FrameOut : STD LOGIC VECTOR(167 DOWNTO 0);
   signal temp fa01 DataIn : STD LOGIC VECTOR(7 DOWNTO 0);
   signal temp fa03 DataIn : STD LOGIC VECTOR(7 DOWNTO 0);
```

```
SIGNAL zeros : STD LOGIC VECTOR(167 DOWNTO 0) := (OTHERS =>
'0');
   CONSTANT port num : integer := 3;
BEGIN
   SwCAM1 : SwCAM PORT MAP (
       main rst => reset,
       enable => enable,
       port_out => temp_dest_port,
       hit flag => temp hit flag
    );
       dest mac => mac find,
       payload byte => temp payload
    );
   fa01 : switchport PORT MAP(
       clk => clk,
       port id => "0001",
       data in => temp fa01 DataIn,
       payload => fa01 Payload,
       MAC Dest => fa01 DestMac,
       frame out => temp fa01 FrameOut
```

```
fa02 : switchport PORT MAP(
    port id => "0010",
   data in => temp fa02 DataIn,
   payload => fa02_Payload,
   MAC Dest => fa02 DestMac,
    frame out => temp fa02 FrameOut
fa03 : switchport PORT MAP(
   port id => "0011",
   inout bit => fa03 InoutBit,
    data_in => temp_fa03_DataIn,
   payload => fa03 Payload,
   MAC Dest => fa03 DestMac,
    frame_out => temp fa03 FrameOut
PROCESS (clk, reset)
   IF reset = '1' THEN
       state <= LOAD;</pre>
       src port <= (OTHERS => '0');
       dest port <= (OTHERS => '0');
       output payload <= (OTHERS => '0');
    ELSIF rising edge(clk) THEN
        CASE state IS
           WHEN LOAD =>
```

```
buffer index <= 1;</pre>
                       buffer frame(2015 DOWNTO 1848) <=</pre>
temp fa01 FrameOut;
                       buffer frame(1847 DOWNTO 1680) <=</pre>
temp fa02 FrameOut;
                       buffer frame(1679 DOWNTO 1512) <=</pre>
temp fa03 FrameOut;
                       state <= ACTIVE;</pre>
                  WHEN ACTIVE =>
                       temp_src_port <=</pre>
STD_LOGIC_VECTOR(to_unsigned(buffer_index, 4));
                       decode frame <= buffer frame(2015 DOWNTO</pre>
1848);
                       sent frame <= buffer frame(2015 DOWNTO 1848);</pre>
                       state <= DECODE;</pre>
                  WHEN DECODE =>
                            state <= COMPLETE;</pre>
                       ELSIF (decode frame(167) = 'U') THEN
                           state <= COMPLETE;</pre>
                            state <= SEARCH;</pre>
```

```
END IF;
                       buffer frame(2015 DOWNTO 0) <=</pre>
buffer frame(1847 DOWNTO 0) & zeros; --shift left
                  WHEN SEARCH =>
                       state <= HOLD;</pre>
                  WHEN HOLD =>
                           state <= ASSIGN;</pre>
                       else state <= HOLD;</pre>
                       hold count <= hold count - 1;
                  WHEN ASSIGN =>
                       fa01 FrameOut <= temp fa01 FrameOut;</pre>
                       fa02 FrameOut <= temp fa02 FrameOut;</pre>
                       fa03 FrameOut <= temp fa03 FrameOut;</pre>
                       src_port <= temp_src_port;</pre>
                       dest port <= temp dest port;</pre>
                       state <= FORWARD;</pre>
                  WHEN FORWARD =>
                       output payload <= temp payload;</pre>
                       IF (temp hit flag = "10") THEN --broadcast,
                           IF (temp src port /= "0001") THEN
                                fa01 DataIn <= temp payload;</pre>
                                temp fa01 DataIn <= temp payload;</pre>
                           END IF;
```

```
IF (temp_src_port /= "0010") THEN
                               fa02 DataIn <= temp payload;</pre>
                               temp fa02 DataIn <= temp payload;</pre>
                          END IF;
                           IF (temp_src_port /= "0011") THEN
                               fa03 DataIn <= temp payload;</pre>
                               temp_fa03_DataIn <= temp payload;</pre>
                          END IF;
                      ELSIF (temp hit flag = "11") THEN
                          CASE temp_dest_port IS
                                    IF (temp src port /= "0001") THEN
                                        fa01 DataIn <= temp payload;</pre>
                                        temp_fa01_DataIn <=</pre>
temp payload;
                                    IF (temp src port /= "0010") THEN
                                        fa02 DataIn <= temp payload;</pre>
                                        temp_fa02_DataIn <=</pre>
temp payload;
                                   END IF;
                               WHEN "0011" =>
                                    IF (temp src port /= "0011") THEN
                                        fa03 DataIn <= temp payload;</pre>
                                        temp_fa03_DataIn <=</pre>
temp payload;
                                   END IF;
```

```
-- Optionally, you can add a

default action here if necessary

END CASE;

END IF;

state <= RECEIVE;

WHEN RECEIVE =>

state <= COMPLETE;

WHEN COMPLETE =>

enable <= '0';

rw_bit <= '0'; --write behavior not set

buffer_index <= buffer_index + 1;

if (buffer_index = port_num) then state <=

LOAD;

else state <= ACTIVE;

end if;

END CASE;

END IF;

END PROCESS;

END ARCHITECTURE rtl;
```

Code 1 - Switch.vhd

Switchport

Komponen yang bertugas mengirim maupun menerima data frame. Ketika menerima, dapat melakukan decode frame yang diterima tersebut. sedangkan ketika mengirim, dapat menyusun data-data yang ada menjadi sebuah frame dengan bantuan frame_encoder

```
LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

USE ieee.numeric_std.ALL;

USE STD.textio.ALL;

USE ieee.std_logic_textio.ALL;

ENTITY switchport IS

PORT (
```

```
port id : IN STD LOGIC VECTOR(3 DOWNTO 0);
        frame out : OUT STD LOGIC VECTOR(167 DOWNTO 0); -- Changed
        inout bit : IN STD LOGIC; -- generate frame when "1", 0 is
       data in : IN STD LOGIC VECTOR(7 DOWNTO 0);
        payload : IN STD LOGIC VECTOR(7 DOWNTO 0);
        MAC add: IN STD LOGIC VECTOR (47 DOWNTO 0)
    );
END ENTITY switchport;
ARCHITECTURE rtl OF switchport IS
   CONSTANT total port : INTEGER := 12;
            frame out : OUT STD LOGIC VECTOR(167 DOWNTO 0); --
            src mac : IN STD LOGIC VECTOR(47 DOWNTO 0);
           payload byte : IN STD LOGIC VECTOR(7 DOWNTO 0)
        );
   SIGNAL tempDest : STD LOGIC VECTOR(47 DOWNTO 0);
   SIGNAL tempAdd: STD LOGIC VECTOR(47 DOWNTO 0);
   SIGNAL tempOut : STD LOGIC VECTOR(167 DOWNTO 0);
   SIGNAL tempPayload : STD LOGIC VECTOR(7 DOWNTO 0);
   SIGNAL frame ready : STD LOGIC := '0'; -- Trigger for
BEGIN
   encoder : frame encoder PORT MAP(
        frame out => tempOut,
       dest mac => tempDest,
        src mac => tempAdd,
```

```
payload_byte => tempPayload
);
PROCESS (inout bit, clk)
    IF rising edge(clk) THEN
                  frame ready <= '0';</pre>
                  tempDest <= MAC dest;</pre>
                 tempAdd <= MAC add;</pre>
                 tempPayload <= payload;</pre>
                  frame ready <= '1'; -- Mark frame as ready to</pre>
                  tempDest <= (others=> '0');
                 tempAdd <= (others=> '0');
                 tempPayload <= (others=> '0');
                 frame ready <= '0';</pre>
    IF frame ready = '1' THEN
        frame out <= tempOut;</pre>
    END IF;
```

Code 2 - Switchport.vhd

SwitchCAM

Komponen yang menyimpan MAC Table untuk menentukan port mana yang akan menerima frame apabila terdapat frame yang dikirim melalui switch. Mengambil inspirasi dari CAM atau Content Addressable Memory. SwCAM akan mengimport

Mac-Address table dari file (MacTable.txt) yang disediakan untuk disimpan sementara seolah mereplika fungsi RAM yang mengambil input dari NVRAM.

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
use ieee.std logic textio.all;
        port out : out std logic vector(3 downto 0);
end entity SwCAM;
architecture rtl of SwCAM is
   constant max port : integer := 24;
COMPLETE);
   signal state : State Type := LOAD;
    type MAC Arr is array (0 to max port) of std logic vector(47
downto 0);
```

```
);
procedure fill cam from file(
 file name : in string
 file mac file
       : text open read mode is
file name;
 variable line buffer
 variable value
       : std logic vector(47 downto 0);
 mac(0) :=
 for i in 1 to max port loop
  mac(i) := (others=>'0');
```

```
for i in 1 to max port-1 loop
       if (not endfile(mac file)) then
           read(line buffer, value);
           mac(i) := value;
signal portOut : std logic vector(3 downto 0);
signal hitFlag : std logic vector(1 downto 0) := "00";
   variable portoutd : std_logic_vector(3 downto 0);
   variable hitd : std logic vector(1 downto 0);
   for i in 1 to max port-1 loop
       if (mac(i) = macIn) then
           portoutd := std logic vector(to unsigned(i, 4));
           hitd := "11";
       else hitd := "00";
       end if;
```

```
end loop;
        portoutd := "0000";
        hitd := "10";
    portout <= portoutd;</pre>
    hit <= hitd;
signal k : integer := max port;
        state <= LOAD;
        port_out <= (others => '0');
        hit flag <= "00";
    elsif rising edge(main clk) then
        case state is
            when LOAD =>
                 port out <= (others => '0');
                hit flag <= "00";
                 state <= ACTIVE;</pre>
            when ACTIVE => --constantly in read mode if not
                     if (rw_bit = '0') then
                         state <= READ;</pre>
                     else state <= WRITE;</pre>
                 else state <= ACTIVE;</pre>
```

```
find_MAC(MAC, portOut, hitFlag, macIn);
    if (k > 0 and hitFlag = "00") then
        state <= READ;
        k <= k - 1;
    else state <= ASSIGN;
    end if;
    when WRITE =>
        state <= ASSIGN;
        --not now, future update;
    when ASSIGN =>
        k <= max_port;
        port_out <= portOut;
        hit_Flag <= hitFlag;
        state <= COMPLETE;
    when COMPLETE =>
        state <= ACTIVE;
    end case;
    end if;
    end process;
end architecture rtl;</pre>
```

Code 3 - SwCAM.vhd

Frame Encoder

Komponen yang berfungsi untuk menyusun payload, destination address, dan source address menjadi sebuah frame

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity frame_encoder is -- frame encoder
  port (
    frame_out : out std_logic_vector(167 downto 0); -- Assuming
168-bit frame
    dest_mac : in std_logic_vector(47 downto 0);
    src_mac : in std_logic_vector(47 downto 0);
```

Code 4 - frame encoder.vhd

• Frame Decoder


Komponen yang berfungsi untuk memecah frame yang diterima menjadi data-data seperti payload, dest. Address, dan source address menjadi sebuah frame

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity frame_decoder is -- frame decoder
  port (
    frame_in : in std_logic_vector(167 downto 0); -- Assuming
    168-bit frame
    dest_mac : out std_logic_vector(47 downto 0);
    src_mac : out std_logic_vector(47 downto 0);
    payload_byte : out std_logic_vector(7 downto 0)
    );
end entity frame_decoder;
architecture rtl of frame_decoder is
begin
    process (frame_in)
```

```
begin
   dest_mac <= frame_in(151 downto 104);
   src_mac <= frame_in(103 downto 56);
   payload_byte <= frame_in(39 downto 32);
   end process;
end architecture rtl;</pre>
```

Code 5 - frame_decoder.vhd

Program ini memiliki 8 State. Antara lain LOAD, yang berfungsi untuk mengisi buffer dengan frame di switchport. ACTIVE merupakan state ketika switch sudah dalam keadaan aktif. DECODE merupakan state ketika switch menerima input frame dan memecahkan frame tersebut menjadi data-data seperti payload, dest. address, dan source address. SEARCH merupakan state ketika switch mencari port yang mac addressnya sesuai dengan mac address tujuan pada frame yang masuk. HOLD merupakan state ketika switch menahan data dalam signal buffer. ASSIGN merupakan state setelah HOLD untuk melakukan assign pada port setelah search dan decode, sebenarnya hanya untuk *passing state* saja. FORWARD merupakan state ketika ada port yang ingin mengirim frame pada port lain. RECEIVE merupakan state ketika terdapat port yang menerima input dari port lain. COMPLETE merupakan state ketika seluruh operasi telah selesai.




Gambar 1. State Diagram

TESTING AND ANALYSIS

3.1 TESTING


Case 1 - MAC Address Assigned, idle state

Purpose: Initial Assignment Test




Case 2 - Single Send, Fa01 Send to Fa03

Purpose: Frame Sending Test




Case 3 - Triple Send, Fa01 to Fa02, Fa02 to Fa03, and Fa03 to Fa01,

Purpose: Check Buffer System



Case 4 - Fa03 Send to Unknown MAC

Purpose: Test Broadcast



3.2 RESULT

Untuk kemudahan design awal, switch didesain hanya menggunakan 3 switchport yakni Fa01, Fa02 dan Fa03. Input yang diterima adalah Clock, Reset, Read/Write bit, serta MAC Address, Inout Bit dan Destination Mac Address untuk masing-masing switchport.

Case 1:

Pada case satu dilakukan assignment hanya kepada Mac Address masing-masing port dan Inoutbit-nya, yaitu 0 untuk semua switchport. Hasil yang diharapkan adalah inisialisasi value pada temporary signal yang ada

Case 2:

Case dua dilakukan untuk menguji pengiriman oleh satu port dengan memastikan frame encoder dan Switch CAM bekerja dengan baik. Output yang diharapkan yaitu Frame Out yang tepat dengan assignment value yang tepat.

Case 3:

Case tiga dilakukan untuk menguji buffer pengiriman pada frame dengan memastikan buffer bekerja dengan baik, output yang diharapkan yaitu Decode Frame yang sesuai urutan dan ter-decode dengan tepat.

Case 4:

Case empat dilakukan untuk menguji fungsi broadcast pada switch dengan mengirimkan frame dengan destination MAC Address yang tidak terdaftar pada MacTable.txt. Sehingga frame akan di sebarkan secara broadcast kecuali ke port datangnya frame.

3.3 ANALYSIS

Desain frame encoder dan decoder menunjukkan pemahaman yang kuat tentang struktur dasar frame jaringan. Sementara decoder dapat memisahkan kembali elemen-elemen tersebut, encoder dapat menggabungkan elemen penting seperti destination MAC address, source MAC address, dan payload byte dalam format yang konsisten. Namun, fitur keamanan seperti checksum, yang sangat penting untuk menjamin bahwa data tetap aman selama pengiriman, tidak ada dalam desain ini. Selain itu, meskipun implementasinya mudah,

ketidakmampuan untuk menangani frame dengan panjang variabel dapat menjadi masalah dalam situasi yang lebih kompleks.

Pengujian yang dilakukan dalam empat kasus menunjukkan fungsi inti switch dan efektivitas desain yang dibuat. Case 1 memastikan nilai awal untuk setiap switchport. Ini sangat penting untuk mencegah error yang disebabkan oleh nilai acak pada sinyal internal. Dalam kasus 2, proses pengiriman frame melalui encoder dan integrasi dengan Switch CAM menunjukkan bahwa desain dapat menangani situasi pengiriman data sederhana. Dalam kasus 3, buffer diuji untuk memastikan kemampuan menangani aliran frame secara konsisten, dan hasilnya menunjukkan bahwa mekanisme buffering berfungsi dengan baik. Ketika MAC address tujuan tidak ditemukan dalam tabel CAM, kasus 4 menguji mekanisme broadcast. Hasilnya menunjukkan bahwa desain dapat menangani situasi ini dengan benar, meskipun fitur broadcast berdampak pada efisiensi lalu lintas jaringan.

CONCLUSION

Desain frame encoder dan decoder telah memenuhi persyaratan utama untuk manajemen frame jaringan dengan format tetap. Komponen seperti MAC address, payload, dan header frame yang digabungkan menunjukkan implementasi yang terstruktur. Selain itu, decoder mengekstrak komponen dengan tepat, menunjukkan bahwa desain ini cukup untuk situasi pengiriman data sederhana. Namun, masih ada ruang untuk perbaikan karena elemen seperti keamanan dan integritas data, yang biasanya diatasi dengan checksum atau validasi tambahan, belum diterapkan.

Sifat switch yang diuji dalam empat skenario menunjukkan kemampuan sistem untuk memenuhi kebutuhan dasar jaringan. Pada Kasus 1, proses inisialisasi memastikan nilai awal stabil, yang penting untuk mencegah kesalahan. Pada Kasus 2 dan 3, pengiriman frame dan pengelolaan buffer berjalan dengan baik, menunjukkan kerja sama yang telah dirancang antara encoder, decoder, dan mekanisme perpindahan. Dalam Kasus 4, fungsi broadcast juga berhasil; namun, dampak pada efisiensi lalu lintas jaringan harus dipertimbangkan lebih lanjut dalam pengembangan.

Secara keseluruhan, desain ini berhasil menampilkan kemampuan dasar yang diperlukan untuk mengelola lalu lintas jaringan, seperti pengkodean, dekode, dan fungsi switching. Namun, untuk memenuhi kebutuhan jaringan modern yang lebih kompleks, diperlukan pengembangan tambahan, seperti penerapan pengelolaan tabel MAC yang dinamis, pengoptimalan mekanisme broadcast, dan peningkatan efisiensi pengelolaan buffer. Dengan menambahkan fitur-fitur ini, desain akan lebih mampu menangani berbagai skenario jaringan yang membutuhkan skalabilitas dan keandalan yang lebih tinggi.


REFERENCES

- [1] GeeksforGeeks, "What is a network switch, and how does it work?," GeeksforGeeks, Oct. 02, 2021.
 - https://www.geeksforgeeks.org/what-is-a-network-switch-and-how-does-it-work/
- [2] GeeksforGeeks, "VHDL Very High Speed Integrated Circuit Hardware Description Language," GeeksforGeeks, Jun. 25, 2024.
 https://www.geeksforgeeks.org/vhdl-very-high-speed-integrated-circuit-hardware-description-language/
- [3] D. Williams, "Implementing a Finite State Machine in VHDL," Allaboutcircuits.com, Dec. 23, 2015.
 https://www.allaboutcircuits.com/technical-articles/implementing-a-finite-state-machine-in-vhdl/
- [4] Å. Braathen, "Designing FSMs in VHDL EmLogic AS," EmLogic AS The Norwegian Embedded Systems & FPGA Design Centre, Dec. 18, 2023. https://emlogic.no/2023/12/designing-fsms-in-vhdl/
- [5] GeeksForGeeks, "Encoder in Digital Logic," *GeeksforGeeks*, Oct. 24, 2017. https://www.geeksforgeeks.org/encoder-in-digital-logic/
- [6] "Encoders and Decoders in Digital Logic GeeksforGeeks," *GeeksforGeeks*, May 08, 2018. Available:
 - https://www.geeksforgeeks.org/encoders-and-decoders-in-digital-logic/
- [7] "Virtual Machine State Diagram," Microsoft.com, May 31, 2018.
 https://learn.microsoft.com/id-id/previous-versions/windows/desktop/msvs/virtual-machine-state-diagram


APPENDICES

Appendix A: Project Schematic


Put your final project latest schematic here




Gambar 2.Switchport Synthesize



Gambar 3. SwCAM Synthesize



Gambar 4. Frame Encoder Synthesize



Gambar 5. Frame Decoder Synthasize

Appendix B: Documentation

