

Simulator de UCP in arhitectura pipeline

lepure Denisa-Alexandra

grupa: 30233



Conținut:

1.Introducere

- 1.1 Context
- 1.2 Specificații
- 1.3 Objective

2. Studiu bibliografic

- 3.Analiză
- 4.Design

5.Implementare

- 1.1 Implementarea efectivă a arhitecturii pipeline
- 1.2 Implementarea componentelor principale: ALU, RegFile, MemoryData
- 1.3 Implementarea registrilor intermediari
- 6.Testare
- 7.Concluzii
- 8.Bibliografie



1.<u>Introducere</u>

1.1 Context

Unitatea centrală de prelucrare (UCP) sau unitatea centrală de procesare (CPU) reprezintă componenta hardware a unui sistem informatic care efectuează execuția instrucțiunilor unui program de calculator, efectuând operații aritmetice și logice, precum și gestionând operațiile de intrare/ieșire (I/O - input/output) ale sistemului.

Proiectul are ca scop implementarea unui CPU in arhitectura pipeline. Tehnica pipeline (pipeline = bandă de execuţie/ conductă de execuţie) este o tehnică de introducere a paralelismului în execuţia instrucţiunilor. Aceasta se face prin împărţirea ciclului de execuţie al unei instrucţiuni în mai multe faze de prelucrare, iar execuţia paralelă a mai multor instrucţiuni se bazează pe faptul că fiecare dintre aceste instrucţiuni se află în altă fază de prelucrare. Arhitectura tip pipeline îmbunătăţeşte performanţa prin suprapunerea operaţiilor pentru diferite instrucţiuni, astfel încât, în mod ideal, fiecare



etapă a fiecărei instrucțiuni să fie folosită în fiecare ciclu de ceas, conducând la o creștere a ratei de execuție a instrucțiunilor.

Programul va permite simularea a 15 instructiuni pe numere de 32 de biti , simularea este realizata in Java.

1.1 Specificații


În limbajul C voi realiza un simulator care sa modeleze functionarea CPU -ului cu arhitectură de tip pipeline. Acest simulator va simula execuția instrucțiunilor în diferite etape, astfel simulând logica specifică pentru fiecare instrucțiune. Astfel, pe parcursul unei instrucțiuni, în fiecare etapă voi avea acces la un rezultat temporar, verificând corectitudinea din fiecare registru folosit.

1.1 Obiective

Obiectivul este proiectarea unui UCP in arhitectură pipeline. Voi defini 15 instructiuni în cod mașină (add, , sub, mul etc.) și simularea acestora în diferite etape pipeline, respectând logica specifică fiecărei etape.

2. Studiu Bibliografic

Formatele de instructiuni sunt folosite pentru logica de folosire propriu zisa a instructiunii. Astfel, am codificat in cod masina (limbajul de bază al mașinilor și calculatoarelor) cele 15 instructiuni . Am ales sa codific dupa acest format :



opcode-ul: identifică operația specifică pe care CPU trebuie să o efectueze.
 De exemplu, un opcode specific poate indica o operațiune aritmetică (cum ar

fi adunarea sau înmulțirea), o operațiune logică (cum ar fi AND sau OR), sau o operațiune de transfer de date (cum ar fi încărcarea sau salvarea în memorie).

rs/rt/rd(imm) rs=registrul sursa;

<u>rt</u>= este indexul celui de al doilea registru sursă / indexul registrului destinație, rd= indexul registrului destinatie;

<u>imm</u>(imediatul) este in functie de tipul de instructiune :

- -> sa (cantitatea de deplasare)
- -> immediat (constanta folosita in operatiile

aritmetice)

-> target adress pentru instructiunea de tip J

care are urmatorul format:



În procesarea instrucțiunilor de tip I în arhitecturile de calculatoare, precum MIPS, se întâlnește adesea necesitatea de a face o extensie cu semn asupra imediatului asociat. Aceasta se datorează faptului că registrele implicate în instrucțiuni au dimensiuni diferite în biți, iar operațiunile necesită coerență în gestionarea semnelor.

De exemplu, în cazul instrucțiunilor de tip I, cum ar fi ori (sau logic cu imediat/constantă) și addi (adunare cu imediat/constantă), este esențial să se extindă semnul imediatului pentru a asigura coerența semnelor în execuție. Acest lucru se face prin extinderea semnului imediatului la dimensiunea corespunzătoare a registrelor implicate în instrucțiune.


Astfel, în timpul executării instrucțiunilor de acest tip, se efectuează operații de extensie cu semn pentru a asigura interpretarea corectă a valorilor și pentru a preveni erorile legate de semn.

2.Analiză

în analiză am proiectat acestă schiță a programului



Pipeline architecture



Extragerea instrucțiunii (IF - Instruction Fetch):

- Memoria: Memoria program este accesată pentru a prelua instrucțiunea de la adresa specificată de PC.
- Registrul Contor de Program (PC): Se adaugă 4 la valoarea curentă a PC pentru a obține adresa următoarei instrucțiuni.
- Sumator: Realizează operația PC + 4 pentru a calcula adresa următoarei instrucțiuni.

Interpretarea instrucțiunii (ID - Instruction Decode):

- Blocul de Registre (RF Register File): Se citesc valorile din registrele specificate în instrucțiune (de exemplu, rs, rt) pentru a fi folosite în execuție.
- Unitate de Extensie cu sau fără Semn: Extinde valoarea imediatului asociat instrucțiunii la 32 de biți, fie cu semn, fie fără, în funcție de tipul instrucțiunii.
- Unitatea de Control: Gestionează semnalele de control pentru diferitele componente ale executiei instructiunii.

Execuția instrucțiunii (EX - Execute):


- ALU (Aritmetic-Logic Unit): Pentru instrucțiunile de tip R, se efectuează operații aritmetice și logice între valorile din registre.
- Calcul adrese: Pentru instrucțiunile de lucru cu memorie, se calculează adresa efectivă a locației de memorie (de exemplu, în cazul instrucțiunilor lw și sw).
- Evaluarea condiției de salt (beq): Se efectuează o comparație între valorile din două registre pentru a determina dacă condiția de salt este îndeplinită.

Aceste etape constituie un ciclu de execuție al unei instrucțiuni, iar în continuare, în etapele MEM și WB, se vor gestiona operațiunile de acces la memorie și scrierea



rezultatelor înapoi în registre. Este important de menționat că pentru fiecare tip de instrucțiune, se efectuează anumite operații specifice în aceste etape, și anume, accesul la memorie pentru 1w și sw, respectiv scrierea rezultatelor înapoi în registre pentru instrucțiunile de tip R sau I.

4. Design



Pentru design, am ales ca sursă de inspirație o figură din îndrumătorul de laborator de la AC, pe care ulterior am adaptat-o pentru a evidenția beneficiile aduse de limbajul Java în comparație cu VHDL. Etapele procesului respectă informațiile din figura inițială.

IF (Instrucţiunea de Fetch):

• În această etapă, se produce creșterea conținutului registrului program (Pc) și se identifică instrucțiunea corespunzătoare.

ID (Instrucțiunea de Decodificare):

- Decodificarea instrucțiunii are loc bazându-ne pe logica specifică fiecărui tip de instrucțiune.
- Se generează semnalele de control corespunzătoare fiecărui tip de instrucțiune.
- Se extinde imediatul cu semn, acolo unde este necesar.



EX (Instrucțiunea de Execuție):

• În această fază, se desfășoară operațiile care implică Unitatea Aritmetică și Logică (ALU).

MEM (Instrucțiuni de Lucru cu Memoria):

- Pentru instrucțiunile care implică lucrul cu memoria (de exemplu, lw şi sw), se accesează blocul de memorie corespunzător.
- Notă importantă: În această etapă, nu este necesar să avem două blocuri distincte de memorie pentru instrucțiuni și date; putem utiliza un singur bloc comun.

WB (Write-Back):

 Rezultatul execuției se scrie înapoi în blocul de registre (RF), asigurându-ne că datele actualizate sunt disponibile pentru viitoarele operațiuni.

Această arhitectură respectă principiile limbajului Java, aducând beneficiile sale într-un context specific de procesare a instrucțiunilor. Modificările aduse în comparație cu VHDL sunt menite să optimizeze și să evidențieze caracteristicile avantajoase ale limbajului Java în cadrul acestui design

5. Implementare

1.1 Implementarea efectivă a arhitecturii pipeline

Implementarea conceptului de arhitectură pipeline o realizez prin intermediul unei liste de instrucțiuni care sunt active , adica in interiorul unui stage (IF, ID, EX,MEM, WB). O instructiune este caracterizată printr-o adresă , cea a pc-ului, și un stage, care reprezintă starea actuală a instrucțiunii.

```
public class Instruction {
    1 usage
    public String codificare;
    7 usages
    public int stage;

1 usage
    public Instruction(String codificare) {
        this.codificare = codificare;
        this.stage = 1;
    }
}
```

```
public static ArrayList<Instruction> running = new ArrayList<~>();
```

Pentru a avea acel paralelism adaug instructiunile din MemoryInstruction și le adaug pe rând în listă, iar în funcție de stage apelez metoda necesară realizării stage-ulu.

1.2 Implementarea componentelor principale: ALU, RegFile, MemoryData



REGISTER FILE reprezintă o implementare simplă a unui set de 32 de registri, utilizând un limbaj de programare Java. Fiecare registru este simulat printr-un șir de caractere de lungime fixă de 32 de biţi, reprezentând astfel o valoare binară.

```
public static String[] registers = new String[32];
registers[7] = "00000000000000000000000000000111";
registers[11] = "000000000000000000000000000001011";
registers[13] = "0000000000000000000000000001101";
registers[14] = "00000000000000000000000000001110";
registers[15] = "00000000000000000000000000001111";
registers[19] = "000000000000000000000000000010011";
```

Alu (Unitatea Aritmetică și Logică) în limbajul de programare Java este implementată prin metode care primesc registrii ca parametri. Aceste metode efectuează operații aritmetice și logice pe valorile primite și returnează rezultatele acestor operații.

Memoria (RAM) definește o structură de memorie de date și include un bloc de inițializare statică pentru a seta anumite valori predefinite.

1.3 Implementarea registrilor intermediari



În implementarea arhitecturii pipeline, este esențială utilizarea registrelor intermediare pentru stocarea datelor între diferitele etape ale procesului. Acești registri intermediari permit transmiterea eficientă a rezultatelor de la o etapă la alta, ceea ce contribuie la îmbunătățirea performanței și eficienței sistemului.

Imaginați-vă un flux continuu de date care parcurge diferite etape ale procesorului. Pentru a asigura sincronizarea și corectitudinea operațiilor, rezultatele intermediare dintr-o etapă sunt stocate în registri la adrese corespunzătoare. Acești registri servesc ca punți între etapele procesului, permițând transferul controlat și ordonat datelor.

```
public static String[] IFID = new String[500000];
83 usages
public static String[] IDEX = new String[500000];
90 usages
public static String[] EXMEM = new String[500000];
75 usages
public static String[] MEMWB = new String[500000];

// index
4 usages
public static int IFIDindex = 0;
32 usages
public static int IDEXindex = 0;
144 usages
public static int EXMEMindex = 0;
36 usages
public static int MEMWBindex = 0;
2 usages
public static int cycle = 0;
```



6.<u>Testare</u>

```
instMemory[0] = "00000000010000100001000000000000; // add r1=1 , r2=2 > r0=3
instMemory[1] = "00000000110001110000110000001101"; // sub r7=7 , r3=3 >> r13=4
instMemory[2] = "0000000100000110110000000000000000; // addi r3=3 , r24=24 , r4=4 >> r24 = 7
instMemory[3] = "0000000100000110000001100000001111"; // mult r4=4 , r3=3 , r15=15 => r15=12
instMemory[4] = "0000000110001011001100000000111"; // and r11=11 , r12=12, r17=17 => r17= 1000 (8)
instMemory[5] = "00000001100010100101100000000011"; // ori r6=6 , r23= 23 , r3=3 => r23=7
instMemory[6] = "0000000110010100000000000000001"; // sll  3*4=12 r10=10= d, r0=3 =t, h= 2 => rd(10)<= 3*2*2 =12
instMemory[7] = "00000010000110000101000000000001"; // srl  20/2=10 r24=7(d) , r20=20 et , h=1 => rd(24) <= 20/2 =10
instMemory[8] = "00000010100101000000000000000111"; // lw  r8=8(s) , r0=3(t) h=7 => r0=mem(8+7) -> r0=0
instMemory[10] = "0000001010101101001111000011111"; // sw  r12=12(s) , r1=1 (t) h=15 => mem(12+15) = 1 => mem(27)=1
instMemory[11] = "100000001011111010011110000011110"; // slt 29 mai mare ca 15 =: rd=0
instMemory[12] = "100000001010111101001110000001110"; // slt 29 mai mare ca 15 =: rd=0
instMemory[13] = "100000001010111010011101000011111"; // xor r[14] <= r[23]=7 or r[19]=19 10111
instMemory[13] = "1000000010101101010110000001101"; // andi rs13=4 , imm=1010(10) => rt11= 0100 & 1010 => 0000
instMemory[14] = "000000101101001101000001101"; // branch not equal r5=5, r7= 7 5!=7 BranchAddress=10
//if $ s != $t PC ← PC + 4 + (offset << 2); else PC ← PC + 4;</pre>
```

ADD

```
instMemory[0] = "000000000100001000010000000000"; // add r1=1 , r2=2 => r0=3
```

SUB

```
instMemory[1] = "00000000110001110000110000001101"; // sub r7=7 , r3=3 => r13=4
```

ADDI

ADDi r3 r24 4 in WriteBack stage:

RT24 register new value 0000000000000000000000000000111
ALUres 00000000000000000000000000111

instMemory[2] = "00000001000001101100000000000000000"; // addi r3=3 , r24=24 , r4=4 => r24 = 7

MULT

instMemory[3] = "00000001000001000000110000001111"; // mult r4=4 , r3=3 , r15=15 => r15=12

AND

instMemory[4] = "00000001010010110011000000010001"; // and r11=11 , r12=12, r17=17 => r17= 1000 (8)

ORI

ORi r6 r23 3 in WriteBack stage:
RT23 register new value 000000000000000000000000000111
ALUres 00000000000000000000000000111

instMemory[5] = "00000001100001100101110000000011"; // ori r6=6 , r23= 23 , r3=3 => r23=7

SRL

SRL r24 r20 1 in WriteBack stage:

WB Controls : MemToReg : 0 RegWrite : 1

MEM Controls : MemRead : 0 MemWrite : 0 PCSrc : 0

EXT Controls : RegDst : 1

instMemory[7] = "00000010000110000101000000000001"; // srl 20/2=10 r24=7(d) , r20=20 =t , h=1 => rd(24) <= 20/2 =16

• LW

LW rt 0 MEM[rs+offser]00000000000000000000000001111 in WriteBack stage:
rt new data : 0
ALUresult : 000000000000000000000000001111

instMemory[8] = "00000010010010010000000000000000111"; // lw r8=8(s) , r0=3(t) h=7 => r0=mem(8+7) -> r0=0

SW

SW memory new value 1 in WriteBack stage:

instMemory[9] = "0000001010001100000001010000001111"; // sw r12=12(s) , r1=1 (t) h=15 => mem(12+15) = 1 => mem(27)=1



BIN CEOS-NAI OCA

SLT r29 r15 r0 in WriteBack stage:

instMemory[10] ="000000110101111010011110000010010"; // slt 29 mai mare ca 15 =: rd=0

OR

instMemory[11]= "10000000000101110100110000001110 ";//or r[14] <= r[23]=7 or r[19]=19 10111</pre>

XOR

instMemory[12]= "10000000010101110100110000011111";//xor r[31]<= 23 xor 19 10100

ANDI

instMemory[13]= "10000000100011010010110000001010";//andi rs13=4 , imm=1010(10) => rt11= 0100 & 1010 => 0000

BNE



BNE rs5 rt7 10 in Execute stage:

pc new value :

BranchAddressResult : 0000001010

instMemory[14]= "00000010110001010001110000001010"; // branch not equal r5=5, r7= 7 5!=7 BranchAddress=16

7. Concluzie

Scopul acestui proiect a fost implementarea unei arhitecturi pipeline pentru o Unitate Centrală de Procesare (UCP) în limbajul de programare Java. Această arhitectură pipeline aduce beneficii semnificative în ceea ce privește performanța și eficiența execuției instrucțiunilor, prin suprapunerea operațiilor pentru diferite instrucțiuni. Beneficiile limbajului Java în cadrul acestui proiect au fost evidențiate prin flexibilitatea și ușurința în manipularea obiectelor, gestionarea listelor și gestionarea fluxului de control. Java oferă instrumente puternice pentru lucrul cu obiecte, ceea ce a permis implementarea eficientă a logicii specifice fiecărei etape a arhitecturii pipeline. De asemenea, gestionarea memoriei și a listelor a fost simplificată, contribuind la claritatea și concizia codului.

Comparativ cu limbajul VHDL, limbajul Java aduce avantaje în ceea ce privește sintaxa clară și modernă, gestionarea mai ușoară a memoriei și o integrare mai bună cu concepte de programare orientată pe obiect. Aceste caracteristici au facilitat dezvoltarea și înțelegerea proiectului.

În final, implementarea arhitecturii pipeline în Java a demonstrat eficiența limbajului în contextul procesării instrucțiunilor într-un mod paralel și optimizat, conform principiilor unei arhitecturi pipeline. Acest proiect reprezintă o simulare utilă și educativă a funcționării unui CPU cu arhitectură de tip pipeline într-un mediu de programare modern.

8. Bibliografie

https://users.utcluj.ro/~onigaf/files/teaching/AC/AC_indrumator_laborator.pdf https://biblioteca.utcluj.ro/files/carti-online-cu-coperta/366-0.pdf

