VHDL Assignment 3

2025083618 안소현

문제 1. RS 래치

RS 래치를 VHDL 로 작성하고, Logisim 에서 NOR 게이트 2 개로 구성했다. Q = NOR(R, NQ), NQ = NOR(S, Q)이며, S=R=1 은 금지 입력(두 출력이 모두 0)이다.

VHDL 소스: rs_latch.vhd


```
library ieee;
use ieee.std_logic_1164.all;

entity rs_latch is
    port (
        r, s : in  std_logic;
        q    : out std_logic;
        qn   : out std_logic
    );
end entity rs_latch;


architecture bhv of rs_latch is
    signal q_i  : std_logic := '0';
    signal qn_i : std_logic := '1';
begin
    process(s, r)
    begin
        if s = '1' and r = '1' then      -- forbidden: both outputs 0
            q_i <= '0'; qn_i <= '0';
        elsif s = '1' then               -- set
            q_i <= '1'; qn_i <= '0';
        elsif r = '1' then               -- reset
            q_i <= '0'; qn_i <= '1';
        end if;                          -- s=0, r=0: hold
    end process;
    q  <= q_i;
    qn <= qn_i;
end architecture bhv;
```

테스트 결과 (위: VHDL 컴포넌트, 아래: NOR 회로, 같은 입력)


R	S	Q	NQ	동작
0	0	이전 값	이전 값	유지(Hold)
0	1	1	0	Set
1	0	0	1	Reset
1	1	0	0	금지 입력




R=0, S=0 -> Q=0, NQ=1 (유지)




R=1, S=0 -> Q=0, NQ=1 (Reset)



R=0, S=1 -> Q=1, NQ=0 (Set)



R=1, S=1 -> Q=0, NQ=0 (금지 입력)



Set 이후 R=0, S=0 -> Q=1, NQ=0 (이전 값 유지)

문제 2. D 래치 (Enable 포함)

Enable(en) 신호가 있는 D 래치를 VHDL 로 작성하고, NAND 게이트 4 개와 NOT 게이트 1 개로 구성했다. en=1 이면 Q 가 D 를 따라가고, en=0 이면 이전 값을 유지한다.

VHDL 소스: d_latch.vhd


```
library ieee;
use ieee.std_logic_1164.all;

entity d_latch is
    port (
        en : in  std_logic;
        d  : in  std_logic;
        q  : out std_logic;
        qn : out std_logic
    );
end entity d_latch;


architecture bhv of d_latch is
    signal q_i : std_logic := '0';
begin
    process(en, d)
    begin
        if en = '1' then
            q_i <= d;
        end if;                          -- en=0: hold
    end process;
    q  <= q_i;
    qn <= not q_i;
end architecture bhv;
```

테스트 결과


EN	D	Q	NQ	동작
1	0	0	1	Q 가 D 를 따라감
1	1	1	0	Q 가 D 를 따라감
0	1	1 (유지)	0	유지
0	0	1 (유지)	0	유지 (D 가 바뀌어도 Q 유지)
1	0	0	1	다시 D 를 따라감




EN=1, D=0 -> Q=0




EN=1, D=1 -> Q=1



EN=0, D=1 -> Q=1 (유지)



EN=0, D=0 -> Q=1 (유지, D 변화 무시)



EN=1, D=0 -> Q=0 (다시 D 를 따라감)

문제 3. D 플립플롭

rising_edge(clk)를 사용한 상승 에지 트리거 D 플립플롭을 VHDL 로 작성하고, D 래치 2 개(NAND 게이트)와 인버터로 마스터-슬레이브 D 플립플롭을 구성했다. 마스터의 enable 은 NOT(CLK), 슬레이브의 enable 은 CLK 이다.

VHDL 소스: d_ff.vhd

```
library ieee;
use ieee.std_logic_1164.all;

entity d_ff is
    port (
        clk : in  std_logic;
        d   : in  std_logic;
        q   : out std_logic
    );
end entity d_ff;


architecture bhv of d_ff is
    signal q_i : std_logic := '0';
begin
    process(clk)
    begin
        if rising_edge(clk) then
            q_i <= d;
        end if;
    end process;
    q <= q_i;
end architecture bhv;
```

q_i 는 첫 클럭 에지 전에도 Q 가 정해지도록 초기값 0 을 준 내부 신호이다.


테스트 결과

단계	CLK	D	Q	설명
1	0	1	0	CLK=0 이라 D 가 들어가지 않음
2	0->1	1	1	상승 에지에서 D 를 받음
3	1	0	1	CLK=1 동안 D 가 바뀌어도 Q 유지
4	1->0	0	1	하강 에지에서도 Q 유지
5	0->1	0	0	상승 에지에서 D=0 을 받음


마스터-슬레이브 게이트 회로




1 단계: CLK=0, D=1 -> Q=0 (변화 없음)




2 단계: CLK=0->1, D=1 -> Q=1



3 단계: CLK=1, D=0 -> Q=1 (유지)




4 단계: CLK=0, D=0 -> Q=1 (유지)




5 단계: CLK=0->1, D=0 -> Q=0

VHDL d_ff 컴포넌트 (같은 단계)




1 단계: clk=0, d=1 -> q=0



2 단계: clk=1, d=1 -> q=1



3 단계: clk=1, d=0 -> q=1 (유지)



4 단계: clk=0, d=0 -> q=1 (유지)



5 단계: clk=1, d=0 -> q=0

문제 4. JK 플립플롭

JK 플립플롭을 VHDL(상승 에지 트리거)로 작성하고, NAND 게이트와 피드백 연결로 구성했다. NAND1 = (J, CLK, NQ), NAND2 = (Q, CLK, K), NAND3 = (NAND1, NQ), NAND4 = (Q, NAND2, CLR_n)이다.

VHDL 소스: jk_ff.vhd

```
library ieee;
use ieee.std_logic_1164.all;

entity jk_ff is
    port (
        clk : in  std_logic;
        j   : in  std_logic;
        k   : in  std_logic;
        q   : out std_logic
    );
end entity jk_ff;


architecture bhv of jk_ff is
    signal q_i : std_logic := '0';
begin
    process(clk)
    begin
        if rising_edge(clk) then
            if    j = '0' and k = '0' then q_i <= q_i;      -- hold
            elsif j = '0' and k = '1' then q_i <= '0';      -- reset
            elsif j = '1' and k = '0' then q_i <= '1';      -- set
            else                           q_i <= not q_i;  -- toggle
            end if;
        end if;
    end process;
    q <= q_i;
end architecture bhv;
```

게이트 회로는 레벨 트리거 방식이다. NAND4 의 세 번째 입력인 CLR_n(평소 1)은 시뮬레이터의 시작값을 정해 주기 위한 보조 입력이며, CLK=0 에서 CLR_n 을 0->1 로 하면 Q 가 0 으로 초기화된다.


테스트 결과

동작	J	K	Q(t+1)
유지(Hold)	0	0	Q(t)
Reset	0	1	0
Set	1	0	1
Toggle	1	1	NOT Q(t)


VHDL(위)와 게이트 회로(아래), CLK=1




Hold: J=0, K=0 -> Q=0 (VHDL q=0, 게이트 Q=0, NQ=1)



Set: J=1, K=0 -> Q=1 (VHDL q=1, 게이트 Q=1, NQ=0)



Hold: J=0, K=0 -> Q=1 유지




Reset: J=0, K=1 -> Q=0 (VHDL q=0, 게이트 Q=0, NQ=1)


Toggle (J=1, K=1)



VHDL jk_ff, 클럭 에지 전: CLK=0, J=K=1, q=0



VHDL jk_ff, 상승 에지 후: CLK=1, J=K=1, q=1 (반전)



게이트 회로, J=K=CLK=1: "Oscillation apparent" (진동)

NAND 게이트로 만든 JK 는 레벨 트리거 방식이다. J=K=1 이고 CLK=1 인 동안 Q 와 NQ 가 서로를 계속 반전시키는 race-around 가 생겨 Logisim 이 진동으로 표시한다. VHDL 버전은 에지 트리거라서 상승 에지마다 정확히 한 번만 반전한다.

문제 5. 비동기 Set/Clear 가 있는 D 플립플롭

비동기 Clear(clr)와 Set(set)이 있는 상승 에지 트리거 D 플립플롭이다. clr 이 set 보다 우선하며, 둘 다 비활성일 때는 일반 D 플립플롭으로 동작한다.

VHDL 소스: d_ff_sc.vhd

```
library ieee;
use ieee.std_logic_1164.all;


entity d_ff_sc is
    port (
        clk : in  std_logic;
        d   : in  std_logic;
        clr : in  std_logic;   -- asynchronous clear (highest priority)
        set : in  std_logic;   -- asynchronous set
        q   : out std_logic
    );
end entity d_ff_sc;

architecture bhv of d_ff_sc is
begin
    process(clk, clr, set)
    begin
        if clr = '1' then
            q <= '0';
        elsif set = '1' then
            q <= '1';
        elsif rising_edge(clk) then
            q <= d;
        end if;
    end process;
end architecture bhv;
```

테스트 결과

clr	set	CLK	D	Q	설명
1	0	0	0	0	클럭 에지 없이 즉시 Clear
0	1	0	0	1	클럭 에지 없이 즉시 Set
1	1	0	0	0	Clear 우선
0	0	0	1	0 (유지)	CLK=0 이라 D 가 들어가지 않음
0	0	0->1	1	1	상승 에지에서 D 를 받음
0	0	1	0	1 (유지)	CLK=1 동안 D 가 바뀌어도


					유지
0	0	0->1	0	0	상승 에지에서 D=0 을 받음




clr=1, set=0 -> q=0 (비동기 Clear)




clr=0, set=1 -> q=1 (비동기 Set)




clr=1, set=1 -> q=0 (Clear 우선)



clr=0, set=0, CLK=0, d=1 -> q=0 (유지)



clk=0->1, d=1 -> q=1



clk=1, d=0 -> q=1 (유지)



clk=0->1, d=0 -> q=0