VHDL 시뮬레이션 보고서

2025083618 안소현

1. 목적

VHDL로 NOT 게이트를 작성하고, 이를 Logisim-evolution 에 불러온 뒤 Questa 시뮬레이터로 시뮬레이션하여 진리표대로 동작하는지 확인하였다.

2. 실험 환경

시뮬레이터: Altera Questa FPGA Starter Edition | 회로 도구: Logisim-evolution 5.0.0 | 운영체제: Windows

3. VHDL 소스 코드 (not_gate.vhd)

```
library ieee;
use ieee.std_logic_1164.all;

entity not_gate is
  port (
    a : in  std_logic;
    y : out std_logic
  );
end entity not_gate;

architecture behavioral of not_gate is
begin
  y <= not a;
end architecture behavioral;
```

엔티티 `not_gate`는 입력 포트 `a`와 출력 포트 `y`를 가지며, 두 포트 모두 `std_logic` 타입이다. 아키텍처에서는 `y <= not a;` 한 줄의 신호 할당문을 사용하므로, 출력 y는 항상 입력 a를 반전한 값이 된다.




그림 1. Logisim-evolution HDL 편집기에서의 VHDL 코드

4. 회로 구성

VHDL 엔티티를 *Project → Import VHDL Entity* 메뉴로 불러와 main 회로에 배치하였다. 이름이 **a**인 입력 핀을 엔티티의 입력에 연결하고, 엔티티의 출력을 이름이 **y**인 출력 핀에 연결하였다. 또한 출력 선에 Probe를 달아 y 값을 확인할 수 있도록 하였다.

5. 시뮬레이션 결과

Simulate → VHDL Simulation Enabled 메뉴로 VHDL 시뮬레이션을 활성화한 뒤, Poke 도구로 입력 값을 바꿔 가며 출력을 확인하였다.




그림 2. 회로 및 a = 0일 때의 시뮬레이션 결과: 출력 y = 1




그림 3. a = 1일 때의 시뮬레이션 결과: 출력 y = 0

표 1. 진리표 검증

입력 a	예상 y	시뮬레이션 y	결과
0	1	1	일치
1	0	0	일치

6. 결과 분석

입력 a가 0일 때 출력 y는 1, a가 1일 때 y는 0으로 나타났으며, 두 경우 모두 NOT 게이트의 진리

표와 일치하였다. 이를 통해 `y <= not a;` 문장이 입력을 올바르게 반전시킨다는 것과, VHDL 엔티티가 Questa에서 정상적으로 컴파일되어 Logisim-evolution 안에서 함께 시뮬레이션되었다는 것을 확인할 수 있었다.

7. 결론

VHDL로 NOT 게이트를 구현하고, 이를 Logisim-evolution에 불러와 Questa 연동 시뮬레이션으로 동작을 검증하였다. 이번 과제를 통해 VHDL 코드 작성, 회로 부품으로의 불러오기, 시뮬레이션을 통한 동작 확인으로 이어지는 전체 작업 흐름을 직접 실습해 볼 수 있었다.