#### Instituto Tecnológico de Santo Domingo (INTEC)

#### INL-349 - Electrónica Digital





# LABORATORIO 4: CONTADOR DECIMAL CON DISPLAY DE 7-SEGMENTOS

#### **OBJETIVO**

Diseñar un sistema digital que despliegue un contador decimal de cuatro dígitos (0 – 9999) utilizando 4 displays de 7-segmentos.

### **EQUIPOS**

Digilent Nexys 4 DDR / CoolRunner II Board Decodificador 7 segmentos 4511, 7447. 4 Display de 7 segmentos. 4 resistencias de  $1 \text{K}\Omega$  y 7 de 470  $\Omega$ . Fuente DC. Multímetro Digital. Project Board. Cables (jumpers)

# **PRELIMINAR**

Cree un nuevo proyecto en Vivado. El proyecto (y el folder que contiene el proyecto y todos los archivos) será el mismo a utilizar el trimestre completo. Cada laboratorio nuevo agregará archivos al proyecto. Para implementar un archivo u otro en el FPGA, solo tiene que iasegurarse de ndicar que este archivo es el Top-Module.

Cuando este en el proceso de crear el proyecto, en la ventana de Project, asegúrese de lo siguiente:

Family: Xilinx 7 series FPGAs
 Device: XC7A100TCSG324-1
 Preferred Language: VHDL
 Top-Level Source Type: VHDL

Agregue un módulo de VHDL a su proyecto llamado lab4.vhd. Cuando necesite agregar el archivo de restricciones (XDC), hágalo dando click-derecho sobre lab4.vhd y asócielo a este archivo.

# DISCUSIÓN

El archivo lab4.vhd es su módulo Top para este laboratorio. En este módulo Top, va a escribir el código necesario para implementar un contador que se incrementará cada segundo y que será desplegado en 4 displays de 7-segementos y cuyo contéo empezará en 0000 y terminará en 9999. Una vez se alcance el último valor de 9999 se reinicirá el contéo a 0000.

Note que para este proyecto va a necesitar utilizar una señal de reloj (clock) de entrada que luego tendrá que derivar (dividir) para lograr por lo menos dos frecuencias: una frecuencia (con un período entre 1ms y 16ms) apropiada para la exitación de los ánodos de los 7-segmentos y otra

frecuencia para el contéo (con un período de 1 segundo). La Nexys 4 DDR / Nexys A7 posee un oscilador externo de 100 MHz, por ejemplo si se utiliza este reloj y se quiere una salida de reloj con una frecuencia de 10Hz entonces la escala de división sería:

$$Scale = \frac{f_{in}}{2 \times f_{out}} - 1 = \frac{100MHz}{2 \times 10Hz} - 1 = \frac{100,000,000}{20} - 1 = 4,999,999$$

Este valor de escala es el que se utilizará para comparar dentro del proceso que generará la frecuencia de 10MHz de este ejemplo (ver archivo Freq\_Div\_10Hz.vhd). Recuerde que para este proyecto deberá utilizar dos frecuencias diferentes como se indica en el párrafo anterior. Para mayor información de la señal de reloj (clock) en el Nexys 4 DDR / Nexys A7, por favor refiérase a la sección de "5 Oscillators/Clocks" del manual de referencia del Nexys 4 DDR / Nexys A7.

https://reference.digilentinc.com/reference/programmable-logic/nexys-a7/reference-manual

Podrán encontrar un vídeo introductorio (en inglés) acerca del uso de una señal de reloj externa del Nexys 4 DDR / Nexys A7 en el siguiente enlace:

https://www.youtube.com/watch?v=2gx7Xef2LGE




Figure 1 - Configuración del Display de 7-segmentos del Nexys 4 DDR

Para mayor información de las conexiones de los displays de 7-segmentos en el Nexys 4DDR, por favor refiérase a la sección de "9.1 Seven-Segment Display" del manual de referencia del Nexys A7.

https://reference.digilentinc.com/reference/programmable-logic/nexys-a7/reference-manual

#### **PROCEDIMIENTO**

• Escriba dos procesos que generen las dos frecuencias (señales de reloj) necesarias para este proyecto.

- Para generar los códigos para los displays de 7-segemtos deberá utilizar la función **BcdTo7Seg()** que escribió para el laboratorio anterior.
- El contador deberá desplegar todos los dígitos desde 0 hasta 9999 y una vez llegue al conteo máximo deberá reiniciar en 0.
- El contador tendrá un botón de reset que pondrá a cero el contador de manera asíncrona sin importar el valor actual del conteo.
- Prepare su cuaderno de laboratorio: escriba el título y una breve descripción del laboratorio.
- Dibuje un esquemático que incluye los componentes que son parte de este laboratorio.
  Específicamente, incluya el FPGA (solo los pines utilizados en este laboratorio), y todas las conexiones con los displays de 7-segementos.
- Finalmente debe de realizar un vídeo en donde se muestre el circuito funcionando correctamente.

# CONCLUSIÓN

Escriba un pequeño resumen de lo que hizo en el laboratorio, lo que aprendió y que sugeriría que pudiera mejorarse del diseño utilizado.