Resumo das instruções do processador ARM Prof. Edson Borin Instituto de Computação - Unicamp

MNE	operação	Descrição
Trans	sferência de Dados	<mne>{cond}{S} Rd, &lt;0p2&gt;</mne>
MOV	Rd := 0p2	Movimentação de registradores
MVN	Rd := (NOT) Op2	Movimentação negada
LDR	Rd := IMEDIATO	Carregamento de um imediato muito grande ou símbolo. LDR Rd, =IMEDIATO
Oper	ações Lógicas e Aritméticas	<mne>{cond}{S} Rd, Rn, &lt;0p2&gt;</mne>
ADD	Rd := Rn + Op2	Adição sem Carry
ADC	Rd := Rn + Op2 + C	Adição com Carry
SUB	Rd := Rn - Op2	Subtração sem Carry
SBC	Rd := Rn - Op2 - (NOT) C	Subtração com Carry
RSB	Rd := Op2 - Rn	Subtração Reversa sem Carry
RSC	Rd := Op2 - Rn - (NOT) C	Subtração Reversa com Carry
AND	Rd := Rn AND Op2	E lógico
EOR	Rd := Rn XOR Op2	OU exclusivo lógico
ORR	Rd := Rn OR Op2	OU lógico
BIC	Rd := Rn AND (NOT)Op2	Bitwise Clear
Multi	iplicação	<mne>{cond}{S} Rd, Rm, Rs {, Rn}</mne>
MUL	Rd := (Rm x Rs)	Multiplicação
MLA	Rd := Rn + (Rm x Rs)	Multiplicação com acumulação
Comp	paração	<mne>{cond} Rn, <op2></op2></mne>
CMP	Rn - Op2, atualiza flags	Comparação
CMN	Rn + Op2, atualiza flags	Comparação Negativa
TST	Rn AND Op2, atualiza flags	Test (AND)
TEQ	Rn EOR Op2, atualiza flags	Test Equivalence (EOR)
Salto	s	<mne>{cond} <address></address></mne>
В	PC := <address></address>	Salta
BL	LR := PC+4, PC := <address></address>	Salta com link
вх	PC := Rn	Salta para contéudo do registrador
BLX	LR := PC+4, PC := Rn	Salta para conteúdo do registrador com link
Trans	sferência Entre Memória e Registradores	<mne>{cond}{size} Rd, <address></address></mne>
LDR	Rd := Mem[ <address>]</address>	Load. Exemplo: LDR R1, [R2 + 4]
STR	Mem[ <address>] := Rd</address>	Store. Exemplo: STR R1, [R2 + 4]
Trans	sferência de Multiplos Registradores	<mne>{cond}<mode> Rn{!}, <reglist></reglist></mode></mne>
LDM	<pre><reglist> := Mem[<address>]</address></reglist></pre>	Load múltiplo. Exemplo: LDM SP!, {R1, R2, R4}
STM	Mem[ <address>] := <reglist></reglist></address>	Store múltiplo. Exemplo: STM SP!, {R1, R2, R4}
Оре	rando {mode}	Apelidos para operação de pilha

#### Operando {mode}

IA	Increment After: incrementa depois
IB	Increment Before: incrementa antes
DA	Decrement After: decrementa depois
DB	Decrement Before: decrementa antes

#### Apelidos para operação de pilha

	1 1 3 1
FD	STMFD/LDMFD = STMDB/LDMIA
ED	STMED/LDMED = STMDA/LDMIB
FA	STMFA/LDMFA = STMIB/LDMDA
EA	STMEA/LDMEA = STMIA/LDMDB

# Operando Op2

Imm	Constante de 8 bits ou constante de mais bits obtidos através do deslocamento de	
	uma constante de 8 bits.	
Rn	Valor armazenado no registrador Rn	
Rn, <deslop> <quant></quant></deslop>	Valor armazenado no registrador Rn deslocado <quant> vezes de acordo com o</quant>	
	operador de deslocamento <deslop>.</deslop>	
	<deslop></deslop>	Operador de deslocamento
	LSL	Deslocamento lógico para a esquerda
	LSR	Deslocamento lógico para a direita
	ASR	Deslocamento lógico para a direita
	ROR	Rotação de bits para direita
	RRX	Rotação de 1 bit para direita estendido
	<quant></quant>	Quantidade de bits a ser deslocada
	#Imm	Constante de 5 bits
	Rm	5 bits menos significativos do valor armazenado em Rm

## Operando <address>

Operando	Indexação	Cálculo do endereço
[Rn, constante]{!}	Pré-indexado	Valor em Rn + constante
[Rn, {-}Rm]{!}	Pré-indexado	Valor em Rn + {-} valor em Rm
[Rn, {-}Rm, <deslop> <quant>]{!}</quant></deslop>	Pré-indexado	$Valor\ em\ Rn + \{-\}\ valor\ em\ Rm\ deslocado < quant>$
		vezes de acordo com o operador de deslocamento
		<deslop></deslop>
[Rn], constante	Pós-indexado	Valor em Rn + constante. Atualiza Rn.
[Rn], {-}Rm	Pós-indexado	Valor em Rn + {-} valor em Rm. Atualiza Rn.
[Rn], {-}Rm, <deslop> <quant></quant></deslop>	Pós-indexado	$Valor\ em\ Rn + \{-\}\ valor\ em\ Rm\ deslocado < quant>$
		vezes de acordo com o operador de deslocamento
		<deslop>. Atualiza Rn.</deslop>

### Sufixos {cond}

Sulfxos (cond)		
Condição	Flags	
Igual	Z = 1	
Diferente	Z = 0	
Carry setada/maior	C = 1	
ou igual (sem sinal)		
Carry limpa/menor	C = 0	
(sem sinal)		
negativo	N = 1	
positivo ou zero	N = 0	
overflow	V = 1	
no overflow	V = 0	
maior (sem sinal)	(C = 1) e (Z = 0)	
menor ou igual (sem	(C = 0) ou $(Z = 1)$	
sinal)		
maior ou igual (com	N = V	
sinal)		
menor (com sinal)	N != V	
maior (com sinal)	(Z = 0) e (N = V)	
menor ou igual (com	(Z = 1) ou $(N != V)$	
sinal)		
sempre (padrão)	-	
	Igual Diferente Carry setada/maior ou igual (sem sinal) Carry limpa/menor (sem sinal) negativo positivo ou zero overflow maior (sem sinal) menor ou igual (sem sinal) maior ou igual (com sinal) menor (com sinal) menor (com sinal) menor ou igual (com sinal)	

## ${\bf Operando}~\{{\tt size}\}$

В	Byte: Carrega um byte da memória em um
	registrador ou armazena o byte menos sig-
	nificativo do registrador na memória.
SB	Signed Byte: Carrega um byte da memória
	no byte menos sigficativo do registrador e
	ajusta os bits restantes de acordo com o
	sinal do número.
Н	Half-Word: Carrega meia palavra (dois by-
	tes) da memória em um registrador ou ar-
	mazena os 2 bytes menos significativos do
	registrador na memória.
SH	Signed Half-Word: Carrega meia palavra
	(dois bytes) da memória no registrador e
	ajusta os bits restantes de acordo com o
	sinal do número.

# Operando <reglist>

Lista de registradores ou faixa de registradores separados por vírgula.	
Exemplo	Registradores na lista
{R1,R2}	Lista com registradores R1 e R2
{R1-R4}	Lista com registradores R1, R2, R3 e R4
{R1-R3, R7, R11}	Lista com registradores R1, R2, R3, R7 e R11