PROYECTO FAMAF-CVA6 · PORT A KRIA KR260

Timing del CVA6 en la KR260

Justificación de la frecuencia de reloj elegida para el CVA6 sin modificaciones: por qué cierra a 90,9 MHz y por qué no es posible llegar a 100 MHz sin cambiar el procesador.

Fecha: 25/10/2026 FPGA: xck26-sfvc784-2LV-c Herramienta: Vivado 2026.1

Rama: feature/kr260-ddr4-integration

---

00 Resumen

90,9 MHz
CIERRA TIMING · WNS +0,001 NS

100 MHz
NO CIERRA · MEJOR WNS −0,553 NS

25 MHz
VALIDADO EN PLACA

- Con el CVA6 sin modificar, el camino más lento del procesador tarda unos **10,5–11 ns** en este chip. Eso fija el techo práctico en **~91–95 MHz**.
- A 100 MHz fallan **tres partes independientes del procesador a la vez**, cada una por ~0,55 ns: la protección de memoria (PMP), la conversión de la FPU y la multiplicación-suma de la FPU.
- Se agotaron las técnicas de herramienta que no tocan el diseño: estrategias de síntesis e implementación, optimización física, optimización de reloj y retiming. La última mejora aprovechable fue la que hizo cerrar 90,9 MHz con 1 ps de margen.
- Superar 90,9 MHz requiere modificar el CVA6 (su código o su configuración). Se decidió **no modificarlo** y adoptar **90,9 MHz** como frecuencia de trabajo.
- Pendiente: probar en placa el paquete de 90,9 MHz. Hasta hoy, lo único validado en hardware es 25 MHz.

01 Contexto

PLACA	AMD Kria KR260 (SOM K26, Zynq UltraScale+ MPSoC)
DISPOSITIVO	`xck26-sfvc784-2LV-c`
PROCESADOR	CVA6 (OpenHW Group), configuración `cv64a6_imafdc_sv39` : RV64IMAFDC, MMU Sv39, FPU de doble precisión, 8 entradas PMP, TLB de 16 entradas, D-cache de 32 KiB y 8 vías
CAMBIOS AL CVA6	Ninguno funcional. El único commit del equipo dentro de `core/` (`d166aa84e`) quita 3 instancias `unread` sin efecto en el hardware.
LO QUE HIZO EL EQUIPO	El port: `kr260_top` , acceso del CVA6 a la DDR del PS por HP0, block design, ILA/VIO de depuración, BootROM de prueba de memoria, FSBL parcheado y scripts de Vivado.
RELOJ	El CVA6 usa `pl_clk0` del PS. Su frecuencia se configura en el PS y el XDC que genera el IP del PS define el reloj `clk_pl_0` .
UTILIZACIÓN (90,9 MHZ)	LUT 61.666 / 117.120 (52,7 %) · FF 33.881 / 234.240 (14,5 %) · BRAM 62 / 144 (43,1 %) · DSP 27 / 1.248

02 Qué significa cerrar timing

El CVA6 es un circuito sincrónico: entre dos registros hay lógica y cables, y en cada flanco de reloj cada registro guarda lo que le llega. La condición es que la señal que sale de un registro llegue al siguiente **antes del próximo flanco**. A 100 MHz hay 10 ns por ciclo; a 90,9 MHz, 11 ns.

- **Setup:** la señal no puede llegar tarde. Es la restricción que limita la frecuencia.
- **Hold:** la señal no puede llegar demasiado temprano. Se cumplió en todas las implementaciones (WHS entre 0,000 y +0,008 ns); no es un problema en este diseño.
- **Slack:** tiempo que sobra en un camino. **WNS** es el peor slack del diseño; **TNS**, la suma de los slacks negativos. Cerrar timing es WNS ≥ 0 y WHS ≥ 0, sin errores de ruteo ni de DRC.

03 Resultados por frecuencia

FRECUENCIA	PERÍODO	WNS SETUP	WHS HOLD	TIMING	PLACA
25 MHz	40 ns	holgado	—	`cierra`	`validado` prueba de DDR PASS
50 MHz	20 ns	+9,314 ns	—	`cierra`	`sin probar`
90,9 MHz	11 ns	+0,001 ns	+0,004 ns	`cierra`	`sin probar` paquete listo
100 MHz	10 ns	−0,553 ns	+0,003 ns	`no cierra`	—




Figura 1. Comparación del tiempo por ciclo con el camino más lento medido. El camino no es fijo: Vivado lo optimiza según el objetivo, por eso a 10 ns llegó a ~10,55 ns y a 11 ns se quedó en ~11 ns. En ningún caso bajó de ~10,5 ns.

04 Por qué no cierra a 100 MHz

Caminos muy profundos en una tecnología lenta

El CVA6 se diseñó y publicó principalmente como núcleo para ASIC, donde supera 1 GHz porque compuertas y cables son muy rápidos. En una FPGA cada nivel de lógica es una LUT conectada por cables programables. Los caminos críticos del CVA6 encadenan **28 a 39 niveles de lógica** en un solo ciclo, cada nivel cuesta en promedio ~0,3 ns contando el cable, y **el 60–65 % del retardo es ruteo**.

No es un camino: son tres partes del procesador a la vez

Peor slack por familia de caminos en el mejor resultado a 100 MHz (1.285 endpoints fallando):

FAMILIA	QUÉ HACE	ENDPOINTS	PEOR SLACK	DESDE → HACIA
FPU, conversión	Conversiones entero ↔ punto flotante	301	−0,553 ns	registro interno de `fpnew_cast_multi` → lectura de operandos y scoreboard
PMP	Verifica permisos de cada acceso a memoria	521	−0,541 ns	CSR `pmpaddr` → D-cache, LSU, scoreboard
FPU, FMA	Multiplicación-suma `a×b+c`	181	−0,529 ns	registro interno de `fpnew_fma` → interior de la FPU
Caché	Write buffer de la D-cache	70	−0,429 ns	write buffer → D-cache
MMU/TLB	Traducción de direcciones	107	−0,266 ns	tags de la TLB → I-cache
Operandos	Operandos hacia load/store	105	−0,240 ns	`fu_data_q` → LSU

> Las tres primeras familias necesitan ganar ~0,55 ns **al mismo tiempo**. Mejorar una sola no cambia el WNS. Eso explica por qué días de optimización bajaron el TNS (de −434,7 a −322,6 ns) sin mover el peor camino de −0,553 ns.

PEOR CAMINO	NIVELES	DATAPATH	LÓGICA	RUTEO	SKEW DE RELOJ
FPU, conversión	35	10,747 ns	4,326 ns	6,421 ns (60 %)	+0,293 ns
PMP	31	10,188 ns	3,586 ns	6,602 ns (65 %)	−0,255 ns
FPU, FMA	28	10,358 ns	3,656 ns	6,702 ns (65 %)	−0,075 ns




Figura 2. Peor camino PMP a 100 MHz, desde el registro `pmpaddr_q[5][6]` hasta el scoreboard. Los primeros 6 niveles (~2,1 ns más el clock-to-Q) solo dependen del CSR: es la decodificación de la región NAPOT que `pmp_entry.sv` recalcula en cada ciclo.

05 Qué se intentó sin modificar el CVA6

TÉCNICA	OBJETIVO	RESULTADO
Matriz de estrategias de síntesis × implementación	100 MHz	WNS entre −1,294 y −0,665 ns. Mejor: síntesis por defecto + `Performance_ExploreWithRemap`.
Campaña de optimización física post-route (restructuración de LUTs, pines, réplicas, reruteo dirigido, ECO)	100 MHz	Mejor WNS −0,553 ns (~0,11 ns sobre la mejor estrategia). Los últimos ensayos mejoraron el TNS sin mover el WNS.
Optimización de reloj (`phys_opt_design -clock_opt`)	100 MHz	Sin cambios.
Reruteo de la red crítica de la FPU	100 MHz	Sin cambios o peor (−0,617 ns).
Retiming en síntesis (`-global_retiming on`), como el flujo oficial	100 MHz	0 registros movidos (ver sección 6).
Flujo estándar + `phys_opt_design -directive AggressiveExplore`	90,9 MHz	Ruteo −0,340 → phys_opt Explore −0,065 → AggressiveExplore +0,001 ns. **Cierra.**




Figura 3. WNS a 100 MHz por técnica (barra = lo que falta para cerrar). Todo lo que se puede hacer desde la herramienta ganó en total ~0,7 ns sobre la configuración original, pero se estancó a 0,55 ns de cerrar.

06 El experimento de retiming

El flujo FPGA oficial del CVA6 (`corev_apu/fpga/scripts/run.tcl`) sintetiza con retiming: Vivado mueve registros a través de la lógica para emparejar los tramos sin cambiar el comportamiento. En la corrida del flujo oficial sobre la VC707, el retiming movió 524 registros dentro de la FPU (`fpnew_top` : 208 hacia adelante, 316 hacia atrás) y ninguno en PMP, TLB ni MMU. El proyecto KR260 no lo usaba, así que se probó a 100 MHz en runs separados (`synth_2` / `impl_2`), sin tocar la configuración de 90,9 MHz.

INTENTO	RESULTADO
Síntesis en 4 procesos	Sin resultado: se agotaron RAM y swap (11,5 + 12 GB).
Síntesis en 2 procesos	Resumen de retiming "−11"; 0 registros movidos en los 50 módulos.
Síntesis en 1 proceso, no incremental	Resumen "−11"; 0 registros movidos.

Causa medida: el retiming de síntesis decide con retardos estimados que no incluyen el ruteo real. Timing estimado del checkpoint de síntesis a 10 ns:

FAMILIA	SLACK ESTIMADO EN SÍNTESIS	SLACK REAL POST-ROUTE
FPU (conversión)	+0,053 ns	−0,553 ns
PMP	−0,145 ns	−0,541 ns
Operandos	+0,301 ns	−0,240 ns

Para la síntesis la FPU ya cumple, así que no hay nada que retemporizar. El único camino que ve fallando es PMP, que nace en registros CSR (`pmpaddr` , `pmpcfg`) escritos con habilitaciones distintas, y eso impide moverlos. En la VC707 el retiming sí actuó porque en un Virtex-7 a 50 MHz la síntesis ya veía la FPU fallando.

07 Comparación con las referencias

- El `Makefile` oficial del CVA6 fija **50 MHz** (`CLK_PERIOD_NS := 20`) para Genesys2, KC705 y VC707, y 25 MHz para la Nexys Video. La entrada `kr260` del repositorio del equipo fija 25 MHz.
- La corrida del flujo oficial en la VC707 (Virtex-7) terminó con WNS −0,882 ns a 50 MHz: el CVA6 ronda los ~48 MHz en esa familia.
- En la K26 (UltraScale+) el mismo núcleo ronda los 91–95 MHz: aproximadamente el doble, coherente con la diferencia de generación. Los 90,9 MHz obtenidos están en línea con lo que este núcleo da en FPGA, y ya duplican la frecuencia de referencia del flujo oficial.

08 Frecuencias que puede dar el PS

Con la referencia de 33,333 MHz, el IOPLL del PS corre a 999,99 MHz y el RPLL a 1066,66 MHz. Sin reprogramar ningún PLL, las opciones cercanas son:

FUENTE	DIVISOR	FRECUENCIA	PERÍODO	ESTADO
IOPLL	10	100,00 MHz	10,000 ns	`no cierra`
RPLL	11	96,97 MHz	10,313 ns	`no probado` requiere caminos ≤ 10,31 ns; el mejor medido es 10,55
IOPLL	11	90,91 MHz	11,000 ns	`cierra` elegida
IOPLL	12	83,33 MHz	12,000 ns	~1 ns de margen

09 Alternativas para superar 90,9 MHz

Reloj desde un MMCM en el wrapper

Generar el reloj del CVA6 con un MMCM en `kr260_top` (código del equipo) permite frecuencias intermedias, menos jitter (hoy la incertidumbre es 0,142 ns) y ubicar el árbol de reloj cerca del núcleo.

Estimado: ~93–94 MHz. No llega a 100 porque no resuelve los caminos de PMP ni de la FPU. No se implementó: la ganancia (3–4 %) no justifica el cambio en esta etapa.

Otra configuración del CVA6

Un paquete de configuración propio permitiría menos entradas PMP, TLB más chicas, menos vías de caché, `FpgaEn = 1` o quitar la FPU.

Descartado: no toca el código original, pero cambia el procesador evaluado y su comparación con el modelo de gem5.

Cambios en el código del CVA6

Precalcular la decodificación PMP al escribir el CSR (sacaría ~2 ns del camino PMP sin cambiar el comportamiento) y agregar una etapa a la FPU (+1 ciclo de latencia).

Descartado: modifica código de terceros (OpenHW Group). Podría proponerse al proyecto oficial en el futuro.

Más optimización de herramienta

Síntesis sobre-restringida para forzar retiming en la FPU o retiming físico en implementación.

Insuficiente: como mucho mejoraría la FPU. El grupo PMP, que por sí solo impide los 100 MHz, no se puede retemporizar.

10 Decisión

Se adopta **90,9 MHz (IOPLL/11)** como frecuencia de trabajo del CVA6 en la KR260, manteniendo el núcleo sin modificaciones. Es la frecuencia más alta que el PS puede generar directamente y que cierra timing, y está en el límite que permite el diseño: el margen final es de 1 ps.

> *El CVA6 sin modificar llega a unos 91 MHz en la K26. A 100 MHz fallan tres partes del procesador por medio nanosegundo cada una; son caminos de 30–40 niveles de lógica propios de la arquitectura, y se agotaron las técnicas de herramienta que no modifican el diseño. Superar 90,9 MHz requiere cambiar el CVA6.*

11 Problemas encontrados y corregidos

- **Reloj del PS inconsistente con el análisis.** El block design tenía PL0 en 150 MHz pedidos (142,86 MHz reales) mientras las corridas forzaban 10 ns con un `create_clock` adicional. Un XSA exportado así habría hecho correr el CVA6 a 142,86 MHz en placa. Se corrigió configurando PL0 en el PS (IOPLL/11) para que el XDC del IP defina el período, sin relojes agregados a mano.
- **XSA con el bitstream equivocado.** En modo proyecto, `write_hw_platform -include_bit` empaquetaba el bitstream de `impl_1` (WNS −0,065 ns) en lugar del que cerró. Se regeneró desde el checkpoint final y se verificó que el contenido de configuración del bitstream incluido es idéntico al del paquete.
- **Experimento de retiming.** Con 4 procesos de síntesis se agotó la memoria, y una síntesis reutilizó automáticamente un resultado anterior (síntesis incremental). Se repitió con 1 proceso y sin modo incremental antes de sacar conclusiones.

12 Estado y próximos pasos

- **Paquete listo para placa**, de solo lectura y con hashes: `corev_apu/fpga/software/kr260_ps_boot/timing_closed_91mhz_2026-10-22/` (bitstream, `.ltx`, XSA, checkpoint, reportes y scripts).
- **Prueba en placa a 90,9 MHz:** generar el FSBL desde el XSA con el mismo parche de reset del known-good del 18/09 y repetir la prueba de DDR. Criterio de PASS: `0x800004000 = 00000001`.

- El run `impl_1` del proyecto conserva el resultado previo (–0,065 ns); no debe usarse para placa.
- Trabajo futuro posible, fuera del alcance actual: MMCM en el wrapper (~93–94 MHz estimados) o los cambios en el CVA6 descritos en la sección 9, idealmente propuestos al proyecto oficial.

13 Evidencias

Rutas relativas a `~/data/fpga-work/`:

- `Cierre a 90,9 MHz: cva6-equipo/corev_apu/fpga/software/kr260_ps_boot/timing_closed_91mhz_2026-10-22/reports/`
- `Corridas a 90,9 MHz: timing-preparation/pl0_91mhz_20261022/`
- `Mejor resultado a 100 MHz: timing-preparation/focused_physical_20261021/night_run_20261021/runs/009_restruct_SATP/`
- `Matriz de estrategias a 100 MHz: timing-evidence/20261018/timing_results.csv`
- `Experimento de retiming: timing-preparation/exp100_retiming_20261022/`
- `Flujo oficial en VC707: logs/vc707_fpga_run2_20260729-014100.log, logs/vc707_codex_summary.txt`
- `Validación en placa a 25 MHz: cva6-equipo/corev_apu/fpga/software/kr260_ps_boot/known_good_2026-09-18/`
- `Análisis detallado: cva6-equipo/docs/analisis_100mhz_kr260.md`

Cifras tomadas de reportes post-route de Vivado 2026.1 (esquina lenta). Los valores marcados como estimados no fueron medidos en implementación.