CVA6 en KR260

Estado para la reunión del 30 de octubre de 2026

Preparado el 29/10/2026 | Vivado 2026.1 | K26 -2LV

Resultado principal: cierre de timing a 90,908 MHz, con el procesador existente. El paquete está generado y verificado. FSBL y scripts de arranque preparados; falta validarlo en placa.

Frecuencia	Resultado	Alcance
25 MHz	Prueba funcional documentada	BootROM PASS y escrituras DDR observadas por ILA.
90,908 MHz	Timing cerrado	WNS +0,001 ns; TNS 0; WHS +0,004 ns. Paquete verificado; placa pendiente.
100 MHz	Setup no cumple	WNS -0,553 ns; TNS -322,607 ns; 1285 endpoints negativos.

Qué está listo

El paquete congelado contiene BIT, LTX, XSA y DCP, además de reportes, scripts y estado del proyecto. Los 29 archivos coinciden con sus hashes. El bitstream dentro del XSA tiene el mismo contenido de configuración que el BIT cerrado.

La frecuencia configurada en el PS es 90,908180 MHz (IOPLL / 11). El análisis usa 11 ns. El margen de setup final es de 1 ps; cumple, con muy poca holgura.

Arranque preparado; falta la prueba en placa

Se generó y compiló el FSBL desde el XSA cerrado de 90,9 MHz, con IOPLL/11 y parche de reset verificados. Los scripts JTAG/ILA están preparados. Es un PASS de software; falta ejecutar la prueba en placa y guardar PASS/FAIL y captura.

Paquete correcto: timing_closed_91mhz_2026-10-22. El BIT del run impl_1 conserva el resultado previo negativo y no es el resultado cerrado.

Configuración: cv64a6_imafdc_sv39. Sin cambios nuevos de RTL, parámetros, pipeline o latencias del CVA6.

Qué dieron las pruebas

Se documentaron 48 evaluaciones a 100 MHz: 36 resultados generales y 12 candidatos físicos posteriores. Se reutilizaron síntesis y checkpoints; no fueron 48 reconstrucciones completas del diseño.

Referencia a 100 MHz	WNS ns	TNS ns	Endpoints negativos
Defaults + receta de referencia	-0,665	-727,149	2415
Gold físico anterior	-0,553	-434,730	1716
FMA145, base de la última noche	-0,553	-363,606	1439
SATP009, mejor adoptado	-0,553	-322,607	1285

Avance medido y límite actual

Desde el gold anterior, la magnitud del TNS bajó 25,79 % y quedaron 431 destinos negativos menos. El peor margen WNS siguió en -0,553 ns. Mejoró la extensión de las violaciones, pero no se cerró el peor camino.

Los fallos se concentran en familias compartidas de lógica y ruteo: conversión FPU (CAST), FMA, PMP, caché, MMU y operandos. Optimizar un grupo puede bajar el TNS mientras otro grupo sigue fijando el WNS.

Lecciones para justificar la estrategia

Las estimaciones de síntesis no anticiparon por sí solas el resultado ruteado. NoSharing terminó en WNS -1,853 ns y NO_LC en -1,201 ns. El último ensayo de retiming movió cero registros en sus 50 resúmenes por módulo y no produjo una implementación final nueva.

FMA010 obtuvo TNS -322,047 ns, ligeramente menor que SATP009; no se adoptó por una pequeña regresión de la media de una población fija completa. Los errores de automatización y los candidatos rechazados por integridad se registran aparte.

Qué no concluir de estos números

No se demostró que 100 MHz sea imposible ni se agotó todo el espacio de configuraciones de Vivado. Tampoco está validado 90,9 MHz en placa. Los 94,76 MHz calculados desde el slack del checkpoint a 100 MHz son una estimación, no otra frecuencia probada.

El análisis conserva 75 pines excluidos por clock constante del DMI-JTAG inactivo; están identificados y coinciden con la referencia. No son 75 fallos de setup.

Proyecto y próximos pasos

Dónde consultar

Documentación: cva6-equipo/docs/seguimiento_fpga/README.md
Proyecto: corev_apu/fpga/ariane_kr260_debug/ariane_kr260_debug.xpr
Paquete cerrado: software/kr260_ps_boot/timing_closed_91mhz_2026-10-22/
Base funcional: software/kr260_ps_boot/known_good_2026-09-18/

La rama de trabajo es feature/kr260-ddr4-integration. Hay configuraciones modificadas y archivos nuevos fuera de commits. El historial Git y esos archivos deben conservarse juntos.

Orden y protección de archivos

Se consolidaron resultados, políticas, investigación y recuperación. Se liberaron unos 441 MiB de cuatro cachés regenerables: 649 archivos. Se preservaron 134 diagnósticos de texto y se comprobaron los checkpoints protegidos. No se eliminaron experimentos ni evidencia única. Después se consolidaron 106 copias de 143 reportes conservando rutas y contenido. Quedaron protegidos contra escritura; sus fechas y permisos originales son recuperables. El ahorro adicional fue de 1,095 GiB.

El respaldo esencial externo ya está verificado en OpenClawd: 50 archivos y 774,8 MB comprobados por SHA256. Incluye historial Git, cambios locales y artefactos seleccionados; no es una imagen de todo el disco. Los archivos para la placa permanecen locales. Una limpieza posterior de temporales respaldados y un instalador de caché liberó unos 2,8 GiB adicionales; quedaron unos 6,3 GiB libres.

Secuencia propuesta

1. Verificar el kit y ejecutar la prueba JTAG del paquete cerrado de 90,9 MHz.
2. Probarlo en la placa y guardar PASS/FAIL e ILA con la identidad de todos los archivos.
3. Acordar si 90,9 MHz es la base suficiente para el trabajo y el presupuesto restante para 100 MHz.
4. Si se continúa a 100 MHz, elegir una hipótesis física concreta, con comparación controlada y plazo acotado.
5. Conservar la copia externa verificada y revisar el plan de archivo antes de retirar pruebas históricas.

Evidencia para mostrar

El paquete documental acompaña el PDF con tablas CSV y reportes primarios: cierre final a 90,9 MHz; SATP009 y FMA010 a 100 MHz; PASS previo de 25 MHz. Los planes, el PDF histórico y las notas comparativas mantienen su fecha y alcance.

Base de rutas: /home/nachofalchi/data/fpga-work.
Fuentes: reportes finales91; summary y reportes009/010; manifiestos25/91; fsbl91_manifest.json; índice documental consolidado.