Prática 04 Ano Letivo 2023

#### **Atividade:**

Construir os circuito sequenciais dos Flip-flops apresentados em aula teórica:

- FF JK com Clock, Preset e Clear, chamado carinhosamente de FFJK
- FF TIPO-D
- FF TIPO-T

Implementar em VHDL e simular.


### **Entrega:**

- Arquivos .vhdl, ghw e gtkw utilizados
- via TAREFAS na Equipe Teams COM ANEXO (pacote .zip)

### **Importante:**

 O objetivo da prática de hoje é implementar os FFs JK, D e T que serão usados em aulas posteriores. Sendo assim, esta aula é fundamental para implementação das práticas seguintes.

## **Circuito Flip-Flop JK:**



CL Figura 1: FF JK como os nomes de sinais e interfaces.

SD - Atividade Prática 04 página 1 / 3

Os arquivos base para o Flip-Flop JK e Testbench encontram-se na sequência.

• Não esquecer de produzir os FF TIPO-D e TIPO-T

# VHDL base para Flip-Flop JK:

```
01. library ieee;
02. use ieee.std_logic_1164.all;
03.
04. entity ffjk is
05.
           port(
06.
                        : in std_logic;
                  j, k
                  clock : in std_logic;
07.
                  pr, cl : in std logic;
08.
09.
                  q, nq : out std_logic
10.
11. end ffjk;
12.
13. architecture ff of ffjk is
         signal s_snj , s_snk : std_logic;
signal s_sns , s_snr : std_logic;
signal s_sns2, s_snr2 : std_logic;
14.
15.
16.
17.
         signal s_eloS, s_eloR : std_logic;
18.
         signal s_eloQ, s_elonQ: std_logic;
19.
         signal s_nClock
                              : std_logic;
20. begin
21.
22.
         s_nClock <= not(clock);</pre>
23.
         -- envio de saídas de NAND para Q e NQ
24.
25.
         -- s_snj
26.
         -- NAND de 3 entradas? Faça not( X and Y and Z)
27.
28.
         -- s_snk
29.
30.
         -- s_sns
31.
32.
         -- s_snr
33.
34.
         -- s_sns2
35.
36.
         -- s snr2
37.
38.
         -- s_eloS
39.
40.
         -- s_eloR
41.
42.
         -- s_eloQ
43.
44.
         -- s_elonQ
45.
46. end architecture ff;
```

SD - Atividade Prática 04 página 2 / 3

## VHDL base para Testbench do Flip-Flop JK:

```
01. library ieee;
02. use ieee.std_logic_1164.all;
03.
04. entity tb_ffjk is
05.
        -- entidade vazia
06. end tb_ffjk;
07.
08. architecture test of tb ffjk is
        constant CLK_PERIOD : time := 20 ns;
09.
10.
        component ffjk is
11.
12.
        port(
            j, k
13.
                   : in std_logic;
            clock : in std_logic;
14.
            pr, cl : in std_logic;
15.
16.
            q, nq : out std_logic
17.
        end component;
18.
19.
20.
        signal sj, sk, spr, scl, sq, snq : std_logic;
21.
        signal sclk : std_logic := '1';
22.
23. begin
        -- instancia de JK e port map
24.
25.
26.
        -- process
27.
        tbp: process
28.
        begin
            spr <= '1';
29.
30.
            sc1 <= '0';
            si <= '0';
31.
            sk <= '0';
32.
33.
34.
            -- desativação de clear
35.
            wait for CLK PERIOD;
36.
37.
38.
            -- alteração de J e K
39.
40.
        end process;
41.
        -- process para Clock
42.
43.
        p clock : process
44.
        begin
45.
             sclk <= not(sclk);</pre>
            wait for CLK_PERIOD/2;
46.
47.
        end process;
48.
49. end architecture test;
```

### Última observação:

Nas futuras práticas, em caso de problema com o FF JK do aluno, sendo o culpado o GHDL, será possível utilizar outra implementação destes FF que utiliza **process** para determinar as saídas Q e  $\overline{Q}$ , e será disponibilizado.

SD - Atividade Prática 04 página 3 / 3