

Universidade Federal de Santa Catarina Centro Tecnológico – CTC Departamento de Engenharia Elétrica



"EEL7020 – Sistemas Digitais"

Prof. Eduardo Augusto Bezerra

Eduardo.Bezerra@eel.ufsc.br

Florianópolis, março de 2010.

Sistemas Digitais

"FPGAs: estrutura interna, aplicações e limitações"



Plano de Aula



"FPGAs: estrutura interna, aplicações e limitações"

Objetivos:

- Conhecer a estrutura interna de FPGAs
 - Blocos lógicos, entrada/saída, interconexão
 - FPGAs Xilinx
- Identificar aplicações de FPGAs
- Desenvolver estudo de caso
- Descrever e avaliar limitações de FPGAs



Motivação



Problema: implementar uma função lógica


f(A, B) = A and B

, onde A e B possuem 4 bits cada, gerando uma saída também de 4 bits

- Solução 1: dispositivo TTL 7408
 - Nova função significa alteração no hardware (placa)
- Solução 2: microprocessador (SW)

```
void main(){
  int a, b, f;
  f = a & b;
}
```

- Flexibilidade para novas funções
- Necessidade de memória para armazenar programa
- "Adaptações" para obter variáveis de 4 bits





Problema: implementar uma função lógica

f(A, B) = A and B

, onde A e B possuem 4 bits cada, gerando uma saída também de 4 bits

- Solução intermediária: FPGA
 - Possibilita implementação de novas funções em hardware, sem alteração na placa






FPGAs: estrutura interna




Componentes básicos de dispositivos FPGA

Objetivo: prover recursos de hardware para implementação de funções lógicas




Estrutura interna





Estrutura interna


• Matriz de CLBs (*Configurable Logic Blocks*) interconectados por uma matriz de chaveamento





Estrutura interna – blocos de entrada/saída

- Possuem recursos de memória configuráveis (registrador ou latch)
- Pads configuráveis como entrada, saída ou bidirecionais
- Entradas podem utilizar registrador ou latch
- Possibilidade de definir sinais three-state (alta impedância)





Estrutura interna – funções lógicas


- LUT Look-Up Table
 - Gerador universal de funções
 - Módulo configurável capaz de implementar <u>qualquer</u> tabela verdade de *n* entradas
 - LUT
 - » Altamente flexível
 - » Método mais utilizado (Xilinx e Altera)



Estrutura interna – funções lógicas

Exemplo de função lógica com LUT

$$q = (a_0 AND a_1) OR (a_2 AND a_3)$$




a_0	a_1	a_2	a_3	q	
0	0		0	0	- 000
0	0	0	1	0	
0	0	1	0	0	
0	0	1	1	1	
0	1	0	0	0	
0	1	0	1	0	
0	1	1	0	0	
0	1	1	1	1	
1	0	0	0	0	
1	0	0	1	0	
1	0	1	0	0	
1	0	1	1	1	
1	1	0	0	1	
1	1	0	1	1	
0 0 0 0 0 0 0 0 0 1 1 1 1 1	0 0 0 0 1 1 1 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1		
1	1	1	1	1	



Estrutura interna – funções lógicas

Implementação física de uma LUT4

Tabela verdade da função é armazenada em memória durante configuração do FPGA



As entradas (variáveis booleanas) controlam um multiplexador 2ⁿ:1

Considerando 150 transistores / LUT
Para 50.000 LUTS → 7.500.000 transistores!

EEL CTC UFSC

Estrutura interna FPGAs da Xilinx

Xilinx I/O Pins I/O Block I/O Block Switch Switch Matrix Matrix Configurable Configurable Logic Logic Block (CLB) Block (CLB) Switch Switch Matrix Matrix Configurable Configurable Logic Logic Block (CLB) Block (CLB)

FPGAs da Xilinx


- Arquitetura do tipo "ilha"
- Funções lógicas são divididas em pequenas ilhas
- Cada ilha com funções de 4 a 6 termos
- As ilhas são conectadas por intermédio de elementos de interconexão programáveis (matriz de chaveamento)




Estrutura interna FPGAs da Altera

FPGAs da Altera

- Os blocos lógicos programáveis estão localizados mais próximos dos pinos de entrada/saída do FPGA
- Nessa arquitetura, os blocos lógicos estão localizados ao redor do array de roteamento central, altamente conectado.



Estrutura interna – Xilinx e Altera






FPGAs Xilinx: estrutura interna



FPGAs Xilinx

- Baixo Custo
 - Família Spartan
 - 1 milhão de portas lógicas equivalentes pode ser adquirido por cerca de US\$10.00
- Alto desempenho
 - Família Virtex
 - Virtex, Virtex II, Virtex II-Pro, Virtex-4, Virtex-5,
 Virtex-6








RESUMINDO O CLB:

- 4 Slices
- 8 LUTS / 8 Flip-Flops
- 2 fluxos de vai-um
- 64 bits para memória
- 64 bits para registrador de deslocamento
- Caminho lógico rápido para propagação de "vai-um"

Acelera operações aritméticas de adição e subtração









Diagrama de blocos de um slice (meio slice)

- LUT (LUT, RAM, ROM, reg. desloc...)
- •FF ou latch
- Portas lógicas
- Muxes








Diagrama de blocos de um I/O block


Cada registrador ou latch, de forma independente, pode ser configurado como:

- Sem set, sem reset
- Set síncrono
- Reset síncrono
- Set e reset síncrono
- Set assíncrono
- - Set e reset assíncrono

Virtex2P XC2VP7 - FPGA Editor View (com todos os fios)


Virtex2P XC2VP7


4.928 slices 44 BRAMs 1 PowerPC 1.423.681 wires





Virtex2P XC2VP7





Zoom in


- Muitos recursos de roteamento
- Elementos de chaveamento com muitas linhas
- 4 slices


Virtex2P XC2VP7


Zoom in slice

Virtex2P slice


- 2 LUTs
- 2 flip-flops
- Muxes
- Lógica de carry dedicada







Layout do XC2VP7




Power PC



FPGAs Xilinx – demais componentes

PowerPC: arquitetura e características




- Core 300+ MHz
- Cache dados 16K, instr. 16K
- MMU
 - TLB 64 entradas
 - Página tamanho variável (1KB-16MB)
- Pipeline de 5 estágios
- Unidade multiplicação / divisão
- Regs uso geral 32 x 32-bit
- Interface dedicada de memória on-chip
- Suporte para depuração
- Linux embarcado



FPGAs Xilinx – demais componentes

BRAM – Bloco de memória embarcada

- Cada bloco armazena 18 Kbits (BRAM XILINX)
- Conteúdo pode ser definido pelo bitstream
- Porta simples ou dupla
- Configurações
 - 16k x 1, 8k x 2, 8k x 4, 2k x 9, 1k x 18, 512 x 36





FPGAs: aplicações



FPGA: aplicações

- Originalmente, plataforma de prototipação para ASICs
- Flexibilidade para reprogramação típica de software, e características de confiabilidade e paralelismo encontradas em elementos de hardware
- Favorece criação de circuitos digitais customizados com os benefícios de desempenho do hardware, e as vantagens competitivas de "time-to-market" existente em projetos de software.
- Algumas aplicações típicas:
 - Algoritmos de criptografia
 - IA / redes neurais
 - Digital Signal Processing (DSP) operações MAC
 - Processamento de imagens
 - Algoritmos de codificação e decodificação de protocolos de comunicação



FPGA: aplicações

- Aplicações adequadas para FPGAs
 - Necessidade de alta velocidade de processamento
 - Necessidade de maior velocidade de processamento com menor consumo de energia (em relação a microprocessadores)
 - Computação pode ser paralelizada
 - Operações a nível de bit
 - Operações aritméticas não ortodoxas (ex. palavras com tamanhos exóticos – 13 bits, ...)
 - Necessidade de reconfiguração
 - Volume de produção de pequeno para médio



Aplicações para FPGAs Estudo de Caso: somador de 4 bits




Implementação de Somadores



Somador com três entradas $(C_i, A_i e B_i)$ e duas saídas $(S_i e C_{i+1})$ "Somador completo (ou *full-adder*)"

C _i	A _i	B _i	S _i	C _{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




Implementação de Somadores



Somador com três entradas $(C_i, A_i \in B_i)$ e duas saídas $(S_i \in C_{i+1})$ "Somador completo (ou *full-adder*)"

C _i	A _i	B _i	S _i	C _{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




Implementação de Somadores



Somador paralelo "RIPPLE CARRY"

- Utiliza-se um FA para cada bit do símbolo de entrada.
- No bit menos significativo pode ser utilizado um HA.
- Somador carry ripple de n bits apresenta resposta final (estável) apenas após $C_1 ... C_{n-1}$ estabilizarem.

Ripple Carry Addder (RCA)





Implementação de Somadores - síntese

Síntese para FPGAs

Processo de otimização para adaptar um projeto lógico aos recursos existentes no FPGA (LUTs, IOBs, long lines, carry, ...)



```
Fonte VHDL do RCA de 4 bits
                                                    RCA
library IEEE;

    A biblioteca define os

                                                     SÍNTESE
                                   tipos
use IEEE.std logic 1164.all;
use IEEE.std logic arith.all;
use IEEE.std logic unsigned.all;
                      Define interface entre o hardware e o ambiente
  Entity ADDER
                      Não contém definição do comportamento ou da
                      estrutura internos
entity ADDER is
                                                 FA
   generic (N: in integer := 4);
   port (
       A, B: in std logic vector (N-1 downto 0);
       CI : in std logic;
            : out std logic vector (N-1 downto 0);
       COUT: out std logic
```

end ADDER;



Descrição de módulos de hardware em VHDL

COMPORTAMENTO: architecture

- Especifica o comportamento e/ou a estrutura internos da entity
- Deve ser associada a uma entity específica
- Uma entity pode ter associada a si várias architecture (representando diferentes formas de implementar um mesmo módulo)

```
architecture comp of ADDER is
begin
...
end comp;
```

Fonte VHDL do CRA de 4 bits




```
Implementacao do somador utilizando Carry Ripple Adder
                                                                          SÍNTESE
parchitecture RTL CRA of ADDER is
   procedure FADDER (
       signal A, B, CI: in std logic;
      signal S, COUT: out std logic
    ) is
   begin
      S <= A xor B xor CI;
      COUT <= (A and B) or (A and CI) or (B and CI);
   end FADDER;
    signal C: std logic vector(A'length-1 downto 1);
begin
    gen: for j in A'range generate
      genlsb: if j = 0 generate
          FADDER (A => A(0), B => B(0), CI => CI, S => S(0), COUT => C(j+1));
      end generate;
      genmid: if (j > 0) and (j < A'length-1) generate
          FADDER (A => A(j), B => B(j), CI => C(j), S => S(j), COUT => C(j+1));
      end generate;
       genmsb: if j = A'length-1 generate
          FADDER (A => A(j), B => B(j), CI => C(j), S => S(j), COUT => COUT);
       end generate;
   end generate;
end RTL CRA;
```

Prototipação em hardware

Definição dos pinos de entrada/saída

- Placas de prototipação tem recursos de entrada e saída:
 - Leds, chaves, displays, teclado, serial, ethernet...



Soma(3 downto 0);

A(3 downto 0);

B(3 downto 0);

Prototipação em hardware

Definição dos pinos de entrada/saída

- Um arquivo relaciona as entradas e saídas do VHDL com os recursos da placa
- Na Xilinx esse arquivo é denominado UCF (user constraint file)
- Ver arquivo:

http://www.inf.pucrs.br/~eduardob/laborg/circuitos digitais/vhdl/ex/add/add.ucf/

Table 4-1: Slider Switch Connections

Switch	SW7	SW6	SW5	SW4	SW3	SW2	SW1	SW0
FPGA Pin	K13	K14	J13	J14	H13	H14	G12	F12

Table 4-2: Push Button Switch Connections

Push Button	BTN3 (User Reset)	BTN2	BTN1	BTN0
FPGA Pin	L14	L13	M14	M13

Table 4-3: LED Connections to the Spartan-3 FPGA

LED	LD7	LD6	LD5	LD4	LD3	LD2	LD1	LD0
FPGA Pin	P11	P12	N12	P13	N14	L12	P14	K12


Prototipação em hardware

Definição dos pinos de entrada/saída

UCF com mapeamento de sinais da entity aos pinos do FPGA

UCF DO PROJETO SOMADOR DE 4 BITS


```
NET "A(3)" LOC = "K13";
NET "A(2)" LOC = "K14";
NET "A(1)" LOC = "J13";
NET "A(0)" LOC = "J14";
NET "B(3)" LOC = "H13";
NET "B(2)" LOC = "H14";
NET "B(1)" LOC = "G12";
NET "B(0)" LOC = "F12";
NET "soma(3)" LOC = "N14";
NET "soma(2)" LOC = "L12";
NET "soma(1)" LOC = "P14";
NET "soma(0)" LOC = "K12";
```



Soma(3 downto 0);




- Criar um diretório para o arquivo VHDL (soma.vhd) e para o arquivo UCF (soma.ucf)








 A placa disponível no laboratório possui um FPGA Spartan 3








- Próxima janela, criação de novos fontes next
- Próxima janela, inclusão dos fontes VHDL:



 Ao final há um resumo do projeto (com detecção da função do UCF):






48/67

Prototipação em hardware – síntese do VHDL

Ambiente ISE – browser do projeto


 Se todos os passos de criação foram corretamente seguidos, obtém-se:





Prototipação em hardware – síntese do VHDL Passo 1: síntese lógica


- Transforma o VHDL em portas lógicas
- Para executar, duplo click em "Synthesize XST"
- Ao final obtém-se o relatório da síntese no lado direito





Passo 2: síntese física


- Realiza o posicionamento e as conexão no FPGA
- Duplo click no "Implement Design"








Visualização no FPGA - Selecionar FPGA Editor



Download para o FPGA


 Voltar para o ISE, ligar a placar, conectar os cabos e selecionar a ferramenta "Configure Device (iMPACT)





Download para o FPGA

A janela da ferramenta *Impact* será aberta, usar a opção padrão JTAG, selecionar o arquivo *soma.bit* para o FPGA Spartan (FPGA - xv3s200), e selecionar *bypass* para a memória flash.



EXERCÍCIO

- Notar que esse somador possui "vai-um", mas não é apresentado na placa
- Realizar as alterações necessárias no fonte VHDL, UCF, e configurações das ferramentas de desenvolvimento de forma a acender o LED4 sempre que ocorrer vai-um no bit mais significativo da soma (C_{out})

FPGAs: Limitações



Limitações

- Do ponto de vista do desenvolvedor, aplicações para FPGAs devem ser tratadas como projetos de hardware
- Habilidade para programar em HDLs é compulsório
- Fluxo de projeto é bastante semelhante ao fluxo de projeto de ASIC
- Projetistas, normalmente, possuem formação em engenharia
- Maior dificuldade para "programar" e depurar
- Desenvolvimento requer mais tempo do que desenvolvimento de software
- Usar regra 90/10
 - Uso de processador convencional para execução de 90% do código que representa 10% do tempo de execução
 - Uso de FPGA para execução de 10% do código que representa 90% do tempo de execução



Limitações

- As vantagens da tecnologia são inúmeras:
 - Facilidade para updates
 - Eficiência arquitetural
 - Eficiência no uso de recursos apenas os algoritmos necessários são configurados no hardware em um determinado momento
 - Maior velocidade com menor consumo de energia quando comparado com software
 - Flexibilidade quando comparado com ASICs
 - Custo reduzido para produções de tamanho pequeno para médio
 - Facilidade para inferir paralelismo


Limitações

- Limitações em FPGAs são muitas vezes relacionadas à aplicação alvo
- Por exemplo, uso de FPGAs em sistemas de controle é dificultado por duas razões:
 - Ferramentas de desenvolvimento são voltadas para projetistas de sistemas digitais. VHDL e outras são muito diferentes das ferramentas tradicionais usadas em sistemas de controle
 - A adição de implementações FPGA em modelos de simulação de sistemas é uma tarefa complexa, podendo ser inviável em algumas situações
- Linguagens baseadas em C a partir das quais ferramentas conseguem extrair hardware (convertendo C para HDL), podem ser uma solução para o primeiro problema, reduzindo essa limitação

Java como HDL – implementação de uma ULA

```
public static int resultALU(int a, int b, int opcode,
                           int mode, int cin) {
   a \&= 0xF; b \&= 0xF; opcode \&= 0xF;
  mode &= 0x1; cin &= 0x1;
   int result = 0; result &= 0xF;
   if (mode == 0) {
      switch (opcode) {
         case 0: result = a - 1 + cin;
                                                      break;
         case 5: result = (a & b) + (a | (~b)) + cin; break;
         case 6: result = a - b - 1 + cin;
                                                     break;
                                                     break;
         case 7: result = (a | (~b)) + cin;
         case 8: result = a + (a | b) + cin;
                                                  break;
         case 9: result = a + b + cin;
                                                      break;
         case 10: result = (a & (~b)) + (a | b) + cin; break;
         case 12: result = a + a + a + cin;
                                                      break;
   return result;
```

Java como HDL – circuito gerado







Java – descrição da ULA otimizada

```
public static int resultALU(int aIn, int bIn, int opcodeIn,
                         int modeIn, int cinIn) {
  int a = aIn \& 0xF;
                           int b = bIn \& 0xF;
  int opcode = opcodeIn & 0xF; int mode = modeIn & 0x1;
  int cin = cinIn & 0x1 int result = 0;
  if (mode == 0) {
     int aOrNotB = a | (~b); int aAndNotB = a & (~b);
     switch (opcode) {
        case 0: addIn1 = a; addIn2 = -1;
                break; //result = a - 1;
        case 5: addIn2 = aOrNotB;
                break; //result = (a \& b) + (a | (~b));
     result = addIn1 + addIn2;
     result += cin;
  // infere saída positiva de 4 bits (AND unário com 0FH força 4 bits)
  result &= 0xF;
  return result;
```

Java – ULA original e versão otimizada



Versão otimizada pelo desenvolvedor






Próxima aula

Comparando implementações da ULA (e ferramentas)

- VHDL/Verilog podem ser consideradas muito "baixo nível" para projetos mais complexos.
- Novos níveis de abstração facilitam o projeto e verificação.
- Comparação da implementação de uma ULA em três HDLs diferentes, sintetizada com a mesma ferramenta de síntese física.



VHDL Structural Description

HDL Synthesis Report


Structural VHDL -> found no macro

Map	Report	for	XCV40	Xilinx	FPGA
-----	--------	-----	-------	--------	-------------

Total equivalent gate count for design 132 Total of 4 input LUTs: 22 out of 512 4%

Low level synthesis (PAR)

Pos-PAR timing report



VHDL Behavioural Description

HDL Synthesis Report


6 latches, 8 muxes, 1 comparator, 8 xors

Map Report for XCV40 Xilinx FPGA

Total equivalent gate count for design..... **684** Total of 4 input LUTs: 90 out of 512 **18%**

Low level synthesis (PAR)

Pos-PAR timing report



Java Description

HDL Synthesis Report

14 adders/subtractors, 2 comparators, 8 xors

Map Report for XCV40 Xilinx FPGA

Total equivalent gate count for design 1,059
Total of 4 input LUTs: 132 out of 512 26%


Low level synthesis (PAR)


Pos-PAR timing report



Próxima aula: Comparando implementações da ULA


VHDL Estrutural
CLBs: 46 de 144
32% de ocupação






VHDL
Comportamental
CLBs: 69 de 144
48% de ocupação

Java CLBs: 74 de 144 51% de ocupação





Handel-C CLBs: 144 de 144 100% de ocupação



Exercício prático: Controlador de uma máquina de venda de refrigerantes

Projetar o circuito de controle (FSM) para gerência das operações de uma máquina de venda de refrigerantes.

Especificação:


A máquina fornece dois tipos de refrigerantes, denominados MEET e ETIRPS. Estes estão disponíveis para escolha pelo usuário a partir de duas teclas no painel com o nome dos refrigerantes. Ambos refrigerantes custam R\$1,50 e existe na máquina uma fenda para inserir moedas com um sistema eletromecânico capaz de reconhecer moedas de R\$1,00, R\$0,50 e R\$0,25, e capaz de devolver automaticamente qualquer outro tipo de moeda ou objeto não reconhecido. Além disso, durante a compra, o usuário pode desistir da transação e apertar a tecla DEV que devolve as moedas inseridas até o momento. Somente após acumular um crédito mínimo de R\$1,50 o usuário pode obter um refrigerante. A devolução de excesso de moedas é automática sempre que o valor inserido antes de retirar um refrigerante ultrapassar R\$1,50. Uma terceira simplificadora consiste em ignorar a composição exata das moedas inseridas na máquina, atendo-se apenas ao montante total inserido.

Link para a especificação completa.



Exercício prático: Controlador de uma máquina de venda de refrigerantes

Solução: Diagrama de blocos



Exercício prático: Controlador de uma máquina de venda de refrigerantes

Solução: Tabela de estados

Estado Atual	Comando de Entrada									
	Nada	M025	M050	M100	DEV	MEET	ETIRPS			
S000		S025			S000	5000				
S025		S050		4	S000, D025		ŧ.			
S050		5.	8	8	*	S050	8			
S075										
S100	S100	Si-		S150, D050	· · · · · · · · · · · · · · · · · · ·					
S125										
S150			3	8	*		8			