

Universidade Federal de Santa Catarina Centro Tecnológico – CTC Departamento de Engenharia Elétrica



"EEL7020 - Sistemas Digitais"

Prof. Eduardo Augusto Bezerra

Eduardo.Bezerra@eel.ufsc.br

Florianópolis, março de 2013.

Sistemas Digitais

Projeto hierárquico



Objetivos do laboratório

- 1. Entender o conceito de "projeto hierárquico".
- 2. Implementação de projeto hierárquico em VHDL com o uso de "component" e "port map".
- 3. Uso de ferramentas de desenvolvimento para o projeto hierárquico de sistemas digitais em VHDL.
- Implementação de estudo de caso em VHDL, incluindo a simulação com diagramas de formas de ondas, e prototipação no FPGA da placa DE2.

Ex. projetar um circuito para implementar a seguinte equação:

$$F = (F1 \text{ and } F2) \text{ or } F3$$

onde:

F1 = A or B or C


F2 = B xor C

F3 = "a ser definido"

O circuito possui um componente (C4) para o cálculo de F, e três componentes (C1, C2 e C3) para calcular F1, F2 e F3.


O circuito final consiste de um componente que recebe A, B e C como entradas, e fornece F como saída.

Componente C1: implementa F1 = A or B or C






Componente C2: implementa F2 = B xor C






Componente C3: a ser implementado como tarefa da aula






Componente C4: implementa F = (F1 and F2) or F3






O componente TOPO possui 4 componentes internamente.





O componente TOPO possui 4 componentes internamente.






Componente "TOPO" recebe A, B, C e fornece F como saída.



Implementação do circuito na placa DE2



Implementação do circuito na placa DE2






A, B, C são as chaves SW(0), SW(1) e SW(2), respectivamente. F é o LED vermelho LEDR(0).

ENTRADAS


O arquivo topo.vhd implementa a entity "Topo", que recebe as entradas SW(2..0) e fornece a saída LEDR(0).

Utiliza o comando *port map* do VHDL para realizar a conexão dos quatro componentes C1, C2, C3 e C4

<u>SAÍDAS</u>



A, B, C são as chaves SW(0), SW(1) e SW(2), respectivamente. F é o LED vermelho LEDR(0).






 O projeto possui um total de 5 arquivos VHDL, cada um com uma entity e uma architecture.


Os quatro componentes abaixo estão nos arquivos c1.vhd,

c2.vhd, c3.vhd e c4.vhd






A entity/architecture "topo" realiza as conexões entre os componentes, e está no arquivo topo.vhd






Implementação do circuito no FPGA da placa DE2





Componente C1 (arquivo c1.vhd)


```
library IEEE;
use IEEE.Std Logic 1164.all;
entity C1 is
port (A: in std logic;
      B: in std logic;
      C: in std logic;
      F: out std logic
end C1;
architecture c1 estr of C1 is
begin
  F \le A \text{ or } B \text{ or } C;
end c1 estr;
```






Componente C2 (arquivo c2.vhd)

```
library IEEE;
use IEEE.Std Logic 1164.all;
entity C2 is
port (A: in std_logic;
      B: in std logic;
      F: out std logic
end C2;
architecture c2_estr of C2 is
begin
  F \ll A xor B;
end c2 estr;
```






Componente C3 (arquivo c3.vhd) - tarefa da aula!





Componente C4 (arquivo c4.vhd)

```
library IEEE;
use IEEE.Std Logic 1164.all;
entity C4 is
port (A: in std_logic;
      B: in std logic;
      C: in std logic;
      F: out std logic
end C4;
architecture c4_estr of C4 is
begin
  F \ll (A \text{ and } B) \text{ or } C;
end c4 estr;
```



Componente Topo (arquivo topo.vhd)


```
library ieee;
use ieee.std_logic_1164.all;
                                                  SW(2) C
entity topo is
                                                                         F1
 port ( SW : IN STD_LOGIC_VECTOR(17 downto 0);
                                                  SW(1)B
      LEDR: OUT STD_LOGIC_VECTOR(17 downto 0)
                                                  SW(0) A
);
end topo:
architecture topo estru of topo is
                                                                         F2
 signal F1, F2, F3: std_logic;
 component C1
   port (A : in std_logic;
                                                                                                LEDR(0)
        B: in std_logic;
        C: in std_logic;
        F: out std_logic);
                                                                         F3
 end component;
 component C2
   port (A : in std_logic;
                                    begin
        B: in std_logic;
        F: out std logic);
                                    L0: C1 port map (SW(0), SW(1), SW(2), F1);
 end component;
 -- INCLUIR AQUI O C3
                                    L1: C2 port map (SW(1), SW(2), F2);
 component C4
   port (A : in std_logic;
                                    -- INCLUIR AQUI AS CONEXÕES DE C3
        B: in std_logic;
        C: in std_logic;
        F: out std logic
                                    L3: C4 port map (F1, F2, F3, LEDR(0));
   );
 end component;
                                    end topo estru; -- esse e' o END da architecture
                                                                                              23/32
```

Tarefa a ser realizada na aula prática



Descrição da tarefa


 Utilizando os componentes C1, C2 e C4 como exemplo, desenvolver o componente C3 em VHDL que implementa a funcionalidade do seguinte circuito:



• Editar o arquivo topo.vhd, e realizar a inclusão do novo componente C3 no circuito, utilizando as construções do VHDL component e port map, conforme descrito nos slides anteriores.

Análise dos resultados

A partir da análise da função lógica, preencher a tabela verdade a seguir, e comparar com os resultados obtidos na simulação e na execução na placa DE2




Análise dos resultados


Entrada	Saída "Equação"	Saída "Simulação"	Saída "FPGA"
SW(20)	F = (F1 and F2) or F3 onde: F1 = A or B or C F2 = B xor C F3 = (B or C) and (not A)	Obtida no sinal LEDR(0), no <u>simulador</u>	Obtida no LEDR(0) da placa DE2
000			
001			
010			
011			
100			
101			
110			
111			



Implementação do circuito na placa DE2


Saída F - LEDR(0)





Entrada C Entrada B Entrada A SW(2) SW(1) SW(0)

- 1. Entrar no site da disciplina (http://gse.ufsc.br/bezerra) e obter os fontes VHDL a serem utilizados na aula (ou copiar e colar dos slides).
- 2. Criar uma pasta vazia e copiar os arquivos VHDL. Utilizar um caminho sem espaços ou caracteres acentuados nos nomes das pastas.
- 3. Executar o Quartus e criar um novo projeto ("New Project Wizard").
- 4. No campo "diretório de trabalho", apontar para a nova pasta contendo os arquivos VHDL (no exemplo ao lado está em c:\tmp\lab3).
- 5. No campo "nome do projeto", colocar a palavra "topo".
- 6. A entity "top-level" também se chamará "topo".



- 8. Selecionar o FPGA existente na placa, conforme tutorial dos laboratórios anteriores.
- → FIM DO WIZARD



Computer ➤ Local Disk (C:) ➤ tmp ➤ lab3

Date modified

01/09/2012 18:36

01/09/2012 18:36

01/09/2012 18:37

Share with ▼

Burn

Type

notepad

notepad

notepad


Include in library ▼

Name

c1.vhd

c4.vhd

- Criar um novo arquivo c3.vhd (se ainda não tiver sido criado), e realizar a implementação desse componente conforme circuito especificado na tarefa.
- 10. Editar o arquivo topo.vhd, e incluir o novo componente C3.
- 11. Obter o arquivo de pinos na página da disciplina (pinos.qsf ou DE2_pin_assignments.qsf), copiar para a pasta do projeto, e importar esse arquivo utilizando a opção "import assigments" do Quartus II conforme o tutorial da aula anterior.
- 12. Realizar a síntese (compile).
- 13. Realizar a simulação (diagrama de formas de ondas).
- 14. Verificar a funcionalidade do circuito na placa DE2.



- Verificar se os 5 arquivos VHDL estão listados no projeto (Files).
- Usar o "RTL Viewer" para obter o diagrama de blocos e verificar a correta geração do projeto hierárquico.



RTL Viewer – dois clicks para "entrar" no bloco (hierarquia).

