

CH182 이더넷 PHY 클럭 구성 가이드

1. 개요

CH182는 10/100Mbps 이더넷 PHY 트랜시버로, MII와 RMII 두 가지 인터페이스 모드를 지원합니다. 클럭 구성은 인터페이스 모드에 따라 다르게 설정해야 합니다.


2. 클럭 관련 핀 정의

핀 이름	유형	설명
XI	입력	크리스탈 입력. 25MHz 크리스탈 연결 또는 외부 25MHz/50MHz 클럭 입력
XO	입출력	크리스탈 반전 출력. XI가 GND일 때 외부 클럭 입력으로 사용
TXC/REFCLK	입출력	MI: 송신 클럭(TXC) 출력 / RMII: 50MHz 참조 클럭(REFCLK) 입출력
RXC/REFCLKO	출력	MI: 수신 클럭(RXC) 출력 / RMII: 50MHz 참조 클럭 출력

3. 인터페이스 모드별 클럭 구성

3.1 MII 모드 클럭 구성

MI 모드에서는 PHY가 MAC에 송신/수신 클럭을 제공합니다.



MI 모드 클럭 설정:


- XI, XO: 25MHz 크리스탈 연결
- TXC: PHY → MAC 방향 (25MHz/2.5MHz 출력)

- RXC: PHY → MAC 방향 (25MHz/2.5MHz 출력)

3.2 RMII 모드 클럭 구성

RMII 모드에서는 50MHz 참조 클럭(REFCLK)이 필요하며, 클럭 방향을 선택할 수 있습니다.

3.2.1 RMII 마스터 모드 (PHY가 클럭 제공)




설정 방법:


1. XI, XO에 25MHz 크리스탈 연결
2. RXD0/CLKCTL 핀: 내부 풀다운(LOW) 유지 → TxC가 클럭 출력
3. TxC/REFCLK 핀이 50MHz 클럭을 MAC에 제공

핀 설정:

핀	설정	설명
RXD0/CLKCTL	LOW (기본값)	내부 풀다운으로 LOW 유지
RXD3/CLKCTL (CH182H2)	LOW (기본값)	내부 풀다운으로 LOW 유지

3.2.2 RMII 슬레이브 모드 (MAC이 클럭 제공)





방법 A 설정 (크리스탈 + 외부 REFCLK):

- 1. XI, XO에 25MHz 크리스탈 연결
- 2. RXD0/CLKCTL 핀: 4.7KΩ 저항으로 HIGH 풀업 → TXC가 클럭 입력
- 3. MAC에서 TXC/REFCLK 핀으로 50MHz 클럭 공급

방법 B 설정 (외부 클럭만 사용):

- 1. XI 핀을 GND에 연결
- 2. XO 핀으로 외부 25MHz 또는 50MHz 클럭 입력
- 3. RXD0/CLKCTL 핀: 4.7KΩ 저항으로 HIGH 풀업
- 4. MAC에서 TXC/REFCLK 핀으로 50MHz 클럭 공급

핀 설정:

핀	설정	설명
RXD0/CLKCTL	HIGH (4.7KΩ 풀업)	TXC 입력 모드
RXD3/CLKCTL (CH182H2)	HIGH (4.7KΩ 풀업)	TXC 입력 모드

4. 칩 모델별 클럭 구성 차이

4.1 CH182D (QFN20 패키지)

핀 번호	핀 이름	클럭 관련 기능
------	------	----------

핀 번호	핀 이름	클럭 관련 기능
2	XI	25MHz 크리스탈 입력
1	XO	크리스탈 출력 / XI=GND시 외부 클럭 입력
7	REFCLK	RMII 50MHz 참조 클럭 입출력
5	RXD0/CLKCTL	RMII 클럭 방향 설정

CH182D 특이사항:

- REFCLK 핀이 별도로 존재
- RXD0/CLKCTL 또는 페이지 7 레지스터 16으로 클럭 방향 설정

4.2 CH182H2 (QFN32X5 패키지)

핀 번호	핀 이름	클럭 관련 기능
31	XI	25MHz 크리스탈 입력
32	XO	크리스탈 출력 / XI=GND시 외부 클럭 입력
15	TXC/REFCLK	MII: TXC 출력 / RMII: 50MHz 참조 클럭 입출력
9	RXD0/CLKCTL	RMII 클럭 방향 설정
12	RXD3/CLKCTL	RMII 클럭 방향 설정 (보조)

CH182H2 특이사항:

- RXD0/CLKCTL 또는 RXD3/CLKCTL 중 하나라도 HIGH면 REFCLK가 입력 모드로 전환

4.3 CH182H/CH181H (QFN32X5 패키지)

핀 번호	핀 이름	클럭 관련 기능
31	XI	25MHz 크리스탈 입력 또는 외부 25MHz 클럭
32	XO	크리스탈 출력 / XI=GND시 외부 25MHz/50MHz 클럭 입력
15	TXC/REFCLK	MII: TXC 출력 / RMII: 50MHz 참조 클럭 입출력
9	RXD0/CLKCTL	RMII 클럭 방향 설정


5. 클럭 구성 요약표

구성	XI	XO	CLKCTL	TXC/REFCLK
MII + 크리스탈	25MHz 크리스탈	크리스탈	-	TXC 출력 (25/2.5MHz)
RMII 마스터 + 크리스탈	25MHz 크리스탈	크리스탈	LOW (기본)	REFCLK 출력 (50MHz)


구성	XI	XO	CLKCTL	TXC/REFCLK
RMII 슬레이브 + 크리스탈	25MHz 크리스탈	크리스탈	HIGH (풀업)	REFCLK 입력 (50MHz)
RMII 슬레이브 + 외부 클럭	GND	25/50MHz 입력	HIGH (풀업)	REFCLK 입력 (50MHz)

6. 실제 회로 설계 예시


6.1 RMII 마스터 모드 (PHY가 50MHz 클럭 제공)




6.2 RMII 슬레이브 모드 (MAC이 50MHz 클럭 제공)



6.3 외부 클럭만 사용 (크리스탈 없음)





- ※ XI=GND, XO로 외부 클럭 입력
- ※ RMII 모드에서 XO를 입력 클럭으로 사용시:
 - REFCLK는 출력으로 설정하거나
 - REFCLK를 입력으로 설정하고 외부에서 50MHz 제공

7. 주의사항

7.1 크리스탈 선택

- 권장 주파수: 25MHz (오차 $\pm 30\text{ppm}$ 이내)
- 부하 커패시터 **12pF**: 외부 커패시터 불필요 (내장)
- 부하 커패시터 **20pF**: XI, XO 각각 15pF 커패시터 추가

7.2 클럭 품질 요구사항

항목	최소	일반	최대	단위
REFCLK 주파수	-	50	-	MHz
REFCLK 듀티 사이클	40	50	60	%

7.3 RMII 모드 주의사항

1. **CLKCTL** 핀 설정은 상전 시 결정됨 - 전원 인가 시점에 핀 상태가 래치됨
2. 레지스터로도 설정 가능 - 페이지 7 레지스터 16으로 클럭 방향 변경 가능
3. **XO** 입력 클럭 사용 시:
 - RMII 모드에서 XO를 입력 클럭으로 설정하면
 - REFCLK를 출력으로 설정하거나
 - REFCLK를 입력으로 설정하고 외부에서 50MHz 제공해야 함

7.4 MII/RMII 모드 선택

- **RXDV/RMII** 핀 (또는 COL/RMII 핀)으로 상전 시 결정
- LOW (내부 풀다운): MII 모드
- HIGH (4.7KΩ 외부 풀업): RMII 모드

8. 레지스터 설정 (페이지 7 레지스터 16)

클럭 방향은 하드웨어 핀뿐 아니라 소프트웨어로도 설정 가능합니다.

```
// RMII 클럭 방향 설정 예시 (의사 코드)
// 페이지 7 레지스터 16 접근

// 1. 페이지 선택
write_phy_reg(0x1F, 0x07); // PAGE_SEL = 7

// 2. 레지스터 16 읽기/수정/쓰기
uint16_t reg16 = read_phy_reg(0x10);

// REFCLK 방향 설정
// 해당 비트를 설정하여 입력/출력 모드 선택
// (상세 비트 정의는 CH182DS2 매뉴얼 참조)

// 3. 기본 페이지로 복귀
write_phy_reg(0x1F, 0x00); // PAGE_SEL = 0
```

9. 문제 해결

9.1 클럭이 나오지 않는 경우

1. 크리스탈 연결 확인 (XI, XO)
2. 전원 공급 확인 (AVDD33, VDDK 커패시터)
3. 리셋 핀(RSTB) 상태 확인

9.2 RMII 통신이 안 되는 경우

1. CLKCTL 핀 설정 확인 (풀업/풀다운)
2. REFCLK 50MHz 품질 확인 (주파수, 듀티 사이클)
3. MII/RMII 모드 선택 핀 확인

9.3 링크가 불안정한 경우

1. 크리스탈 주파수 오차 확인 ($\pm 30\text{ppm}$ 이내)
2. 전원 노이즈 확인
3. PCB 배선 길이 및 임피던스 확인

10. 참고 문서

- CH182 데이터시트 V1.7
- CH182DS2 확장 레지스터 매뉴얼
- CH182DS3 커스텀 핀 배치 매뉴얼

문서 작성일: 2026-03-24 원본: CH182 이더넷 PHY 트랜시버 매뉴얼 V1.7