HW9



7.3 设某流水线计算机有一个指令和数据合一的 cache，已知 cache 的读/写时间为 10ns，主存的读/写时间为 100ns，取指的命中率为 98%，数据的命中率为 95%，在执行程序时，约有 1/5 指令需要存/取一个操作数，为简化起见，假设指令流水线在任何时候都不阻塞。问设置 cache 后，与无 cache 比较，计算机的运算速度可提高多少倍？

有 cache：$(10\times0.98+(10+100)\times0.02)+(10\times0.95+(10+100)\times0.05)\times\frac{1}{5}=15\text{ ns}$

无 cache：$100\times1+100\times\frac{1}{5}=120\text{ ns}$

倍数：$120\text{ns}/15\text{ns}=8$ 倍.



7.5 设某计算机的 cache 采用 4 路组相联映像，已知 cache 容量为 16KB，主存容量为 2MB，每个字块有 8 个字，每个字有 32 位。请回答：

（1）主存地址多少位（按字节编址）？各字段如何划分（各需多少位）？

（2）设 cache 起始为空，CPU 从主存单元 0、1、…、100 依次读出 101 个字（主存一次读出一个字），并重复按此次序数读 11 次，问命中率为多少？若 cache 速度是主存的 5 倍，问采用 cache 与无 cache 比较速度提高多少倍？

(1) 主存21位

主存信号地址：7

组号：7

块号：7

块内地址：3

字节：2

(2) $10/11=91\%$ 命中率

$11\times5/(10\times1+1\times5)=3.67$ 倍



7.6 设某计算机采用直接映像 cache，已知容量为 4096B。

（1）若 CPU 依次从主存单元 0、1、…、99 和 4096、4097、…、4195 交替取指令，循环执行 10 次，问命中率为多少？

（2）如 cache 存取时间为 10ns，主存存取时间为 100ns，cache 命中率为 95%，求平均存取时间。

(1) 0　　(2) $10+0.05\times100=15\text{ns}$



7.7 一个组相联 cache 由 64 个存储块组成，每组包含 4 个存储块，主存由 8192 个存储块组成，每块由32 字组成，访存地址为字地址。问：

（1）主存和 cache 地址各多少位？地址映像是几路组相联？

（2）在主存地址格式中，区号、组号、块号和块内地址各多少位？

(1) cache 地址 11 位　主存地址 18 位　4路组相联

(2) 区号：7　组号：4　块号：2　块内地址：5



7.10 主存储器容量为 4MB，虚存容量为 1GB，虚拟地址和物理地址各为多少位？根据寻址方式计算出来的有效地址是虚拟地址还是物理地址？如果页面大小为 4KB，页表长度是多少？

$4\text{MB}=2^{22}\text{B}$　$1\text{GB}=2^{30}\text{B}$　虚拟地址 30位　物理地址 22位　虚拟地址　页表长度 $2^{30}/2^{12}=2^{18}$



7.12 某程序对页面要求的序列为 $P_3P_4P_2P_6P_4P_3P_7P_4P_3P_6P_3P_4P_8P_4P_6$。(1)设主存容量为 3 个页面，求分别采用 FIFO 和 LRU 替换算法时各自的命中率(假设开始时主存为空)。(2)当主存容量增加到 4 个页面时，两替换算法各自的命中率又是多少？(3)程序运行时，CPU 访问主存的命中率会增加还是减少？

(1) LRU：$6/15=40\%$

FIFU：$3/15=20\%$.

(2) LRU: 9/15 = 60%

FIFU: 6/15 = 40%

(3) 根据局部性原理，在某页调入主存后，一般CPU会访问多次（每页均命中），所以CPU访问主存的命中率会，大大超过上述数据