
HW6

6.1 CPU 结构如下图所示，其中有一个累加寄存器 AC、一个状态条件寄存器和其他 4 个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。要求：

(1) 标明图中 a、b、c、d 这 4 个寄存器的名称。

(2) 简述指令从主存取出到产生控制信号的数据通路。

(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。



(1) a DR：数据缓冲寄存器　　(2) M → IR → 微操作信号发生器

b IR：指令寄存器.　　(3) 读：M → DR → ALU → AC

c AR：主存地址寄存器　　写：AC → DR → M.

d PC：程序计数器

6.12 设有主频为 16MHz 的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。问：

(1) 存储器为"0 等待"，求出机器速度。

(2) 假如每两个机器周期中有一个是访存周期，需插入 1 个机器周期的等待时间，求机器速度。

("0 等待"表示存储器可在一个机器周期完成读/写操作，因此不需要插入等待时间)

6.13 从供选择的答案中选出正确答案，填入□中。

微机 A 和 B 是采用不同主频的 CPU 芯片，片内逻辑电路完全相同。若 A 机的 CPU 主频为 8MHz，B 机为 12MHz。则 A 机的 CPU 主振周期为 A μs。如 A 机的平均指令执行速度为0.4MIPS，那么 A 机的平均指令周期为 B μs，B 机的平均指令执行为 C MIPS。

供选择的答案如下。


A～C：①0.125；②0.25；③0.5；④0.6；⑤1.25；⑥1.6；⑦2.5。

6.12

(1) $\frac{16}{4} = 4$ MIPS　　(2) $\frac{16}{4+2} = 2.67$ MIPS.

6.13 A → ①　B → ⑦　C → ④

【2009年 题44】某计算机字长为16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效，为0时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1)，R0”的功能为(R0)+((R1))→(R1)，即把R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。



下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功 能	有效控制信号
C1	MAR←(PC)	PCout，MARin
C2	MDR←M(MAR) PC←(PC)+1	MemR，MDRinE，PC+1
C3	IR←(MDR)	MDRout，IRin
C4	指令译码	无

时钟	功能	有效控制信号
C_5	MAR ← (R1)	R1 out , MAR in
C_6	MDR ← M(MAR)	Mem R , MDR in
C_7	A ← (R0)	R0 out , A in
C_8	AC ← (A) + (MDR)	MDR out , ADD , AC in
C_9	MDR ← (AC)	AC out , MDR in
C_{10}	M(MAR) ← (MDR)	Mem W , MDR out 下.