7919 Sistemas Embebidos 2º Cuatrimestre de 2017

CLASE 5: DISPOSITIVOS PERIFÉRICOS INTEGRADOS EN uCs

Prof: José H. Moyano Autor original: Sebastián Escarza

Dpto. de Cs. e Ing. de la Computación Universidad Nacional del Sur Bahía Blanca, Buenos Aires, Argentina







Grids Grids E



- Una tarea habitual en Sistemas Embebidos es el conteo de eventos ocurridos (por ej, la cantidad de pulsos recibidos por una línea).
- También, la medición de intervalos de tiempo es una tarea esencial.
- Un derivado de esto consiste en la generación de eventos en un plazo determinado, eventos periódicos, etc.
- Para ello contamos con los contadores y los temporizadores (timers).








- Contador

 Digital: circuito
 secuencial de N
 flip-flops
 encadenados.
- Pueden ser:
 - ascendentes
 - descendentes
 - con precarga
 - reseteables
 - c/overflow output










 El mismo circuito se utiliza para construir timers y como divisor de clock.



Timers:

- frecuencia de clock conocida (determina la resolución del tiempo medido).
- overflow para reportar timeout.
- cantidad de bits del contador usado (en función de la resolución condiciona el intervalo máximo intervalo de tiempo que se puede medir).




- Ejemplos de aplicación:
 - Medición de tiempo entre eventos.
 - Medición de la duración de un pulso.
 - Conteo de objetos o eventos
 - Delays generados por hardware (sin ocupación del CPU).
 - Generación de eventos a cierto tiempo o periódicos (vía comparadores)
- Mayor precisión si se usan interrupciones para el procesamiento de los eventos (el polling introduce demoras mayores).
















 Minimizar latencia de interrupción p/medir tiempos de manera precisa.



Note 1: INTF flag is sampled here (every Q1).

Interrupt latency = 3-4 TCY where TCY = instruction cycle time.
 Latency is the same whether instruction (PC) is a single cycle or a 2-cycle instruction.

CLKOUT is available only in RC oscillator mode.

4: For minimum width of INT pulse, refer to AC specs.

INTF is enabled to be set anytime during the Q4-Q1 cycles.

Figure 6.10 16F84A external interrupt latency







- Múltiples opciones de configuración:
 - Fuente de clock (interno o externo)
 - Contar ante flancos ascendentes/descendentes
 - Prescaler: para multiplicar el período (dividir la frecuencia) del timer por una potencia de 2.
 - Algunos incluyen Postcaler: para controlar el período con el que se notifican las interrupciones








Múltiples opciones de configuración:

TMR0 Rate WDT Rate Bit Value 000 1:2 1:2 001 1:4 1:4 010 1:8 1:8 011 1:16 1:16 100 1:32 Multiplexer Multiplexer selecting 1:32 Input edge select 101 1:64 selecting prescaler counting source 1:64 110 1:128 111 1:128 1:256 Data Bus 8-bit counter



Note 1: Tocs, Tose, Psa, Ps2:Pso (OPTION_REG<5:0>).

2: The prescaler is shared with Watchdog Timer (refer to Figure 5-2 for detailed block diagram).

Figure 5.2: the reference here is figure 5.2 of the original document.

Figure 6.8 The 16F84A Timer 0 module (supplementary labels in shaded boxes added by the author)








PS2:PS0: Prescaler Rate Select bits


Generando eventos periódicos:







Generando eventos periódicos:













- Eventos periódicos: comparator & postcaler
 - Mayor flexibilidad en la generación de interrupciones






Midiendo frecuencias

- Aplicación de contadores y timers:
 - contador: para contar eventos en intervalo de tiempo
 - timer: para establecer el intervalo de tiempo



Midiendo frecuencias

- Aplicación de contadores y timers:
 - a partir de la frecuencia se pueden medir velocidades, y otros parámetros (ej: shaft encoders).





- Un watchdog timer (WDT) es un timer utilizado para recuperar el sistema ante un fallo de manera automática.
- Ante un fallo en sistemas de escritorio, es el usuario quien decide matar un proceso, reiniciar la computadora, etc.
- En un sistema embebido, no siempre se cuenta con la interfaz necesaria para advertir la condición de error y actuar en consecuencia.





- El watchdog timer (WDT):
 - se incrementa continuamente
 - periódicamente debe ser reseteado por el software del sistema
 - si ocurre alguna falla y el sistema deja de responder, deja de ser reseteado alcanzando su overflow
- Ante el overflow del WDT, el sistema se reinicia automáticamente





- Un WDT que alcanza su timeout nunca implica buenas noticias (el fallo puede originarse por problemas de diseño, de implementación, condiciones de carrera, deadlocks, etc).
- En ciertas aplicaciones, esto suele ser mejor que un sistema que no funciona. El WDT es un mecanismo de recuperación adicional. El reinicio retrotrae el sistema a su configuración inicial.
- Se proveen mecanismos para distinguir el reset a causa del WDT, de un reset normal (power on reset), para tomar acciones especiales al reiniciar (ej. POST).







 Ej. La visión de Hollywood de un WDT: Recuperación ante fallos (Terminator 2)












- A partir de contadores y timers, es común que se implementen dispositivos derivados:
 - Capture register: captura el tiempo en el cual ocurrió un evento
 - Compare device: para disparar un evento cuando el timer alcanza determinado valor (por ej. como al generar eventos periódicos).
 - PWM generator: genera una señal de ancho de pulso modulado. Este tipo de señales tienen muchas aplicaciones para actuar sobre diversos dispositivos.






 Capture register: al ocurrir un evento, se copia allí el valor del timer (el timer no se detiene).







Ej: Capture input unit (ATmega328P)











 Compare device: se compara continuamente el valor del timer con el del registro. Cuando coinciden, se produce un evento.







Ej: Compare output unit (ATmega328P)











 Pulse Width Modulation (PWM): La modulación por ancho de pulso, consiste en una técnica que permite modular una señal analógica en función del duty cycle de un tren de pulsos digitales












- Pulse Width Modulation (PWM) Aplicaciones:
 - controlar un motor
 - controlar el brillo de un led
 - controlar el tono de un parlante/buzzer









Pulse Width Modulation (PWM):

- la señal digital de salida se convierte naturalmente en una señal analógica, en base a las propiedades constructivas de la carga.
- El período de la señal digital debe ser menor que la constante de tiempo de la carga.





Figure 9.10 The principle of PWM. (a) Example circuit. (b) Time constant small compared to 'on' time. (c) Time constant large compared to 'on' time, narrow pulse. (d) Time constant large compared to 'on' time, wide pulse







- Pulse Width Modulation (PWM):
 - la señal analógica tiende a un promedio que depende del duty cycle de la señal digital.
 - variando el tren de pulsos, es posible operar controlando la señal analógica resultante.







Pulse Width Modulation (PWM): Generador en HW.





Figure 9.11 Simplified PWM block diagram (for CCP1 - CCP2 is equivalent) (supplementary labels in shaded boxes added by the author)







Pulse Width Modulation (PWM): Generador en HW.










Pulse Width Modulation (PWM): Generador en HW.







- Pulse Width Modulation (PWM): Conversión D/A
 - Idea: pasar el tren de pulsos por un filtro RC pasa bajo.
 - R y C se calculan para lograr el efecto deseado (bloquear la frecuencia de PWM y dejar pasar las frecuencias moduladas)




Figure 9.15 Filtering a PWM stream to produce an analog voltage. (a) The low-pass filter with input and output signals. (b) Filter characteristics







- Pulse Width Modulation (PWM): Conversión D/A
- Método simple pero con limitaciones respecto de un conversor D/A:
 - El voltage de salida depende de los niveles lógicos de la señal PWM (y estos dependen de la alimentación general del sistema). No es una técnica precisa para conversiones D/A.
 - Problemas con señales que cambian rápido a raíz del filtro pasa bajo RC.
 - Ripple residual en la señal de salida.









- El reseteo del sistema puede originarse por diversas causas:
 - Se conectó el sistema o se reseteó el mismo modificando el nivel lógico de la señal correspondiente (Power-on reset - POR).
 - El watchdog timer finalizó sin ser reinicializado.
 - Se detectó una caída en el voltaje de alimentación (Brown Out Reset – BOR).








- Luego de resetear el sistema, hay que asegurar condiciones de operación estables.
- Toma un tiempo lograr señales estables (de tensión y de clock).
- En general 2 timers:
 - Power Up Timer (PWRT): con un oscilador interno, se espera un tiempo prudencial para asegurar una señal de alimentación estable.
 - Oscillator Start Up Timer (OST): funciona a partir del oscilador principal y espera un tiempo prudencial para asegurar una señal de clock estable (si el clock no funciona, el OST no puede contar).










Sistemas Embebidos - 2º Cuat. 2017 Prof. José H. Moyano - DCIC - UNS








Temporizado de un system reset:










• Ej: sys. reset (ATmega328P):















Ahorro de energía

Ahorro de energía:

- Esencial en ciertas aplicaciones (ej: alimentación por baterías)
- Ej: tecnología Nanowatt (Microchip)

Se logra:

- Reduciendo el voltaje de alimentación
- Reduciendo la frecuencia de reloj: múltiples modos de ejecución con varios relojes a distintas frecuencias.
- Desactivando módulos que no se estén utilizando o incluso el mismo CPU.







Sleep – suspendiendo el µC

- El modo sleep permite apagar el CPU para ahorrar energía. Mediante una instrucción a tal fin se suspende el sistema hasta la ocurrencia de un nuevo evento:
 - Power-on reset
 - WDT wake up (en sleep el WDT puede despertar al sistema)
 - una interrupción externa (ciertas interrupciones internas no pueden producirse a causa del modo sleep, x ej. interrupciones de timers).





Sleep – suspendiendo el µC

Ej: Modos de ahorro de energía (ATmega328P):

Active Clock Domains and Wake-up Sources in the Different Sleep Modes.

Ī		Active Clock Domains					Oscillators		Wake-up Sources							
	Sleep Mode	clk _{GPU}	dk _{FLлSH}	dk _{io}	clk _{ADC}	clk _{ASY}	Main Clock Source Enabled	Timer Oscillator Enabled	INT1, INT0 and Fin Change	TWI Address Match	Timer2	SPM/EEPROM Ready	ADC	WDT	Other I/O	Software BOD Disable
Ī	Idle			Х	X	Х	X	X ⁽²⁾	Х	Χ	Χ	Х	Х	Х	Х	
	ADC Noise Reduction				х	Х	х	X ⁽²⁾	X ₍₃₎	Х	X ⁽²⁾	х	Х	х		
Ī	Power-down								X ₍₃₎	Х				Х		Х
	Power-save					Х		X ⁽²⁾	X(3)	Х	Х			Х		Х
	Standby ⁽¹⁾						X		X(3)	Х				Х		Х
	Extended Standby					X ⁽²⁾	Х	X ⁽²⁾	X(3)	Х	х			х		х

- Notes: 1. Only recommended with external crystal or resonator selected as clock source.
 - If Timer/Counter2 is running in asynchronous mode.
 - For INT1 and INT0, only level interrupt.







Detección de voltaje bajo

- Útil para detectar la ausencia de carga suficiente en las baterías que alimentan el sistema o para detectar cortes en el suministro eléctrico.
- Muchos IC reguladores de voltaje, permiten interrumpir al CPU ante esta situación (usualmente NMI). Otras veces, este tipo de detectores vienen integrados en los uC.
- El CPU puede ejecutar una rutina crítica antes de perder la energía por completo (capacitores con cargas residuales pueden proveer la energía necesaria durante un período breve de tiempo).








Detección de voltaje bajo

- Dispositivo de detección de voltaje bajo
 - para ejecutar alguna rutina crítica ante la ocurrencia de dicho evento.
- El nivel de voltaje bajo debe ser mayor a nivel de brown-out reset.









Referencias

- Atmel AVR ATmega328P Datasheet.
- Simon, D. An Embedded Software Primer. Addison-Wesley Professional. 1999. ISBN: 978-0201615692. Capítulo 3.
- Wilmshurst, T. Designing Embedded Systems with PIC Microcontrollers: Principles and Applications. Newnes. 2006. ISBN: 978-0750667555. Capítulos 2, 3, 6, 7, 8, 9 y 13.





