

7919 | **Sistemas Embebidos**

2º Cuatrimestre de 2016

CLASE 4: E/S DIGITAL, CONTROLADORES DE MEMORIA Y DMA

Prof: José Moyano

Autor original: Sebastián Escarza



Dpto. de Cs. e Ing. de la Computación
Universidad Nacional del Sur
Bahía Blanca, Buenos Aires, Argentina



GrIDSE


La clase anterior

- Un Sistema Embebido se compone de al menos un CPU, memoria y buses que interconectan dispositivos periféricos (algunos “internos” y otros que implementan interfaces de E/S).



La clase anterior


- **El CPU realiza E/S mediante:**
 - direcciones de E/S (direcciones asociadas a dispositivos)
 - líneas de interrupción (IRQs) e ISRs (“opcionales”)
- **Mapeados a las direcciones, el sistema cuenta con dispositivos periféricos:**
 - puertos (GPIO) como interfaz a dispositivos simples.
 - dispositivos integrados al microcontrolador (por ej. timers, etc).
 - dispositivos que implementan interfaces externas (estándar o para facilitar la interacción con otros dispositivos).

The background of the slide is a grayscale, high-resolution photograph of a complex printed circuit board (PCB). The image shows a dense array of electronic components, including integrated circuits, capacitors, and various connectors. The top half of the image is partially obscured by a dark blue horizontal band containing the title text. The bottom half shows more detail of the board's layout and components.

E/S usando puertos digitales

Puertos externos de E/S


- Los puertos externos permiten adquirir y controlar señales.
- Dichas señales pueden ser:
 - digitales:
 - son controladas de manera directa
 - puede incluirse circuitería adicional de protección, etc.
 - analógicas:
 - requieren una conversión a valores lógicos digitales...
 - ...normalmente mediante el uso de conversores A/D D/A
- A continuación veremos ciertos aspectos de E/S digital, y cómo interfacear algunos dispositivos digitales simples usando puertos externos.

The background of the slide is a detailed, high-resolution photograph of a printed circuit board (PCB). The board is densely packed with various electronic components, including integrated circuits, capacitors, and resistors. The copper traces and solder points are clearly visible, creating a complex, grid-like pattern. The lighting is bright, highlighting the metallic surfaces and the intricate details of the board's design. A dark blue horizontal band is superimposed over the middle of the image, containing the title text.

Entradas y señales digitales

Entradas y señales digitales

- Dos valores lógicos bien definidos:



Entradas y señales digitales

- Una señal digital puede presentar problemas.





Figure 8.18 Different forms of signal corruption. (a) Spikes in signal, potentially harmful to device input. (b) Spikes in signal. (c) Excessively slow edges. (d) DC offset in signal


Entradas y señales digitales

- Las señales pueden acondicionarse utilizando circuitería adicional.
- Se brindan mecanismos de protección.





Entradas y señales digitales

- Puertos de entrada con buffer Schmitt trigger.
- Funcionan como conversores A/D binarios (1 bit).



Entradas y señales digitales

- Ej: Puertos I/O - ATmega328P




The background of the slide is a detailed, high-resolution photograph of a printed circuit board (PCB). The board is densely packed with various electronic components, including integrated circuits, capacitors, and resistors. The copper traces of the board are clearly visible, creating a complex network of lines. The overall tone of the image is a light, desaturated green or teal, which provides a technical and modern aesthetic. A dark blue horizontal band is superimposed over the middle of the image, containing the title text in white.

Interfaces con dispositivos digitales simples

Pulsadores

- **Conexión simple de pulsadores y llaves:**
 - SPDT: Single-pole, double-throw
 - SPST: Single-pole, single-throw



Pulsadores

- Eliminando el rebote de teclado (debouncing)
- Alternativas:
 - polling
 - interrupciones p/ generar un delay (timer)
 - filtros pasivos en hardware y buffers Schmitt trigger.





Figure 8.21 Eliminating switch bounce by polling. (a) Input poll misses bounce. (b) Input poll hits bounce


Keypads

- Para bajar demanda de pines: matriz de conexión.



Keypads

- **Matriz y barrido de teclado:**



Keypads

- Matriz y barrido de teclado:





Figure 8.4 Reading a keypad with a microcontroller port. (a) Flow diagram. (b) Outputs for keypad of Figure 8.3

Keypads

- **Matriz y barrido de teclado – Limitaciones:**
 - Tiempos de barrido (ej. Teclado musical, gaming, etc)
 - Una sola tecla por vez (ghosting)
- **En dichos contextos se debe destinar una mayor cantidad de recursos para no multiplexar el uso de los mismos en el tiempo.**

DC switching

- Llaves controladas por software.
- Permiten controlar cargas diversas, pero requieren circuitería adicional.




Figure 8.24 Transistor switching of DC loads. (a) Resistive, bipolar transistor. (b) Resistive, MOSFET. (c) Inductive, MOSFET

LEDs (diodos emisores de luz)

- Si el microcontrolador es capaz de proveer la corriente necesaria, el manejo de LEDs puede realizarse directamente para pequeñas cargas:








Figure 3.9 Driving LEDs from logic gates. (a) Gate output sourcing current to LED. (b) Gate output sinking current from LED

LED arrays

- **Varios tipos:**



LED arrays

- Conexión: ánodo/cátodo común





Figure 8.7 The seven-segment display. (a) A seven-segment digit (Kingbright, 12.7 mm). (b) Electrical connection (upper: common anode; lower: common cathode). Reproduced with permission of Kingbright Elec. Co. Ltd


LED arrays

- Multiplexando dígitos... (menos líneas y consumo)



LED arrays

- Multiplexando dígitos... (menos líneas y consumo)



LED arrays





Figure 8.9 Seven-segment display output waveforms – 'HELP' displayed


LED arrays

- Codificar los datos numéricos en BCD permite ahorrar líneas en el cableado y facilita el encoding:




Displays de Cristal Líquido (LCD)

- Controlar LCDs de manera directa no es sencillo.
- Los LCDs traen un microcontrolador incorporado que provee una interfaz más sencilla para integrarla en un sistema.
- Por ej: HD44780.




Displays de Cristal Líquido (LCD)

- Líneas de control:
 - RS: instr vs escritura de char.
 - R/W: lectura/escritura
 - E: enable (clock sync.)





Displays de Cristal Líquido (LCD)

- Esquema de conexión.



Displays de Cristal Líquido (LCD)

- Ej: Arduino LCD Keypad Shield + LiquidCrystal Lib




```
// include the library code:  
#include <LiquidCrystal.h>  
// initialize the library with the numbers of the interface pins  
LiquidCrystal lcd(8, 9, 4, 5, 6, 7);
```

Displays

- **El manejo de displays en general no difiere mucho de lo presentado anteriormente:**
 - CRT displays
 - LCD displays
 - OLED displays
 - etc.
- **En general este tipo de dispositivos complejos suelen implementar la lógica de control (controlador de video) y se suele incluir sus drivers mediante librerías.**


Displays

- Ej. DAC VGA



Displays

- Ej. Controlador VGA Simple



The background of the slide is a grayscale, high-magnification photograph of a printed circuit board (PCB). It shows various electronic components, including integrated circuits, capacitors, and resistors, connected by a complex network of copper traces. A solid dark blue horizontal band is superimposed across the middle of the image, serving as a backdrop for the title text.

Controladores de memoria

Controladores de Memoria

- **Toda memoria que no sea ROM ni SRAM (las que pueden controlarse directamente por el CPU), requiere de un controlador que se encargue de:**
 - **coordinar los accesos del CPU y los refrescos de la información almacenada (en memorias DRAM).**
 - **coordinar el temporizado de lecturas y escrituras, mapeo de direcciones a bloques (memorias EEPROM y Flash), Wear leveling y Garbage Collection (memorias Flash)**
- **Estos controladores son expuestos al sistema a través de registros de datos y control, y suelen tener asociados un conjunto de interrupciones destinadas a notificar de los eventos ocurridos.**

Controladores de Memoria

- **Circuito separado (ej Northbridge)**
 - La alternativa tradicional
- **Integrada en el CPU**
 - Integrated Memory Controller (IMC)
 - Menor latencia en los accesos, menor flexibilidad
 - Ej: Intel Core i5, i7, AMD Athlon, AMD Opteron, etc.
- **Múltiples controladores en paralelo para ampliar el ancho de los buses**
 - Ej: 4 controladores de 64 bits = 256 bits (ej. Placas de video y GDDR SDRAM)

Controladores de Memoria

- **Escribiendo en una memoria EEPROM/flash:**
 - El controlador expone registros para las operaciones.
 - La escritura requiere un temporizado adecuado. Se escriben varias palabras a la vez.
 - Existen mecanismos de protección de bloques de memoria (tanto para escrituras internas, como para el acceso desde el exterior vía programadores y debuggers – protección de propiedad intelectual).

These bits determine which sections of program memory can be written to during program execution:

WRT1:WRT0	PIC16F876A/877A		PIC16F873A/874A	
	This area write-protected	This area writeable	This area write-protected	This area writeable
11	none	all	none	all
10	0000h to 00FFh	0100h to 1FFFh	0000h to 00FFh	0100h to 0FFFh
01	0000h to 07FFh	0800h to 1FFFh	0000h to 03FFh	0400h to 0FFFh
00	0000h to 0FFFh	1000h to 1FFFh	0000h to 07FFh	0800h to 0FFFh

Controladores de Memoria

- Registros especiales (PIC16)





Figure 7.8 Writing to program memory and EEPROM


Controladores de Memoria

- Se tienen interrupciones específicas para controlar el proceso.




Gestión y protección de memoria

- **Memory Management Unit (MMU):**
 - Traducir direcc. virtuales a físicas (Page/Seg Tables / TLB)
 - Protección de memoria, control de caché, arbitraje de bus, bank switching (en arquitecturas simples).




Gestión y protección de memoria

- **Memory Management Unit (MMU):**
 - Traducir direcc. virtuales a físicas (Page/Seg Tables / TLB)
 - Protección de memoria, control de caché, arbitraje de bus, bank switching (en arquitecturas simples).






- **Memory Management Unit (MMU):**



Gestión y protección de memoria

- **Memory Protection Unit (MPU):**
 - Mapeo de direcciones virtual-físico 1 a 1 (hardware más simple)
 - Protección de accesos (múltiples tareas)



The background of the slide is a detailed, high-resolution photograph of a computer circuit board, likely a graphics card. It shows various components such as capacitors, resistors, and integrated circuits. A central chip is labeled 'SMARTFUSION' and 'Atmel'. The board is densely packed with electronic components and traces.

Direct Memory Access (DMA)

Direct Memory Access (DMA)

- **Alternativa al modo de I/O programadas.**
 - Liberar al CPU de la tarea de coordinar las transferencias entre los dispositivos y la memoria del sistema.
 - No se requiere programar software para que gestione las transferencias.
 - El CPU puede realizar otras tareas mientras ocurren las transferencias (mayor performance).
 - El controlador de DMA compite con el CPU por el Bus.
- **Presente en arquitecturas embebidas con ciertas prestaciones y en microcontroladores c/DSP.**
(volveremos sobre esto...)

Direct Memory Access (DMA)

- **Esquema 1: El dispositivo espera el DMAACK para actuar sobre el bus.**

Figure 3.8 Architecture of a System with DMA





Figure 3.9 DMA Timing



Direct Memory Access (DMA)

- **Esquema 2: El controlador de DMA copia el dato del dispositivo a un buffer para luego transferirlo a memoria (menos hardware en el dispositivo).**

Figure 3.10 Alternative DMA Architecture





Figure 3.11 Alternate DMA Timing



Referencias

- **Atmel AVR ATmega328P Datasheet.**
- **Simon, D. An Embedded Software Primer. Addison-Wesley Professional. 1999. ISBN: 978-0201615692. Capítulo 3.**
- **Wilmshurst, T. Designing Embedded Systems with PIC Microcontrollers: Principles and Applications. Newnes. 2006. ISBN: 978-0750667555. Capítulos 2, 3, 6, 7, 8, 9 y 13.**