



Lezione 39 Input e output 3

venerdì 8 marzo 2024 17:31

Focalizziamoci ora sulla priorità, andando a vedere i due più comuni problemi che possono sorgere : **Priority inversion e starvation**. La prima consiste nel cambiare la priorità di un dispositivo : se un dispositivo effettua un'interruzione (quindi il processore attiva il driver), almeno che nel driver vi sia istruzione esplicita si sti (cambia interruzione), questo non può essere interrotto . Mentre la seconda si ha quando magari c'è un dispositivo a priorità alta e molto veloce , e siccome il processore serve solamente ed esclusivamente questo dispositivo, magari un dispositivo a priorità minore non verrà mai servito (neanche con schema daisy chain). Supponiamo di avere livelli di priorità : almeno con questa soluzione si può interrompere esecuzione driver priorità maggiore , eseguendo driver di quello priorità minore.



Sembrerebbe funzionare, ma attenzione al ciclo infinito causato dal bit di flag . Quindi si cerca un trade-off : organizzo i nostri dispositivi in determinati classi di priorità :



Per ogni dispositivi organizzati in daisy chain e per ogni classe di priorità vi è un solo segnale di interrupt request , in modo che il processore attivi il driver associato ad uno di questi dispositivi (stessa classe). In generale per qualunque richiesta di interruzione (qualunque classe), il processore non deve più mascherare il bit, ma può benissimo eseguire altre richieste di classi superiori, ignorando così le richieste multiple di uno stesso livello. **Quindi con questa soluzione si risolve l'inversione di priorità**. Per quanto riguarda invece la starvation un modo

Figure 1 consists of two diagrams, (a) and (b), illustrating different bus architectures. Diagram (a) shows a single-bus architecture where the CPU, RAM, and Disk Controller are all connected to a single shared bus. The CPU is connected to the bus, which then branches out to the RAM and the Disk Controller. Diagram (b) shows a multi-bus architecture where the CPU and RAM are connected to a shared bus, and the Disk Controller is connected to a separate bus. The CPU is connected to the bus, which then branches out to the RAM and the Disk Controller. The Disk Controller is connected to a separate bus, which is then connected to the Disk.

Accesso a memoria diretto


Figure 1 consists of three block diagrams labeled (a), (b), and (c), each showing a different system architecture. In all three diagrams, a CPU is connected to a central BUS. The BUS is connected to RAM and a DMAC (Direct Memory Access Controller). In diagram (a), the DMAC is connected to two Device Controllers. In diagram (b), the DMAC is connected to two Device Controllers. In diagram (c), the DMAC is connected to two Device Controllers.

Modalità mista

```

graph TD
    Start(( )) --> Fetch[Fetch]
    Fetch --> Decode[Decode]
    Decode --> M1[1st Machine Cycle Microcode]
    M1 --> D1{MRR = 0}
    D1 -- yes --> HIO1[High Impedance Bus Outputs]
    D1 -- no --> M2[2nd Machine Cycle Microcode]
    M2 --> D2{MRR = 0}
    D2 -- yes --> HIO2[High Impedance Bus Outputs]
    D2 -- no --> Dots[...]
    Dots --> MLast[Last Machine Cycle Microcode]
    MLast --> D3{MRR = 0}
    D3 -- yes --> HIO3[High Impedance Bus Outputs]
    D3 -- no --> D4{IF-1 AND BRQ = 0}
    D4 -- yes --> IH[Interrupt Handling]
    D4 -- no --> Start
  
```

Calcolatori elettronici Pagina 2



Notiamo che CAR (current address register) mantiene l'indirizzo corrente verso quale scrivere/leggere. Può essere scritto direttamente dal processore dello z64. Massimo 2^{24} bit indirizzi (separazione degli indirizzi). Notiamo anche il registro size : specifica la grandezza dei byte da copiare (leggere/scrivere) : byte, word, long word, quad word a partire dal car. Quindi CAR è una sorta di registro contatore ! Il quale usa anche il df (direction flag) copiato all'interno del ff dell'interfaccia (DIR) (per sapere dove scrivere/leggere) . WC (word count) è un registro che dice quante parole di una determinata taglia dobbiamo trasferire (avanti/indietro) a partire da CAR. WC se arriva a 0 fornisce TC (terminal count) : trasferimento completato : analogo allo zf (zero flag) . Per quanto riguarda invece il dispositivo con cui dobbiamo interagire : prendo indirizzo e lo scrivo in porta i/o (registro) ; per scegliere invece il tipo di trasferimento lo sceglie il sw scrivendo il valore all'interno di registro di interfaccia (I/O) , il quale permette MRD e MWR (verso memoria) oppure sul control bus per interazione con dispositivi. Quindi riassumendo il tutto : il processore deve scrivere indirizzo da cui partire , la direzione in cui effettuare la scrittura, la taglia del singolo blocco , se è operazione di i/o, quante parole che devono essere scritte . Il ff di status mantiene tutte le info. Vediamo ora le istruzioni che permettono di fare ciò :

Instruction	Syntax	Semantics
Inbound transfer of a data string	insX	Transfer an arbitrarily large buffer of data from a device.
Outbound transfer of a data string	outsX	Transfer an arbitrarily large buffer of data to a device.

Sono istruzioni di tipo *stringa*

insX: leggi 10 byte da DEV

```
1 movq $10, %rcx
2 movq $dest, %rdi
3 movq $dev_mem, %dx
4 cld
5 insb
```

outsX: scrivi 10 byte su DEV

```
1 movq $10, %rcx
2 movq $dest, %rsi
3 movq $dev_mem, %dx
4 cld
5 outsb
```

L'esecuzione del trasferimento è *sincrona*: il DMAC asserisce **WAIT**

Quindi : le architetture più moderne sono viste come **adattatori di bus (coprocessori che implementano interfacce per effettuare trasferimenti a velocità differenti)**: i dispositivi vengono organizzati per classi di velocità , ognuna delle quali gestisce una classe di dispositivi con stessa velocità . Quindi per adattatori di bus si intende dei coprocessori attaccati ai bus , i quali si dividono in due : north e south : i primi a velocità maggiori , i secondi a velocità minori . In dettaglio :

