Universidad de Buenos Aires Facultad de Ingeniería – Departamento de Electrónica Propuesta de Tesis de Ingeniería Electrónica

Implementación de una Unidad de Punto Flotante basado en un sistema Cordic

Tesista

Ignacio Lesser, *Padrón Nro. 90.942* ignaci.lesser@gmail.com

Director

Ing. Nicolas Alvarez, Profesor Adjunto
 nalvare2001@yahoo.com.ar

Co-director

Ing. Octavio Alpago, JTP. Interino oalpago@gmail.com

8 de marzo de 2016

1. Objeto y Área de la Tesis

El objetivo principal de este trabajo consiste en diseñar e implementar en hardware digital un procesador capaz de resolver un algoritmo utilizado para la descomposición de matrices conocido como RLS-QRD (Recursive Least Squares - QR Decomposition). Dicho diseño e implementación será realizado a través del uso del lenguaje de descripción de hardware Verilog, y su síntesis en un dispositivo FPGA $^{\rm 1}.$

El interés en este desarrollo proviene de la iniciativa de implementar una de las aplicaciones prácticas más importantes de este algoritmo en el área de las comunicaciones digitales. La misma, consiste en la utilización de una técnica de filtrado, que permite la distinción de una señal deseada y el ruido de fondo en un sistema de múltiples antenas, conocida como Beamforming Adaptativo. Este trabajo se da en el contexto de un área de investigación focalizada en el diseño de un sistema Software Defined Radio ².

El área profesional de relevancia de la presente tesis es el diseño de sistemas digitales y su aplicación en el ámbito de las telecomunicaciones, así como también la aplicación práctica en hardware de algoritmos de procesamiento de señales utilizados en las comunicaciones inalámbricas.

¹Field Programmable Gate Array: dispositivo semiconductor que contiene bloques de lógica cuya interconexión y funcionalidad puede ser configurada 'in situ' mediante un lenguaje de descripción especializado.

²Software Defined Radio: Sistema de comunicaciones donde los componentes típicamente implementados en hardware (mezcladores, filtros, amplificadores, moduladores / demoduladores, detectores, etc) son implementados en software,

2. Introducción. Antecedentes

Un beamformer adaptativo es un dispositivo que tiene la capacidad de separar señales en el dominio del espacio. Este hecho provee un medio para separar la señal deseada de señales de interferencia. Un beamformer adaptativo logra optimizar automáticamente el patrón de un arreglo de múltiples antenas al ajustar el control de los pesos de ponderación hasta que se satisface una determinada función de objetivo preestablecida. Los medios por los cuales esta optimización es lograda están especificados por un algoritmo diseñado para tal propósito. Estos dispositivos utilizan mucha más información disponible en la antena con respecto a un beamformer convencional.

Figura 1: Esquema de un sistema de Beamforming Adaptativo

La elección de algoritmos adaptativos para derivar los pesos adaptativos (o el vector de pesos) es muy importante, dado que determina tanto la velocidad de convergencia como la complejidad de hardware requerida para implementar el algoritmo. Existen dos algoritmos muy populares para resolver esta necesidad, el algoritmo LMS (Least Mean Squares) y el algoritmo RLS (Recursive Least Squares), entre otros.

2.1. Resolución del algoritmo RLS

El algoritmo RLS estándar requiere el cómputo explícito de una matriz de correlación. Este es un cálculo intensivo que tiene el efecto de elevar al cuadrado el número de condición del problema, causando un efecto negativo en la longitud de palabra para la estabilidad en sistemas de longitud de palabra finita. Los pesos pueden ser calculados en un modo más estable, evitando el cálculo de la matriz de correlación y su inversa al utilizar la **Descomposición QR**, una forma de triangularización ortogonal con buenas propiedades numéricas.

La elección de la implementación utiliza RLS-QRD (algoritmo RLS a través de descomposición QR) como el sistema central para calcular adaptativamente los pesos del filtro.

2.2. Descomposición QR

Existe una familia de algoritmos RLS numéricamente estables y robustos que evolucionó en un rango de métodos de descomposición QR, tales como las rotaciones de Givens, CORDIC y las transformaciones de Householder. Las rotaciones de Givens son rotaciones ortogonales planas, utilizadas para eliminar elementos en una matriz. Al aplicar una serie de rotaciones de Givens sucesivas, una matriz puede ser triangularizada al eliminar los elementos debajo de la diagonal. Esta operación es conocida como factorización QR, en la cual una matriz X(n) es descompuesta en una matriz triangular superior R(n) y una matriz ortogonal Q(n) de forma tal que:

$$X(n) = Q(n)R(n)$$

Existen diversas formas de implementar las rotaciones en hardware. Algunas de ellas son el método de Gram Schmidt, el método Squared Givens Rotations, y el algoritmo CORDIC.

La implementación de un procesador de descomposición QR permite derivar una arquitectura para un filtro de beamforming, el cual dentro de un sistema de comunicaciones, permite la optimización en dos posibles aspectos fundamentales, por un lado es posible aumentar la velocidad de la comunicación, y por el otro, se puede lograr una reducción en el consumo de potencia.

3. Desarrollo previsto de la Tesis

3.1. Teoría, enfoque y métodos a utilizar

El enfoque de la tesis se basará en una parte teórica y una experimental. Se analizarán los modelos y desarrollos algorítmicos para la implementación de una descomposición QR y luego se realizará un análisis para el diseño de un IP core que ponga en práctica uno de ellos. Una vez codificado el hardware, se procederá a realizar su síntesis en un dispositivo FPGA utilizando un kit de desarrollo, se realizarán los bancos de prueba correspondientes y se analizarán los resultados obtenidos.

3.2. Estudios conexos

Asignaturas y otros estudios previstos que son relevantes al desarrollo de la Tesis.

- Sistemas Digitales: Asignatura que abarca la teoría de técnicas de diseño de hardware digital y codificación de sistemas digitales, así como también su síntesis y medición.
- Procesos Estocásticos: Asignatura en la cual se cubren los aspectos teóricos del análisis estadístico realizado sobre los sistemas de comunicaciones.
- Procesamiento de Señales: Asignatura que abarca los conceptos respecto al procesamiento de señales y el uso de filtros adaptativos.

3.3. Alcance proyectado para la tesis

Como resultados a obtener de la presente tesis se tienen los siguientes:

- IP Core codificado en el lenguaje Verilog de un procesador de descomposición QR.
- Resultado de mediciones pertinentes al diseño del procesador.
- Análisis comparativo de procesamiento entre el procesador desarrollado y desarrollos de terceros.
- Proposición de trabajos futuros y/o mejoras.

Para asegurar que el proyecto de tesis incluya todos los trabajos requeridos, los procesos a completar se describen en un plan de trabajo en la siguiente sección.

3.4. Plan de trabajo

La duración total del trabajo se estima en un año y se considera que la misma estará compuesta por las siguientes etapas:

- Investigación Bibliográfica: Recolección de Libros, Papers, Trabajos de Tesis, y fuentes de investigación con el objetivo de obtener el entendimiento teórico requerido y conocer el estado del arte en el tema a trabajar.
- Introducción al trabajo de tesis: Comprender la teoría de los sistemas MIMO. Describir el contenido teórico requerido para exponer los conceptos de funcionamiento del hardware a desarrollar.
- Análisis de Arquitecturas: Analizar las diferentes arquitecturas digitales propuestas para implementar el sistema. Elegir en base a un criterio una de ellas para realizar el desarrollo.
- Estudio de mejoras: Estudiar la factibilidad de realizar una mejora a la arquitectura antes mencionadas.
- Implementación: Implementar la arquitectura seleccionada en Verilog y desarrollar los bancos de prueba de simulación para verificar su correcta funcionalidad. Se generará un IP core en RTL para implementar un sistema MIMO. Dicho RTL cumplirá con ciertas condiciones de portabilidad y legibilidad del código para que el mismo sea efectivamente un IP core.
- Medición: Experimentar el IP core en un ambiente de simulación y, en la medida que sea posible, en campo. Realizar la síntesis de la misma para distintos dispositivos FPGA, medir recursos utilizados, máxima frecuencia de operación y potencia consumida.
- Conclusiones y Trabajos a Futuro: Se extraerán las conclusiones pertinentes sobre los resultados obtenidos y se propondran futuras mejoras de la arquitecturas (si correspondiese) a partir de los resultados obtenidos.
- Preparación del Informe Final: Se consolidará la documentación con la memoria de la tesis la cual contendrá el resultado de todo el trabajo realizado. Se revisará la tesis por el director y por los pares antes de enviarla al jurado.
- Preparación de la presentación y defensa de la Tesis: Se preparará la presentación (diapositivas) con los objetivos, alcance, introducción al sistema MIMO, desarrollo de la arquitectura, resultados obtenidos, conclusiones y trabajos a futuro. La misma será posteriormente utilizada para la defensa.

En la figura 3.4 se encuentra el plan propuesto para la formación del tesista y el cumplimiento de los objetivos.

	Mes											
Actividad	1	2	3	4	5	6	7	8	9	10	11	12
Investigación Bibliográfica												
Introduccion al trabajo de tesis												
Análisis de Arquitecturas												
Estudio de mejoras												
Implementación												
Verificación												
Conclusiones y Trabajos a Futuro												
Preparación del Informe Final												
Preparación de la presentación y defensa de la Tesis												

Figura 2: Diagrama de las actividades a realizar por el tesista.

4. Bibliografía

Referencias

- [1] Abbas Mohammadi & Fadhel M. Ghannouchi, "RF Transceiver Design for MIMO Wireless Communications", Springer, p1-5, 2012.
- [2] Paulraj, A., Nabar, R., Gore, D., "Introduction to Space-Time Wireless Communications". Cambridge University Press, 2003.
- [3] John Litva & Titus Kwok-Yeung Lo, "Digital Beamforming in Wireless Communications", Artech House, 1996.
- [4] Abbas Mohammadi & Fadhel M. Ghannouchi, "RF Transceiver Design for MIMO Wireless Communications", Springer, p17-20, 2012.

Sr. Ignacio Lesser
Tesista

Ing. Nicolás Alvarez
Prof. Adjunto, Director

Ing. Octavio Alpago
JTP. Interino, Co-director