
# Σχεδιασμός Συστημάτων VLSI

## Εργαστήριο 4





Μπορείτε να δείτε την τελευταία έκδοση του Project <u>εδώ</u> ή σκανάροντας τον κωδικό QR που βρίσκεται στην επικεφαλίδα.

## Περιγραφή Αναφοράς

Παρακάτω παραθέτω τις απαντήσεις μου στην "4η Εργαστηριακή Άσκηση" του μαθήματος "Σχεδιασμός Συστημάτων VLSI" καθώς και σχόλια τα οποία προέκυψαν κατά την εκπόνηση της.

## Περιεχόμενα

1. Άσκηση 1	2
1.1.Πειραματισμός με την Μέγιστη Καθυστέρηση	2
1.2.Διαφορετικοί τρόποι compilation	2
2. Άσκηση 2	3
2.1.RCA με καταχωρητές	3
2.2.RCA με Pipeline	3
Ανάλυση area-report, με και χωρίς retime.	4
3. Άσκηση 3	5
3.1.Σύνθεση του Accumulator	5
3.2.Σύνθεση του Vending Machine	5
4. Άσκηση 4	6
Εξομοίωση Κυκλώματος	7
Σύνθεση Κυκλώματος	7


## Απαντήσεις

#### Άσκηση 1

#### 1.1. Πειραματισμός με την Μέγιστη Καθυστέρηση

Έγιναν 4 δοκιμές με χρόνους 0, 50, 200, 10000. Σε όλες τις περιπτώσεις χρησιμοποιήθηκε "compile\_ultra". Μπορείτε να βρείτε τα αντίστοιχα scripts στον κατάλογο "my\_scripts", με όνομα "ex\_1\_1\_(καθυστέρηση).tcl".

Παρατηρούμε τις εξής διαφορές μεταξύ των διαφορετικών χρόνων:



	0	50	200	10000
Total Area	49.2221	38.0246	19.8288	19.8288
Data Arrival Time	48.77	58.03	189.53	189.53

#### 1.2. Διαφορετικοί τρόποι compilation

Μπορείτε να βρείτε τα αντίστοιχα scripts στον κατάλογο "my\_scripts", με όνομα "ex\_1\_2\_200\_(compile command).tcl".

Τα αποτελέσματα μας φαίνονται παρακάτω:

	compile	compile_ultra
Total Area	25.8941	19.8288

Μας γίνεται ξεκάθαρη η διαφορά μεταξύ "compile" και "compile\_ultra".

Συγκρίνοντας τα netlist που παράγονται, βλέπουμε επίσης, ότι το "compile\_ultra" έχει κάνει τον σχεδιασμό μας μη ιεραρχικό, για να κάνει όλες τις δυνατές απλοποιήσεις.

### 2. Άσκηση 2

#### 2.1. RCA με καταχωρητές

Μπορείτε να βρείτε τον σχεδιασμό μας εδώ:




Σύμφωνα με το timing\_report, το data arrival time είναι 43.73. Άρα η μέγιστη συχνότητα είναι:  $\frac{1}{43.73}\approx 0.0228$ 

Μπορείτε να βρείτε τα αντίστοιχα scripts στον κατάλογο "my\_scripts", με όνομα "ex\_2\_1\_(compile command).tcl".

#### 2.2. RCA με Pipeline

Η λογική μας για την παραγωγή του σχεδιασμού φαίνεται στο παρακάτω σχηματικό:




Μπορείτε να βρείτε τα αντίστοιχα scripts στον κατάλογο "my\_scripts", με όνομα "ex\_2\_2\_(retime option).tcl".

Μπορείτε να βρείτε τον σχεδιασμό μας εδώ:

## rca\_pipelined.v

#### Ανάλυση area-report, με και χωρίς retime.



	Χωρίς Retime	Mε Retime
Total Area	154.198079	166.095359
Data Arrival Time	31.85	30.80

## **3.** Άσκηση 3

#### 3.1. Σύνθεση του Accumulator

Επειδή το presto μόνο που δεν με έφτισε για τον δικό μου accumulator, χρησιμοποίησα τον δικό σας.

	Accumulator
Total Area	214.850880
Data Arrival Time	32.76


### 3.2. Σύνθεση του Vending Machine

	Vending Machine
Total Area	37.324800
Data Arrival Time	34.07

#### 4. Άσκηση 4

Προσθέτουμε άλλον έναν πολυπλέκτη εκατέρωθεν ώστε να γίνεται να κρατήσουμε την τιμή των μεταβλητών πριν γίνει η αφαίρεση. Η έξοδος των καινούργιων πολυπλεκτών οδηγεί την είσοδο μηδέν των υπαρχόντων. Ελέγχονται από το σήμα keep\_y και keep\_x αντίστοιχα.

Παραθέτω το FSM που χρησιμοποιήθηκε για την δημιουργία του κυκλώματος.



START

x\_sel:1
y\_sel:1
x\_keep:1
y\_keep:1
x\_ld:0
y\_ld:0
data\_en:0

LOAD x\_ld:1 y\_ld:1

X\_GT\_Y x\_sel:0 y\_sel:0 x\_keep:0 y\_keep:1 x\_ld:0 y\_ld:0 X\_EQ\_Y data\_en:1 x\_ld:0 y\_ld:0

X\_LT\_Y

x\_sel:0
y\_sel:0
x\_keep:1
y\_keep:0
x\_ld:0
y\_ld:0

Μπορείτε να βρείτε τις περιγραφές των δύο modules, πατώντας τα κουμπιά παρακάτω:

gcd\_dataflow.v

gcd\_fsm.v

## Εξομοίωση Κυκλώματος

loading...

## Σύνθεση Κυκλώματος

loading...