
Εισαγωγή σε VLSI

Εργαστηριακή Άσκηση 2





Μπορείτε να δείτε την τελευταία έκδοση του Project εδώ ή σκανάροντας τον κωδικό QR που βρίσκεται στην επικεφαλίδα.

Περιγραφή Αναφοράς

Παρακάτω παραθέτουμε τις απαντήσεις μας στην "Τρίτη Εργαστηριακή Άσκηση" του μαθήματος "Εισαγωγή σε VLSI" καθώς και σχόλια τα οποία προέκυψαν κατά την εκπόνηση του.

Περιεχόμενα


1. Πρώτη Άσκηση	2
To Layout	2
Μετρήσεις Καθυστέρησης	2
2. Δεύτερη Άσκηση	3
To Layout	3
Υπολογισμός της καθυστέρησης	3
Μέτρηση της καθυστέρησης μέσω Microwind	4

Απαντήσεις

1. Πρώτη Άσκηση

To Layout

Το Layout που παράξαμε για την άσκηση φαίνεται παρακάτω. Για λόγους ενίσχυσης της αναγνωσιμότητας έχουμε παραλείψει τις συνδέσεις μεταξύ των πυλών των τρανζίστορ και τις έχουμε αντικαταστήσει με απλά σήματα. Για να μεγεθύνετε την εικόνα, μπορείτε να κάνετε κλικ επάνω της.




Μετρήσεις Καθυστέρησης

Οι μετρήσεις μας εξάχθηκαν από τις κυματομορφές που φαίνονται στις εικόνες 1 έως 4.


	Rise Fall		
A - Sum	38	28	
A - Carry	29	29 24	
B - Sum	40	67	
B - Carry	30	30 25	




Εικόνα '



Εικόνα 2



Εικόνα 3



Εικόνα 4

2. Δεύτερη Άσκηση

Οι παρακάτω απαντήσεις δίνονται με δεδομένη μια μικρή τροποποίηση στην εκφώνηση. Το αρχικό πλάτος για τα nmos που αναγραφόταν ήταν πολύ μικρό για την τεχνολογία. Έτσι, αλλάχτηκε σε 0,6μm. Για να είμαστε σε συμφωνία με τους κανόνες σχεδίασης και να είναι ίση η αντίσταση των nmos και των pmos, αλλάξαμε επίσης το πλάτος των pmos σε 1,2μm.

To Layout

Μπορείτε να έχετε πρόσβαση σε όλα τα layouts πατώντας το παρακάτω κουμπί. Ενδεικτικά, στην εικόνα 5 παραθέτουμε το τελευταίο layout που προέκυψε.

(Με την οδήγηση 6 αντιστροφέων)

Inverters

Υπολογισμός της καθυστέρησης

Ξέρουμε ότι για να υπολογίσουμε το τ χρειαζόμαστε την χωρητικότητα στον κόμβο εξόδου καθώς και την αντίσταση που εμφανίζεται. Και τα δύο αυτά μεγέθη εξαρτώνται από τις διαστάσεις του τρανζίστορ. Η αντίσταση είναι αντιστρόφως ανάλογη του πλάτους του καναλιού, ενώ η χωρητικότητα ανάλογη.

Σε αυτό το σημείο, μπαίνουμε στα Design Rules και βλέπουμε ότι η τεχνολογία cmos018 έχει $\lambda = 0.1 \mu m$.

Το μήκος καναλιού που χρησιμοποιούμε είναι το ελάχιστο δυνατό. Το πλάτος nmos είναι διπλάσιο ενώ των pmos τετραπλάσιο του ελαχίστου.

Συνεπώς, το καθένα ασκεί αντίσταση R/2, ενώ η χωρητικότητα ανέρχεται στα 6C.


Αυτό μας φέρνει στον παρακάτω υπολογισμό:

$$\tau = \frac{6CR}{2} = 3RC$$

το οποίο σύμφωνα με το Microwind είναι 12.4 ps. Μπορούμε να το επιβεβαιώσουμε τρέχοντας την προσομοίωση στο αρχείο "inverter.msk" χωρίς να προσαρτίσουμε χωρητικότητα στον κόμβο out0.

Για να υπολογίσουμε το d, χρειαζόμαστε επίσης την καθυστέρηση φορτίου, δηλαδή τον Λογικό και τον Ηλεκτρικό φόρτο.

$$f = g \cdot h$$



Εικόνα 5

Για τον λογικό φόρτο γράφουμε:

$$g = rac{C_{in}}{C_{in}}$$
 σύνθετης πύλης = 1

Ενώ για τον ηλεκτρικό φόρτο γνωρίζουμε ότι για μία πύλη που οδηγεί πανομοιότυπα αντίγραφά της, ορίζεται ως ο αριθμός των αντιγράφων.

Μέτρηση της καθυστέρησης μέσω Microwind

Παραθέτουμε τις μετρήσεις που έγιναν στο Microwind.

	Rise	Fall	Λόγος	d	Υπολογισμένη Τιμή
Without Capacity	16	12	-	-	12,40
Driving 1	29	24	1,91	2,00	24,80
Driving 3	57	46	3,70	4,00	49,60
Driving 6	97	77	6,24	7,00	86,80