

Trabajo Práctico Final Circuitos Lógicos Programables

Manejo de encoder rotativo incremental con FPGA

Autor: Ing. Ignacio Majul


Junio de 2020

Objetivos del TP


- Implementar proyecto de VHDL para manejo de encoder
- Plataforma Arty Z7-10
- Simulación de señales mediantes banco de pruebas
- Depuración de hardware mediante analizador lógico
- Visualización de señales por UART

Encoder LPD3806-360BM:

- Rotativo incremental
- 360 ppr
- Dos canales
- 5000 rpm max
- Alimentación 5-24V



Funcionamiento




- Cada canal de entrada genera una señal cuadrada (DC 50%)
- El desfasaje entre ambas indica el sentido de giro
- Debe ser capaz de trabajar con señales de 120 kHz (5000 rpm)
- Se debe implementar un algoritmo de antirebote (10 us)
- Clock: 50 MHz

Código VHDL


Bloques utilizados:

- FFD : sincronización y reducción de metaestabilidad
- Contador de bits con habilitación : Debounce
- FFD con habilitación : Sentido de giro
- Contador de bits bidireccional con habilitación : Posición
- Bloque ILA : depuración de señales
- UART tx (finalmente no utilizado)

Esquemático




Simulaciones



- Cambio en el sentido de giro
- Incremento / Decremento de la posición del encoder


Simulaciones




- Filtrado de rebotes
- Desfasaje entre señales

Síntesis e Implementación

Uso de recursos



Reporte de energía




Depuración de Hardware




- Trigger a las 10 revoluciones (14400 pulsos)

Depuración de Hardware



- Trigger en reset

Depuración de Hardware



Verificación de desfasaje

Preguntas?

Gracias!