# 組合語言與微處理機

## Lab5

## ISS&C2A



組別: 第3組

組員: 林鑫彤 黄翊 許睿玲

學號: B013040024 B013040049 B013040051

指導老師: 張雲南 老師

### ▶ 實驗內容

#### 實作一

```
// Devide the address into each signals
         assign IADDR = ADDR;
assign index = ADDR[
                                             // pass address to memory (use IREQ signal to control)
                                              // get the index(Number)
         assign tag_in =
                                              // get the tag (Number)
68
                           ADDR[31:10];
         assign valid_in=
70
71
72
73
74
75
76
77
78
79
80
         // check valid first, and compare tag
                                                                               // if (CacheEnable & Miss) ask data form Memory
         assign DO
                               (output_enable)?DO_reg:32'bz;
        // Signals for Cache to Compare Hit or Miss
assign data_out = Cache_Data[index];
assign tag_out = Cache_Tag[index];
// Tag from CacheRam
cache_Tag[index];
// Valid from CacheRam
       if (write)
       begin
                                                                                   // Refill Data
              #1 Cache Data[index]
                                                                Data in;
                                                                                  // Refill Tag
              #1 Cache Tag[index]
                                                                tag in;
              #1 Cache Valid[index]
                                                                valid in; // Refill Valid
       end
```

#### 實作二

```
always@(*)
begin
                       // Choose the data from the word Number
     se (word)
                                                          //line==00時
           begin
                                                         //傳data out的0~31bit給data out hit reg
              data out hit reg = data out[31:0];
               data_out_miss_reg = data_in[31:0];
                                                         //傳data_in的0~31bit給data_out_miss_reg
           end
          begin
                                                         //傳data_out的32~63bit給data_out_hit_reg
               data_out_hit_reg = data_out[63:32];
               data out miss reg = data in[63:32];
                                                         //傳data in的32~63bit給data out miss reg
          end
           begin
              data_out_hit_reg = data_out[95:64];
                                                         //傳data_out的64~95bit給data_out_hit_reg
               data_out_miss_reg = data_in[95:64];
                                                         //傳data_in的64~95bit給data_out_miss_reg
           begin
                                                         //傳data_out的96~127bit給data_out_hit_reg
               data_out_hit_reg = data_out[127:96];
               data_out_miss_reg = data_in[127:96];
                                                         //傳data_in的96~127bit給data_out_miss_reg
```

### ▶ 驗證的方式與模擬的結果

#### 實作一

∳ dk	St0													
∳ rst_n	St1													
	St1													
🛂 👍 ADDR	32772	0		(4		8	(12		16	)20		24	32768	
IADDR	32772	0		(4		8	(12		16	)20		24	32768	
<b>!-</b> -∲ DO	00005021			3c1a	8f5	a)	3c1d	3c1a	·	375	034	1	(0000)	000
🚅 data_in	222222222		3c1a00	003c	375a80003c	0340f8	0937	0000000003	3c1a000	000	8f5a00483c1	000000	0008f	21ad000d00
👍 cache_stall_n	St1	_										$\vdash$		
4 IREQ	St1													
Cache_Hit	St0													
🛶 index		0		(1		(2	(3		4	),5		6	)(0	
📭 🔷 tag_in	32	0											32	
				0	0		(C)	(0)		0	0	<b></b>	0	(32
valid_in	St1													
	20513 -1	xxxxxxx	×××××××	(1008336896 x x	x x (100833	6896 -18899	1008336896 -1	8992 1008336	896 -18899	1008336896 -1	8992(10083	6896 -18899	1008336896 -1	899 20513 -

#### 實作二

♠ dk	St1					oxdot								
<pre> prst_n </pre>	St1													
← CSn	St1													
📣 ADDR	00000018	00000000				00000004	80000000	0000000c	00000010		00000014	00000018		00008000
⊢ <b>♦</b> IADDR	00000018	00000000				00000004	8000000	0000000c	00000010		00000014	00000018		00008000
⊢ <b>4</b> DO	00000000				3c1a00	00 8f5a00	44 (3c1d08)	00 (3c1a000	0	375a80	00 (0340f80	9 (000000	0	
👍 data_in	ZZZZZZZZZ				3c1a00003c1d0	8008f5a0044				3c1a000000000	0000340f809			
💠 cache_stall_n	St1													
♠ IREQ	StO										<u> </u>			
<pre>Cache_Hit</pre>	St1					li .								
-🔷 index	1	0							1					0
-🔷 tag_in	0	0												18
-🔷 tag_out	0					0					0			
valid_in	St1													
Cache_Data	3c1a000	xxxxxxxxxxx	XXXXXXXXXXXX	XXXXXX XXXXXX	XXXXXXXXXXXX	3c1a00003c1d0	8008f5a00443c1	a0000 xxxxxxx	XXXXXXXXXXXXX	XXXXXXXXXXXXXX	3c1a00003c1d0	8008f5a00443c	a0000 3c1a000	000000000

## > 心得與討論

實作一的部分,經由投影片詳細的教學,一步一步就可以完成,主要是在 hit or miss 那邊卡比較久,一開始是因為要把我們平常的 if-else 寫成一行,在那邊 try 了一些時間,後來在跑模擬的時候,有出現 bug 就是我這邊(!Enable)?1'b0:((Cache\_Hit)? 1'b0:1'b1);,如果 cache hit 的時候我給的值給相反了,導致後面整個會錯掉。而實作二的部分主要是在算 index,line,tag\_in 等等分別需要多少 bit 的時候花了一點時間去看懂投影片才算出來,而後來在 set up output data 的時候就比較容易些,感謝學長的幫忙,常常在我們卡住的時候給我們一些提醒,讓我們得以完成。