# 組合語言與微處理機

## Lab4

## ISS&C2A



組別: 第3組

組員: 林鑫彤 黄翊 許睿玲

學號: B013040024 B013040049 B013040051

指導老師: 張雲南 老師

## > 實驗內容

#### 實作題

#### 進階題

```
always@(negedge clk or negedge rst_n or posedge iack) //當正緣體發iack or 負緣觸發rst_n or 負緣觸發clk時
begin

//若rst n ==0 或 iack == 1時,設dout = 0(flush動作)

if(~rst_n || iack)

begin


dout<=32'b0;
end
else

begin


if(wren) begin dout<=din; $monitor("%0dns:\$monitor: wren=%b",$stime,wren); end
else dout<=dout;
end
```

### ▶ 驗證的方式與模擬的結果

實作題



#### 進階題



### > 心得與討論

從這次實驗學習到一些寫 verilog 的一些小技巧,像是怎麼樣把 register 橋接起來,如在記錄中斷原因的時候,我們其實只要中間的 irq[5:0]就好,但是因為 register 是 32 位元所以我們必須把其他地方填滿 0,一開始卡這邊卡很久是因為不知道怎麼把其他地方都填 0,後來經由助教的教學,讓我們知道可以用這樣 {16'b0,irq,10'b0};的方式來完成,其他部分照著投影片教學,還有 code 裡面所打好的註解就可以一步一步完成。進階題部分是要實作 flush 功能,一開始有想一下,再上網 google 查詢 flush 的功能之後,把題目中的??設為 iack 就成功了,還有因為 modlesim 出了點問題,感謝學長的幫忙,才能順利完成這份作業。