

4.2 图 4-2 中基本的单周期 MIPS 实现仅能实现某些指令。可以在这个指令集中加入新的指令，但决定是否加入取决于给处理器的数据通路和控制通路增加的成本和复杂度。对下面的新指令而言，试回答下列 3 个问题：


指令：LWI Rt, Rd (Rs)

解释：Reg[Rt] = Mem[Reg[Rd] + Reg[Rs]]

4.2.1 [10] <4.1> 对上述指令而言，哪些已有的单元还可以被使用？

4.2.2 [10] <4.1> 对上述指令而言，还需要增加哪些功能单元？

4.2.3 [10] <4.1> 为了支持这些指令，需要在控制单元增加哪些信号？



复用：

- 4.2.1
- ① PC / PC+4
 - ② 指令存储器：读 LWI 指令
 - ③ 寄存器堆：读 Rs 和写 Rt
 - ④ ALU：执行加法
 - ⑤ 数据存储器：用 ALU 结果读内存
 - ⑥ MUX：
 - ① ALU MUX：选寄存器数据立即数
 - ② Mem write MUX：选数据存储器内外 ALU

4.2.2 无需增加。Rd, Rs 都用 29 读寄存器，ALU 运算，再用写寄存器号 Rt


4.2.3 在控制单元为 LWI 增加一个控制信号，复用现有信号，如：

RegWrite=1 (寄存器写)，MemWrite=0，MemRead=1，ALUSrc=0 (来自寄存器)，ALUOp=000 (读内存)

4.4 本练习题中的题目假定在实现一个处理器的数据通路时，逻辑模块的延时如下：

I-Mem	Add	Mux	ALU	Regs	D-Mem	Sign-Extend	Shift-Left-2
200ps	70ps	20ps	90ps	90ps	250ps	15ps	10ps

- 4.4.1 [10] <4.3> 如果处理器只需做连续取指这一件事（见图 4-6），那么时钟周期是多少？
- 4.4.2 [10] <4.3> 考虑一个与图 4-11 类似的数据通路，但是假设处理器只需处理无条件相对跳转指令，那么时钟周期是多少？
- 4.4.3 [10] <4.3> 重做练习题 4.4.2，但这次假设只需处理有条件相对跳转指令。
本练习题中剩下的三个问题是关于 Shift-Left-2 数据通路单元的：
- 4.4.4 [10] <4.3> 哪些类型的指令需要该单元？
- 4.4.5 [20] <4.3> 对哪些类型的指令而言，该单元位于关键路径上？
- 4.4.6 [10] <4.3> 假设仅需支持 beq 指令和 add 指令，讨论该单元的延迟变化对处理器时钟周期的影响。假定其他单元的延迟不变。



PC+4

$$4.4.1 \quad T = \max(I-Mem, Add) = \max(200, 70) = 200ps$$

$$4.4.2 \quad \text{无条件相对跳转: } PC = PC + 4 + (\text{Sign-Ext}(imm) \ll 2)$$

$$\text{取指} = 200ps \quad PC+4: 70ps$$

$$\text{Sign-Ext} = 15ps$$

$$\text{7-4s} = 10ps$$

$$(PC+4) + (\text{Sign-Ext}(imm) \ll 2) = 70ps$$

$$\text{MUX} = 20ps \quad (\text{送相对地址给 PC+4})$$

$$200 + 15 + 10 + 70 + 20 = 315ps$$

以 beq 为例

4.4.3 分支地址计算 latency 和无条件一样，为 315ps

<, >, = 等

运算数

对于条件比较：PC 取指 200ps，读寄存器 90ps，ALUSrc 20ps，ALU 90ps

$$\text{ALU zero} \rightarrow \text{PCSrc MUX} = 20ps \quad 200 + 90 + 20 + 90 + 20 = 420ps$$

$$\max(420, 315) = 420ps$$

4.4.4 采用PC相对寻址的指令, 如 beq 与 bne

4.4.5 对于R型, lw, sw 此类指令不需要大修, 无关键路径

对于PC有条件相对跳转, 由先前计算, 关键路径为比较寄存器而非寻址
故只有PC无条件相对跳转, 大修指令会位于关键路径。

4.4.6 对于add指令, 关键路径延迟都比 beq 短 - 故考虑 beq

对 beq, 决定其周期所核心是寄存器比较 $I\text{Mem} \rightarrow \text{Regs} \rightarrow \text{ALU}$
 $200 + 20 + 90 + 90 = 400\text{ps}$

而地址计算为 $I\text{Mem} + \text{Sign Ext} + \text{Left Shift} + \text{Add} = 200 + 15 + 10 + 70 = 295\text{ps}$

$400 - 295 = 105\text{ps}$ 故当该单元延迟增加超过 105ps
会使得目标地址计算变为关键路径,
整个时钟周期变长