

4.10 本练习题将考查资源冒险、控制冒险和指令集体系结构设计如何影响流水线的执行。本练习题中的问题涉及下面的 MIPS 代码片段

```
sw r16,12(r6)
lw r16,8(r6)
beq r5,r4,Label # Assume r5!=r4
add r5,r1,r4
slt r5,r15,r4
```

假定每个流水级的延迟如下：

IF	ID	EX	MEM	WB
200ps	120ps	150ps	190ps	100ps

4.10.1 [10] <4.5> 假设所有的分支都被正确预测（控制冒险完全被消除）且没有使用延迟时间槽，并且只有一个存储器（既存储指令又存储数据）。如果一个时钟周期内同时取指和取数据就会发生结构冒险。为保证前进，该冒险必须始终以有利于取数指令的方式解决。该指令序列在仅有一个存储器的五级流水线中执行的总时间是多少？我们知道插入 nop 指令可以消除数据冒险，可以用同样的方法消除这里的结构冒险吗？为什么？

4.10.2 [20] <4.5> 假设所有的分支都被正确预测（控制冒险完全被消除）且没有使用延迟时间槽。如果我们改变存取指令的格式，仅使用寄存器（不含偏移地址）进行寻址，那么这些指令不再需要使用 ALU。结果是 MEM 级和 EX 级可以重叠成一级，整个流水线也就成为四级。改变该代码以适应上述 ISA 的改变。假设这个改变不影响时钟周期，对该指令序列而言，这个改变造成的加速比是多少？

4.10.3 [10] <4.5> 假设在分支时进行阻塞且没有使用延迟时间槽，那么在 ID 级确定分支方向相对于在 EX 级确定分支方向的加速比是多少？

4.10.4 [10] <4.5> 在给定的流水级延迟下，重做练习题 4.10.2，考虑可能的时钟周期变化。如果 EX 级和 MEM 级重叠起来，它们的大部分工作可以并行执行。这样重叠后的 EX/MEM 级的延迟是原来两级的较大者，不能并行工作时延迟还要再加 20ps。

4.10.5 [10] <4.5> 在给定的流水级延迟下，重做练习题 4.10.3，考虑可能的时钟周期变化。假设分支方向判断从 EX 级移到 ID 级时，ID 级的延迟增加 50%，而 EX 级的延迟减少 10ps。

4.10.6 [10] <4.5> 假设在分支时进行阻塞且没有使用延迟时间槽，如果 beq 指令的地址计算移到 MEM 级，时钟周期将变为多少？该指令序列的总执行时间将变为多少？加速比是多少？假设分支方向判断从 EX 级移到 MEM 级时，EX 级的延迟减少 20ps，而 MEM 级的延迟不变。

4.10.1	sw	IF	ID	EX	MEM	WB	
	lw		ID	EX	MEM	WB	
	beq			ID	EX	MEM	WB
	add			stall	stall	ID	ID --
	slt						ID ID --

由于 sw 和 lw 用了存储器，需 stall

因此总周期应该是 $5+1+5=11$ cycles. $11 \times 200 = 2200 \text{ ps}$

不能通过加 nop 消除冒险, 因为 nop 指令也需要 IF, 必须硬件处理.

4.10.2 无控制冒险, 未变更前应为 $5+4=9$ cycles

变更后, 周期数 = 指令数 + (级数 - 1) = $5 + (4 - 1) = 8$ cycles

加速 $\frac{9}{8} \approx 1.13$

4.10.3 EX级: 需 stall 2 cycles

ID级: stall 1 cycle

加速 $\frac{9+2}{9+1} \approx 1.1$

4.10.4 对于原来5级: $9 \times 200 \text{ ps} = 1800 \text{ ps}$

对于4级, 新时钟周期: $190 + 20 = 210 \text{ ps}$

加速 $\frac{200 \times 9}{210 \times 8} \approx 1.07$

4.10.5

EX级延迟: 135 ps

ID级延迟: 180 ps

但未改变时钟周期

加速保持不变, 仍为 1.1

4.10.b 时钟周期仍为 200ps

但若延迟到 M68000 才知道, 需等待 stall - 4 cycle

$$\text{因延迟而 stall} = \frac{(9+2) \times 200\text{ps}}{(4+2+1) \times 200\text{ps}} = \frac{11}{12} \approx 0.92$$