数字电子实验指导书

郑 州 大 学（电工电子中心）

扫描全能王 创建

实验一　集成逻辑门电路及其应用

一、实验目的

（1）熟悉数字逻辑实验箱中各种装置。如数据开关（简称开关）、逻辑开关（单脉冲发生器）、连续脉冲发生器、发光二极管信号灯等。

（2）测试与非门、反相器、三态门电路的逻辑功能。

（3）学习与非门、反相器、三态门组成的应用电路并测试其功能。

二、实验原理

（1）**集成逻辑门电路**。图 1－1 给出了几种集成门电路的管脚排列图，其中图中给出的是 TTL 系列 4 输入端双与非门 74LS20、2 输入 4 与非门 74LS00、六反相器 74LS04 和三态门 74LS125。

与非门的逻辑函数式：$Y=\overline{AB}$（二输入）、$Y=\overline{ABCD}$（四输入）。其输入任一个为低电平 0，输出为高电平 1，只有所有输入为高电平 1，输出才为低电平 0。对于 TTL 逻辑电路，输入端如果悬空可看做逻辑 1，而对于 MOS 逻辑门电路，输入端不允许悬空，这是由于 MOS 电路输入阻抗很高，受外界电磁场干扰影响大，会破坏正常的逻辑功能，因此使用时一定要注意。一般常把多余的输入端接高电平或者和一个有用输入端连在一起。




图1－1　集成逻辑门

（2）**用与非门组成其它逻辑门电路的原理：**

①组成或门电路。根据摩根定理，逻辑表达式为：$Y=A+B=\overline{\overline{A+B}}=\overline{\overline{A}\cdot\overline{B}}$，因此可用三个与非门构成或门，如图 1－3 所示。

②组成或非门电路。逻辑表达式为：$Y=\overline{A+B}$，根据摩根定理可写成 $Y=\overline{A}\cdot\overline{B}=\overline{\overline{\overline{A}\cdot\overline{B}}}$，因此可用四个与非门构成或非门，如图 1－4 所示。

③组成异或门电路。由表达式可知用四个与非门可组成异或门，如图 1－5 所示。逻辑表达式为：$Y=A\oplus B=\overline{A}B+A\overline{B}=\overline{\overline{\overline{A}B+A\overline{B}}}=\overline{\overline{\overline{A}B}\cdot\overline{A\overline{B}}}=\overline{A\cdot\overline{AB}\cdot B\cdot\overline{AB}}$。

（3）反相器。反相器除了实现输入输出的反相功能外，还广泛用作驱动器（或缓冲器）

扫描全能王 创建

以提高带负载能力。另外还常用来组成单一频率的脉冲发生器。图 1－6 示，是用反相器组成的多谐振荡器，输出矩形波的频率 $f=\frac{1}{T}=\frac{1}{2.2RC}$。

(4) 三态门。74LS125 芯片的选通端（又称使能端）$\overline{E_N}$ 为低电平有效，即 $\overline{E_N}$ =0 时，Q =A； $\overline{E_N}$ =1 时输出 Q 为高阻态。由于三态门的可控性，所以三态门在计算机电路中得到广泛应用。图 1－7（a)、(b)、(c）是实际应用时的简单电路。其中（a）为多路开关，当 $\overline{E_N}$ = 0 时，L=A_1；当 $\overline{E_N}$ =1 时，L=A_2。(b）为数据双向传输，当 $\overline{E_N}$ =0 时，A_2=A_1 (A_1→A_2)；当 $\overline{E_N}$ =1 时 A_1=A_2。（c）为单向数据传输。

三、实验内容和步骤

（1）与非门逻辑功能测试。从备选器件中选一块二输入端与非门 74LS00（或 74HC00），输入端分别接两个数据开关（开关扳上为 1、扳下为 0），输出端接一个指示灯（LED）。灯亮为 1，灯灭为 0。测试电路如图 1－2 所示。当输入端为下列不同状态时，分别测出输出端的电压（用直流电压表或万用表直流电压挡）及逻辑状态，结果填入表 1－1 中。




图1－2 与非门

表 1－1 与非门功能测试

输入端		输出端 Y	
A	B	电压（V）	逻辑状态
0	0		
0	1		
1	0		
1	1		

（2）利用与非门组成其它逻辑门电路。从备选器件中选择二输入端与非门 74LS00。

①组成或门电路，测试其逻辑功能。测试方法同（1），测试电路如图 1－3 示，测试结果填入表 1－2 中。




图 1－3 或门

表 1－2

输入		输出
A	B	Y
0	0	
0	1	
1	0	
1	1	




图 1－4 或非门




图 1－5 异或门

②组成或非门电路，测试逻辑功能。

测试方法同上，测试电路如图 1－4 所示，测试结果填入表 1－3 中。

扫描全能王 创建

表 1－3

输入		输出
A	B	Y
0	0	
0	1	
1	0	
1	1	

表 1－4

输入		输出
A	B	Y
0	0	
0	1	
1	0	
1	1	

③组成异或门电路，测试其逻辑功能。测试方法同上，测试电路如图 1－5 所示，测试结果填入表 1－4 中。

④反相器的应用。实验电路如图 1－6 示，搭好电路后通电实验，用示波器观察输出波形并测量其频率 f。







图1－6 反相器组成多谐振荡器



(a) 多路开关



(b) 双向传输



(c) 单向传输

图1－7

⑤三态门的应用。

(a) 多路开关测试。实验电路如图 1－7 (a)，A_1、A_2 、$\overline{E_N}$ 分别接开关 K_1、K_2、K_3，输出 L 接指示灯，测试结果填入表 1－5 中。

表 1－5

控制	输入		输出
$\overline{E_N}$	A_1	A_2	L
1	0	1	
0	1	0	

(b) 双向传输。实验电路如图 1－7 (b)，$\overline{E_N}$ 接开关 K_1，A_1 接开关时 A_2 接指示灯，A_2 接开关时 A_1 接指示灯，测试结果填入表 1－6 中。

表 1－6

控制	输入／输出	
$\overline{E_N}$	A_1	A_2
0	1	
0	0	
$\overline{E_N}$	A_2	A_1
1	1	
1	0	

(c) 单向数据传输。实验电路如图 1－7(c)，A、B 、C 分别接开关 K_1、K_2、K_3，x_1 接 0，x_2 接＋5V，x_3 接 1Hz 连续脉冲，输出 L 接指示灯，测试结果填入表 1－7 中。

表 1－7

控制	输 入	输 出
A B C	x_1 x_2 x_3	L
0 1 1	0 1 脉冲	
1 0 1	0 1 脉冲	
1 1 0	0 1 脉冲	

⑥利用四输入与非门和反相器设计一个四人抢答逻辑电路。将设计好的电路做实验。用数据开关 K_1～K_4 作为四位抢答者的手动开关，抢答开关均扳下（处于 0 状态），抢答者答时将自己的开关扳上（处于 1 状态）。四个输出端分别接四个指示灯，抢先者相应指示灯亮。设计参考原理见图 1－8。

⑦图 1－9(a) 为由两个与非门组成的基本 RS 触发器，具有复位(清“0”)和置位(置“1”)功能，当开关 K 置于 1 时 Q=0，K 置于 2 时，Q=1，开关 K 的切换不会引起 Q 端的抖动，常用于做去抖动开关电路。图 1－9(b) 由基本 RS 触发器组成单稳态电路，R 端无触发时 R=1，S=0，Q=1 灯亮，电容 C 经 R 充电，直至 S=1， Q 仍为“1”不变，灯保持一直亮，故称长明

扫描全能王 创建

灯，若负脉冲触发 R 端，灯灭，则 C 放电，直至 S=0。当 R=1（无触发），D 又恢复亮，灯灭时间 T=0.7RC。

四、注意事项

使用 TTL 集成逻辑电路和 CMOS 集成逻辑电路组成组合电路时，若采用同一电源，且电压为+5V 时可直接相连，否则不能直接相连。

五、思考题

用与非门和反相器组成与门、或门、或非门和异或门电路，试画出相应电路图。

六、实验报告要求

（1）整理实验数据，分析功能。

（2）回答下列问题：

①与非门什么情况下输出高电平?什么情况下输出低电平?不用输入端应如何处理？

②或非门什么情况下输出高电平?什么情况下输出低电平?不用输入端应如何处理？

③与非门可作反相器用，为什么还要用专用反相器？

④举出其它型号三态门的例子，并简述原理。

（3）简述抢答电路的原理。

实验二　异或门、全加器及其应用

一、实验目的

（1）熟悉异或门的功能，并用它组成其它组合逻辑电路。

（2）测试全加器电路，并用它组成其它组合逻辑电路。

二、实验原理

(1) 异或门及其应用。四异或门 74LS86 管脚排列图，如图 2－1 所示。利用异或门可组成半加器（图 2－2）和半减器（图 2－3），也可以组成奇偶校验电路和原码/反码发生器。

根据异或门的功能，由它组成的半加器电路其输出的是 A、B 之和 S 及向高一位的进位信号 C，表达式为：$S=A\oplus B$、C = A·B。

同样由分析可知，半减器电路输出是两个数 A、B 之差 D 及向高一位的借位 C_i，表达式为：$D=A\oplus B$、$C_i=\overline{A}B$。




图2－1 74LS86管脚排列图




图2－2 半加器




图2－3 半减器

(2) 全加器及应用。图 2－4 给出是四位二进制全加器 74LS83 和 74LS283 管脚排列图；图 2－5 给出的是 74LS83 和 74LS283 的内部结构逻辑图。利用此器件可组成加法器、减法器以及代码转换电路。做减法器时，其中 B 端可送入反码。

表 2－1


输入		输出	
A	B	D	C_i
0	0		
0	1		
1	0		
1	1		

三、实验内容和步骤

（1）测试由异或门组成的半减器的功能。

扫描全能王 创建

按图 2－3 搭好电路，其中异或门从 74LS86 中任选一个，与门和反相器从 74LS00 中任选三个来组成。A、B 分别接两个开关 K_1、K_2，输出 D 和 C_i 分别接两个指示灯。测试结果填入表 2－1 中。







图2－4 管脚排列图






图2－5 内部逻辑图

（2）由异或门组成原码/反码发生器。按图 2－6 搭好电路，D_4～D_1 分别接开关 K_4～K_1，输出 Y_4～Y_1 分别接四个指示灯。控制端 M 接一个开关，按表 2－2 中的顺序测试。




图2－6




图2－7

表 2－2

控制端	D_4	D_3	D_2	D_1	Y_4	Y_3	Y_2	Y_1
M=0	0	0	0	0				
	0	1	0	1				
	1	1	0	0				
	1	1	1	1				
M=1	0	0	0	0				
	0	1	0	1				
	1	1	0	0				
	1	1	1	1				

表 2－3

ABCD	数码中含 1 的个数	指示灯亮否
1000		
0110		
1101		
0001		
1100		
0111		
0011		
1001		
1010		

（3）用异或门组成一个奇偶校验器。如图 2－7 示，A、B、C、D 分别接四个数据开关，输出接指示灯。该电路的逻辑功能是：当 A、B、C、D 中 1 的个数为奇数时指示灯亮，将测试结果填入表 2－3 中。

（4）全加器功能测试。按图 2－5 搭电路（用 74LS83 或 74LS83 的逻辑图），其中 A_4～A_1 分别接数据开关 K_4～K_1，B_4～B_1 分别接 K_5～K_8，F_4～F_1 分别接四个指示灯，C_4 接一个指示灯，C_0 接 V_{CC} 或 GND，扳动各开关，使被加数和加数分别为不同值时，观察输出及进位情况，结果填

扫描全能王 创建

入表 2－4 中。

表 2－4

低位数的进位	被加数	加数	和	向高位进位
C_0	$A_4A_3A_2A_1$	$B_4B_3B_2B_1$	$F_4F_3F_2F_1$	C_4
0				
0				
0				
0				
1				
1				
1				
1				

（5）利用全加器和异或门组成一个四位加法器/减法器。按图 2－8 搭电路，用数据开关做数码输入，M 为工作方式控制，将测试结果填表 2－5。

注意：由于接线较多，应把接线排列整齐，连线不可太长，输出端接指示灯时，应按从高到低顺序排列，以便于观察。

（6）利用全加器设计一个代码转换电路。将 8421 码转换为余 3 码，将测试结果填入表 2－6 中。

要求：用 74LS83 不增加其它器件。设计参考图如图 2－9 所示。

表 2－5

M	A_4 A_3 A_2 A_1	D_4 D_3 D_2 D_1	C_0	$F_4F_3F_2F_1$ C_4	功能
0	0 0 0 0	0 0 0 0	0		
0	0 0 1 0	0 0 0 0	0		
0	0 0 0 0	0 0 1 0	0		
0	0 1 0 0	0 0 1 0	0		
0	0 0 1 0	0 1 0 0	0		
0	1 0 0 0	0 0 1 1	0		
0	0 0 1 1	1 0 0 0	0		
0	1 1 1 1	1 1 1 1	0		
1	0 0 0 0	0 0 0 0	1		
1	0 0 1 0	0 0 0 0	1		
1	0 0 0 0	0 0 1 0	1		
1	0 1 0 0	0 0 1 0	1		
1	0 0 1 0	0 1 0 0	1		
1	1 0 0 0	0 0 1 1	1		
1	0 0 1 1	1 0 0 0	1		
1	1 1 1 1	1 1 1 1	1		

四、注意事项

认清器件型号，尤其是电源管脚不能接反。




图2－8 四位二进制数全加/全减




图2－9 参考图

五、思考题

（1）本实验中，为什么做加法运算时全加器的 C_0 接地（0），做减法运算时 C_0 接 $+V_{CC}$？

（2）用异或门和与非门组成一个逻辑电路，使四位二进制数相等时（即四个变量相同）。

扫描全能王 创建

输出为 1，否则为 0。试画出逻辑电路图。

六、实验报告要求

（1）整理实验数据，并对实验结果进行分析讨论。

（2）总结组合逻辑电路的分析和设计方法。

（3）说明实验过程中出现的问题及解决方法。

表 2－6

8421 码				余 3 码			
A	B	C	D	A′	B′	C′	D′
0	0	0	0				
0	0	0	1				
0	0	1	0				
0	0	1	1				
0	1	0	0				
0	1	0	1				
0	1	1	0				
0	1	1	1				
1	0	0	0				
1	0	0	1				

实验三　编码器、译码器及其应用

一、实验目的

（1）熟悉常用中规模集成编码器、译码器的逻辑功能。

（2）熟悉编码器、译码器的位数扩展。

（3）熟悉译码器的应用。

二、实验原理

（1）**编码器**。赋于若干位二进制代码特定含义称为编码，能实现编码功能的逻辑电路称为编码器。按照被编信号的不同特点和要求，编码器分为二进制编码器、二一十进制编码器、优先编码器。常用的优先编码器有中规模（MSI）集成芯片 74LS147 和 74LS148，前者属于二一十进制编码器，将输入 I_0～I_9 编成 Y_0～Y_3 四位 8421BCD 码输出（10－4 线），后者为 8－3 线二进制编码器。它们的输入信号均为低电平有效，输出均为二进制代码的反码，优先级别均为高位到低位递降。现以 74LS148（74148、74LS348）为例简述其功能，管脚排列如图 3－1 示。




图3－1 74LS148管脚排列图

①$\overline{ST}$ 输入使能端。$\overline{ST}=0$ 时允许编码，$\overline{ST}=1$ 禁止编码，输出 $\overline{Y_2}\ \overline{Y_1}\ \overline{Y_0}=111$。

②$\overline{Y_S}$、$\overline{Y_{EX}}$ 输出使能端。

$\overline{Y_S}$ 是选通输出端。主要用于多个编码器电路的级联控制。当优先级别高的编码器允许编码，但无输入申请时 $\overline{Y_S}=0$，允许级别低的相邻编码器工作。否则，$\overline{Y_S}=1$，禁止相邻级别低的编码器工作。级联应用时，高位片的 $\overline{Y_S}$ 端与低位片的 $\overline{ST}$ 连接。


$\overline{Y_{EX}}$ 输出标志位（优先扩展输出端）。$\overline{Y_{EX}}=0$ 表示 $\overline{Y_2}\ \overline{Y_1}\ \overline{Y_0}$ 是编码输出，$\overline{Y_{EX}}=1$ 无编码输出，以区别无输入申请和 $\overline{I_0}$ 有申请其它无申请时，输出 $\overline{Y_2}\ \overline{Y_1}\ \overline{Y_0}$ 状态相同的情况。级联应用时可作输出位的扩展端。

（2）**译码器**。译码与编码过程相反，就是把特定含义的二进制代码翻译出来，实现译码操作的电路称为译码器。中规模的集成译码器分为三类：二进制译码器，如 2－4 线译码器 74LS139，3－8 线译码器 74LS138，二一十进制译码器 74LS145 等；七段驱动显示译码器，如配共阴极 LED 数码管 74LS48(或 74LS248)，配共阳极 LED 数码管 74LS47(74LS247)等。图 3－2 分别示出芯片 74LS139、74LS138 的管脚排列图。

74LS139 只有一个输入选通控制端 $\overline{G}$，$\overline{G}=0$ 时，进行译码操作，$\overline{G}=1$ 时，禁止译码。

扫描全能王 创建

而 74LS138 有三个选通控制端 G_1、$\overline{G}_{2A}$、$\overline{G}_{2B}$，$G_1=1$ 时 $\overline{G}_{2A}$、$\overline{G}_{2B}$ 两端均为 0 时，译码器工作。利用输入选通控制端，不但使用灵活，而且便于译码器扩展，如 2－4 线可扩展为 3－8 线，3－8 线可扩展为 4－16 线等。



(a) 2－4线译码器74LS139管脚图　　(b) 3－8线译码器74LS138管脚图

图3－2

三、实验内容及步骤：

（1）逻辑功能测试。

① 编码器 74LS148 功能测试，按图 3－1 搭接线路。

输入：$\overline{ST}$、$\overline{I_7}\sim\overline{I_0}$ 分别接数据开关 $K_1\sim K_9$。

输出：$\overline{Y_2}\sim\overline{Y_0}$、$\overline{Y_S}$、$\overline{Y}_{EX}$ 分别接 LED 指示灯。

电路搭接好后，检测无误，加入电源，并将测试结果填入表 3－1。

表 3－1

输入									输出				
$\overline{ST}$	$\overline{I_7}$	$\overline{I_6}$	$\overline{I_5}$	$\overline{I_4}$	$\overline{I_3}$	$\overline{I_2}$	$\overline{I_1}$	$\overline{I_0}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y}_{EX}$	$\overline{Y_S}$
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1					
0	1	1	1	1	1	1	1	0					
0	1	1	1	1	1	1	0	x					
0	1	1	1	1	1	0	x	x					
0	1	1	1	1	0	x	x	x					
0	1	1	1	0	x	x	x	x					
0	1	1	0	x	x	x	x	x					
0	1	0	x	x	x	x	x	x					
0	0	x	x	x	x	x	x	x					

② 译码器 74LS138 功能测试，按图 3－2（b）搭接线路。

输入：G_1、G_2（将 $\overline{G}_{2A}$、$\overline{G}_{2B}$ 连接一起作为 G_2）、A_2、A_1、A_0 分别接开关 $K_1\sim K_5$。

输出：$\overline{Y_7}\sim\overline{Y_0}$ 分别接 LED 指示灯。

电路搭接好后，检测无误，加入电源，将测试结果填入表 3－2。

（2）扩展功能测试。

①用两片 74LS148 适当连接，将 8－3 线优先编码扩展为 16－4 线编码器。实验电路图如

扫描全能王 创建

图 3－3 示，输出 $L_3=\overline{Y_{S2}}$、$L_2=\overline{\overline{Y_{21}}\cdot\overline{Y_{22}}}$、$L_1=\overline{\overline{Y_{11}}\cdot\overline{Y_{12}}}$、$L_0=\overline{\overline{Y_{01}}\cdot\overline{Y_{02}}}$ 均以原码形式。

输入：A_{15}～A_0 分别接开关 K_1～K_{16}。

输出：L_3～L_0、Y_E 分别接指示灯（LED）。

电路搭接好后，检测无误，加入电源，并将测试结果填入自制表格中。

表 3－2

输入					输出							
G_1	G_2	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
x	1	x	x	x	1	1	1	1	1	1	1	1
0	x	x	x	x								
1	0	0	0	0								
1	0	0	0	1								
1	0	0	1	0								
1	0	0	1	1								
1	0	1	0	0								
1	0	1	0	1								
1	0	1	1	0								
1	0	1	1	1								




图3－3 16－4线编码器

②利用 2－4 线译码器 74LS139 组成 3－8 线译码器。实验电路如图 3－4 示。

输入：I_2～I_0 分别接开关 K_1～K_3。

输出：L_7～L_0 分别接指示灯（LED）。

电路搭接好后，检测无误，加入电源，并将测试结果填入自制表格中。




图3－4 2－4线译码器的扩展

（3）3－8 线译码器 74LS138 的应用举例。

74LS138 应用广泛，除译码外还可做为函数发生器和数据分配器。

①用 74LS138 组成数据分配器（亦称多路分配器）。数据分配器是单路输入，多路输出的逻辑电路，其功能是：在地址选择端的控制下，将单路输入数据分配到不同的输出数据通道上。实验电路图如图 3－5 示。

输入：G_1 接 1Hz 左右连续脉冲或单次触发脉冲，A_2～A_0 分别接开关 K_1～K_3。

输出：L_7～L_0 分别接指示灯（LED）。

扫描全能王 创建

电路搭接好后，检测无误，加入电源，并将测试结果填入自制表格中。

②用 3－8 线译码器和 74LS20 组成一位全加器。实验电路如图 3－6 示。

输入：A_i、B_i、C_{i-1}分别接开关 K_1～K_3

输出：S_i、C_i分别接指示灯（LED）。

电路搭接好后，检测无误，加入电源，并将测试结果填入自制表格中。




图3－5 多路输出分配器




图3－6 3－8线译码器组成一位全加器

四、注意事项

（1）认清芯片型号及管脚排列，防止弄错。

（2）连接导线时，确定每根导线都是好的后，再连接。

（3）注意 74LS148 的优先级别。

五、思考题

（1）原码输出与反码输出有何区别，用两片 74LS148 组成 16－4 线优先编码器时，输出 L_3～L_0、Y_E均以反码形式输出，试写出逻辑表达式，其中 Y_E的含义是什么？

（2）用两片 74LS138 可扩展为 4－16 线译码器，试画出逻辑电路图

六、实验报告要求：

（1）整理实验数据，并对实验结果进行分析讨论。

（2）说明实验过程中出现的问题及解决方法。

（3）总结编码器、译码器位数扩展的分析方法和设计方法。

（4）完成思考题。

实验四　数据选择器及应用


一、实验目的

（1）熟悉数据选择器的功能。


（2）熟悉数据选择器的扩展方法。

（3）熟悉数据选择器在实际中的应用。

二、实验原理



(a) 74LS151引脚图



(b) 74LS153引脚图

图4－1

数据选择器又称多路开关，它是多路输入单路输出的组合逻辑电路。在地址选择信号的

扫描全能王 创建

控制下，从多路数据中选择一路数据作为输出信号。常用的中规模集成数据选择器，有八选一芯片 74LS151(或 74LS251)，和双四选一芯片 74LS153 等，它们都有一个选通（或使能）控制端 $\overline{E}$（或 $\overline{S}$），$\overline{E}=0$ 时芯片工作，$\overline{E}=1$ 时禁止工作。芯片引脚如图 4－1 示。

表 4－1

控制	输入		输出
$\overline{E}$（$\overline{S}$）	A_1	A_0	Y 与 D 的关系
1	x	x	
0	0	0	
0	0	1	
0	1	0	
0	1	1	

由引脚图可见 74LS151 有两个互补的输出 Y、$\overline{Y}$。74LS153 双四选一选择器共用一组地址选择(A_1、A_0)。根据数据选择器输出与输入及地址选择变量的关系式 $Y=\sum_{i=0}^{2^n-1}m_iD_i$，它们的输出表达式分别为：$Y=\sum_{i=0}^{7}m_iD_i$ 和 $Y=\sum_{i=0}^{3}m_iD_i$，其中 m_i 为地址变量的最小项，n 为地址变量的个数。

数据选择器用途比较广泛，除作为多路数据开关实施数据传输外还可用做逻辑函数发生器。

三、实验内容及步骤

（1）基本功能测试。从 74LS153 中选其中一块四选一选择器，搭接实验电路如图 4－2 示。其中 A_1、A_0 分别接开关 K_1、K_2，D_3～D_0 分别接开关 K_3～K_6，Y 接指示灯。控制开关，观测输出 Y 与数据输入端 D_i（i=0、1、2、3）的关系。结果填入表 4－1 中。




图4－2




图4－3 八选一数据选择器逻辑图

（2）数据选择器的扩展 。

用 74LS153 双四选一数据选择器扩展为八选一数据选择器，利用选通控制端很容易实现扩展。图 4－3 示出其扩展电路图。由图可知该电路有 74LS153 和 74LS00 组成。

当 $A_2=0$ 时，$1\overline{E}=0$，$2\overline{E}=1$，(2)片禁止，(1)片选通，则 $Y=1Y+2Y=1Y=D_3m_3+D_2m_2+D_1m_1+D_0m_0$。

当 $A_2=1$ 时，$1\overline{E}=1$，$2\overline{E}=0$，(1)片禁止，(2)片选通，则 $Y=1Y+2Y=2Y=D_7m_7+D_6m_6+D_5m_5+D_4m_4$。

按图搭好电路，A_2、A_1、A_0、D_7～D_0 分别接开关 K_1～K_{12}，输出 Y 接指示灯。控制开关，观测 Y 与 D_i 的关系，列表并记录。

（3）应用举例。

扫描全能王 创建

①利用数据比较器把并行输入的二进制数变成串行输出的二进制数。实验电路如图 4－4 所示。其中 A_1、A_0 分别接开关 K_1、K_2，输出 1Y、2Y 分别接开关指示灯，将两个四位二进制数 1011 和 1100 分别并行接到输入端 $1D_0$～$1D_3$ 和 $2D_0$～$2D_3$（各用四个开关设置），控制 K_1、K_2 使 A_1、A_0 分别为 00、01、10、11，观测 1Y 和 2Y 的数据变化，将结果记入表 4－2 中。




图4－4 并行输入变串行输出电路

表 4－2

A_1 A_0	$1D_3 1D_2 1D_1 1D_0$ ($2D_3 2D_2 2D_1 2D_0$)	1Y 2Y
0 0	1 0 1 1 (1 1 0 0)	
0 1		
1 0		
1 1		




图4－5 数据选择器组成逻辑函数发生器

表 4－3

A B C	Y
0 0 0	
0 0 1	
0 1 0	
0 1 1	
1 0 0	
1 0 1	
1 1 0	
1 1 1	




图4－6 串行码比较器

表 4－4

	第一组数	第二组数
A	0 1 1 1	
B	1 0 1 0	
Q_1		
Q_2		

②利用数据比较器组成逻辑函数发生器。由数据选择器输出的表达式 $Y=\sum_{i=0}^{2^n-1} m_i D_i$，可知当 D_i 为逻辑常量（0 或 1），且逻辑函数式中变量个数与地址变量个数相等时，输出

扫描全能王 创建

$Y=\sum_{i=0}^{2^n-1}m_iD_i$ 成为标准与函数式。如果要求逻辑函数变量个数多于地址变量个数，则输入数据 D_i 端不能全接逻辑常量，某些 D_i 端接某一个常量，或者采用其它措施，实验电路如图 4－5 示。按图搭接电路，其中 A、B、C 分别接开关，Y 接指示灯，并将测试结果填入表 4－3 中。

③利用数据选择器和 D 触发器组成串行数码比较器。电路如图 4－6 示。

D 触发器采用双 D 触发器 74LS74（参看触发器实验）。按图搭接好电路，其中 $\overline{R_d}$ 接一个开关，作为清 0 端用，CP 端接单次触发脉冲（实验箱中逻辑开关），Q_1、Q_2 分别接指示灯 L_1、L_2，A、B 控制开关分别接数据开关，将两个二进制数 A(0111)、B(1010)，分别从低位到高位（每次一位）串行输入到 A_1、A_0 端，逐位进行比较。若 A>B，则 $Q_1=1$（L_1 灯亮）；若 A<B，则 $Q_2=1$（L_2 灯亮）；若 A=B，则 $Q_1=Q_2=0$（L_1、L_2 均不亮）。实验者可另设第二组四位二进制数进行比较数据，测试结果填入表 4－4 中。

四、注意事项

（1）四位二进制数用四个开关设置。单次触发脉冲采用逻辑开关（四个按钮）的任一个按钮的任一个插孔（每个按钮两个插孔）。

（2）做串行数码进行比较时，开始就将触发器先清 0，且每输入一组数据后，触发器清一次 0，在输入数据时，每输入一位数触发一次。

五、思考题

（1）用八选一数据选择器 74LS151 扩展为十六选一数据选择器，要用几块芯片，试画出逻辑电路图，并列出真值表。

（2）用双四选一数据选择器构成含有四个变量的逻辑函数发生器，如实现函数 $Y=\overline{A}BCD+A\overline{B}\cdot\overline{C}\cdot\overline{D}+AB\overline{C}D+A\overline{B}CD$，试画出逻辑电路图。

六、实验报告要求

（1）整理好实验数据，分析讨论实验过程中出现的问题和解决办法。

（2）完成思考题

实验五　组合逻辑电路设计（1）

一、实验目的

（1）熟悉组合逻辑电路的一般设计方法。

（2）掌握用小规模集成芯片进行组合逻辑电路的设计方法。

（3）掌握组合逻辑电路的调试方法，用实验验证设计结果。

二、设计任务和要求

（1）设计课题①：某化工厂由三个车间和一个自备发电站，站内有两台自备发电机 M 和 N，N 的发电能力是 M 的二倍，若一个车间开工，启动 M 就可以满足要求，若两个车间开工，启动 N 就可以满足要求，若三个车间开工，启动 M 和 N 才能满足要求。要求用 74LS86 和 74LS00 各一片实现。

（2）设计课题②：设计一个可逆四位码变换器，在控制信号 C=1 时，将输入的 8421 码转换为格雷码（Gray），C=0 时，将格雷码转换为 8421 码输出。要求用 74LS86 和 74LS00 实现。

三、设计过程

（1）预习组合逻辑电路的有关章节，查阅所用集成芯片的引脚排列及功能。

（2）根据课题要求，把具体问题进行逻辑抽象（即设计输入、输出、逻辑变换和逻辑常量），列出功能表（或真值表），化简变换（根据具体情况而定）后，写出用给定芯片实现功

扫描全能王 创建

能要求的逻辑表达式，画出逻辑图。上述步骤和内容在实验前完成。

四、安装调试

在安装电路前，检查连接导线是否完好，测试所用集成芯片功能完好后，再搭接电路，安装时必须断开实验箱中的电源，检查安装无误后方可通电测试。在调试过程中，应该先局部后整体，发现问题及时排除。

五、实验报告要求

（1）每位同学必须独立完成设计，按格式要求预先写好预习报告，实验前经教师检查，合格后方可进行实验。

（2）分析讨论测试过程中，出现的问题及解决方法。

（3）整理好测试数据，画出经验证实现要求功能的原理图。

实验六　组合逻辑电路设计（2）

一、实验目的

熟练掌握组合逻辑电路的调试方法，用实验验证设计结果。

二、设计任务和要求

（1）设计课题①：设计一个码制转换电路。要求将四位二进制代码(8421)，转换为 8421BCD 码，用 74LS83 和 74LS00 实现。

（2）设计课题②：设计一个多路输出的函数发生器。要求实现 $F_1=m_0+m_2+m_4+m_6$，$F_2=m_1+m_3+m_5+m_7$，用 74LS138 和 74LS20 实现。

设计过程，安装调试，实验报告要求参照组合逻辑电路设计（1）。

实验七　组合逻辑电路设计（3）

一、实验目的

（1）熟悉用中规模集成芯片进行组合逻辑电路的设计方法。

（2）熟练掌握组合逻辑电路的调试方法，用实验验证设计结果。

二、设计任务和要求

（1）设计课题①：设计一个二进制数乘法器，实现 $D_3D_2D_1\times B_2B_1$ 两个二进制数的相乘。要求用一片 74LS83、74LS04 和两片 74LS00 实现。

（2）设计课题②：设计一个数据判断电路，A、B、C、D 代表四位二进制代码，X=8A+4B+2C+D。当 $7\leqslant X\leqslant 15$ 时，输出 Y＝1，否则 Y=0。要求用 74LS153 和 74LS00 实现。

步骤三、四、五与前面设计实验相同，不再赘述。

实验八　触发器

一、实验目的

（1）熟悉集成 JK 触发器、D 触发器功能测试方法。

（2）熟悉由 JK 触发器、D 触发器构成时序电路的方法。

（3）进一步熟悉用示波器观察脉冲波形的方法。


二、实验原理

触发器是构成各种时序电路的基本逻辑单元，而 JK 触发器，D 触发器是常用的触发器。


（1）JK 触发器。

图 8－1 所示为 TTL 系列 JK 触发器 74LS76 和 74LS112 的管脚图。

扫描全能王 创建



图（a）74LS76



图（b）74LS112

图8－1 JK触发器

表 8－1 给出了 JK 触发器的真值表（功能表），在 CP 作用下，其特征方程为：$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$，两者区别只是管脚排列不一样。

（2）D 触发器的功能。

图 8－2 所示为 D 触发器的管脚图。表 8－2 给出 74LS74 的真值表。由真值表可知 74LS74 的异步置数端 $\overline{S}_d$、$\overline{R}_d$ 为低电平有效，CP 上升沿触发，其特征方程为 ：$Q^{n+1}=D$。




图8－2 D触发器74LS74

上述 JK 触发器和 D 触发器只有在需要预置数时才使置 1 或置 0 端有效，其它情况应使其处于无效状态。

（3）JK 触发器、D 触发器构成翻转型（T′）触发器。

翻转型触发器是指来一个 CP 脉冲，触发器的状态变化一次，在 CP 作用下，触发器状态与现态的关系满足特征方程 $Q^{n+1}=\overline{Q^n}$。根据 JK 触发器和 D 触发器的真值表可知：JK 触发器，当 J=K=1 时，$Q^{n+1}=\overline{Q^n}$，构成电路如图 8－3 所示。

D 触发器，当 $D=\overline{Q^n}$ 时，满足 $Q^{n+1}=\overline{Q^n}$，构成电路如图 8－4 所示。

（4）单稳态触发器。

一般的触发器具有两个稳态（又称双稳态电路），单稳态触发器只有一个稳态和一个暂稳态，无触发时 Q 端处于一

表 8－1　74LS76（74LS112）JK 触发器真值表

输入					输出	
$\overline{S}_d$	$\overline{R}_d$	CP	J	K	Q_{n+1}	$\overline{Q}_{n+1}$
0	1	×	×	×	1	0（置 1）
1	0	×	×	×	0	1（置 0）
0	0	×	×	×	1	1（不定）
1	1	↓	0	0	Q_n	$\overline{Q}_n$
1	1	↓	0	1	0	1（为 0）
1	1	↓	1	0	1	0（为 1）
1	1	↓	1	1	$\overline{Q}_n$	$\overline{\overline{Q}_n}$（翻转）
1	1	↑	×	×	Q_n	$\overline{Q}_n$（不变）

表 8－2　74LS74 真值表

输入				输出		
$\overline{S}_d$	$\overline{R}_d$	CP	D	Q_{n+1}	$\overline{Q}_{n+1}$	
0	1	x	x	1	0	
1	0	×	×	0	1	
0	0	×	×	1	1	（不定）
1	1	↑	1	1	0	1
1	1	↑	0	0	1	0
1	1	↓	×	Q_n	$\overline{Q}_n$	保持

扫描全能王 创建

个稳定状态(低电平或高电平),触发后Q转换到另一个暂稳态(低电平或高电平),经历一段时间以后,又自动返回到原始稳态。

暂稳态的时间由外接RC元件的时常数决定。广泛用来做为延时、定时、整形电路。集成单稳态触发器,根据电路内部结构分为非重(再)触发和可重触发两类,非重触发的单稳态触发器常见产品有74LS121,可重触发单稳态触发器常见产品有74LS123、74LS221(双单稳态触发器),引脚排列如图8-5,功能表如表8-3和8-4。




图8-3





图8-4

74LS121有两个负跳变触发端A_1、A_2和一个正跳变触发端B,其中B端有施密特电路的功能,对触发脉冲中边沿要求不苛刻,但对触发电平有要求,一般触发电平U≥1.2V。74LS123有一个负跳变触发端A和一个正跳变触发端B,并带有复位端(或清0端)CLR(R_d)。非重触



图(a) 74LS121单稳态触发器　　图(b) 74LS123双可重单稳态触发器

图8-5 单稳态触发器


发和可重触发的区别是:前者触发一次,输出端Q($\overline{Q}$)的脉冲宽度(高电平持续时间或低电平持续时间)$t_w=0.7R_{ext}\cdot C_{ext}$,然后自动返回低电平(或高电平),如图8-6(a)示。而可重触发可以连续触发两次,$t_w=t_{w1}+T$,其中$t_{w1}=0.45R_{ext}\cdot C_{ext}$,T为触发脉冲周期,如图8-6(b)示,$R_{ext}$、$C_{ext}$为外接定时阻容元件。由于输出脉冲宽度(暂稳态持续时间)由外接R_{ext}、C_{ext}决定,改变R、C值,便改变了输出脉冲宽度,一般C_{ext}取值在10pF~10μF范围,R_{ext}取值在1.4K~40K范围。

表8-3　74LS121功能表

输入			输出	
A_1	A_2	B	Q	$\overline{Q}$
0	x	1	0	1
x	0	1	0	1
x	x	0	0	1
1	1	x	0	1
1	↓	1	⊓	⊔
↓	1	1	⊓	⊔
↓	↓	1	⊓	⊔
0	x	↑	⊓	⊔
x	0	↑	⊓	⊔

表8-4　74LS123功能表

输入			输出	
CLR	A	B	Q	$\overline{Q}$
0	x	x	0	1
x	1	x	0	1
x	x	0	0	1
0	x	↑	⊓	⊔
1	↓	1	⊓	⊔
↑	0	1	⊓	⊔



图(a) 非可重触发输入输出波形　　图(b) 可重触发输入输出波形

图8-6

三、实验内容和步骤

(1) 测试JK触发

扫描全能王 创建

器功能。74LS76 （或 74LS112）JK 触发器中 $\overline{S}_d$、$\overline{R}_d$ 和 J、K 分别接数据开关，CP 端接单脉冲触发（逻辑开关），Q、$\overline{Q}$ 端分别接指示灯进行测试。测试结果填入自制表格（参看表 8－1）。

（2）测试 D 触发器功能。74LS74 D 触发器中 $\overline{S}_d$、$\overline{R}_d$ 和 D 分别接数据开关，CP 接单脉冲触发，Q、$\overline{Q}$ 分别接指示灯进行测试，测试结果列表填入。




图8－7




图 8－8

（3）用 JK 触发器组成四分频电路（四进制异步加法计数器）。从备选 JK 触发器中任选一片，组成图 8－7 所示电路。使 J、K 端均为高电平，$\overline{S}_d$、$\overline{R}_d$（图中未画出）接高电平 ，Q_1、Q_2 分别接指示灯，CP 接单脉冲触发。观察计数规律。




图8－9




图8－10

（4）用 D 触发器组成四分频电路。从备选 D 触发器中任选一片，组成图 8－9 所示电路（本电路采用 74LS74）。测试方法与 JK 相同。用示波器观察 Q_1、Q_2 与 CP 的对应波形（此时 CP 接连续脉冲且放置 kHz 位置，用双踪输入对照观察波形）。根据观察结果，分析 Q_1、Q_2 与 CP 脉冲的频率关系，并根据图 8－8 给出的 CP 波形画出对应的 Q_1、Q_2 波形。




图8－11

（5）试用 JK 触发器设计一个同步三进制加法计数器。在实验箱上按图 8－10 搭好电路进行测试，根据测试结果，分析功能。

※（6）单稳态触发器应用。

用 74LS123 按图 8－11 搭好电路。

①断开 K_1、K_2，u_{o1} 接一发光二极管（LED 指示灯），CP 接单次触发，观测灯亮的情况。

②接通 K_1、K_2 去掉单次触发脉冲，用示波器观察 u_o 波形，测 t_{w1}、t_{w2}，计算频率。

※（7）八度音产生器。八度音产生器可以模拟乐器的声音，每经过一次 2 分频，则音频

扫描全能王 创建

频率降低一半，也就是下降一个八度音。图 8－12 为简易八度音产生电路，其中反相器 G_1、G_2 组成音频振荡电路，G_3 用来提高电路驱动能力，双 JK 触发器组成一个 4 分频电路（或异步四进制计数器），$\overline{Q_1}$ 对音频时钟信号进行 2 分频，$\overline{Q_2}$ 进行 4 分频，开关每改变一次输出音频声音下降（或上升）八度。




图8－12 八度音产生器

四、注意事项

（1）具有异步置 1、置 0 触发器，在应用时不需要置 1、置 0 或置数完成后进入正常工作时，应使 S、R 端处于无效状态；凡高电平置数有效时应将 S、R 端接低电平，凡低电平有效时应将 S、R 端接高电平。

（2）用示波器双踪显示比较观察两路信号边沿对应关系时，内触发应按（或扳向）CH_2。

五、思考题

（1）若将 JK 触发器的 J、K 端连在一起接低电平，D 触发器的 D 端与 Q 端相连，能否组成翻转触发器？为什么？

（2）JK 触发器要组成异步四进制减法计数，电路应如何连接？若用 D 触发器组成，电路又该如何连接？试画出相应的电路图。

六、实验报告要求

（1）整理实验测试数据、图表并进行简单的分析讨论。

（2）总结在实验中读通数字集成电路功能表的方法和器件的正确使用方法？

实验九　计数器

一、实验目的

（1）熟悉常用中规模集成计数器的功能。

（2）掌握常用中规模集成计数器应用方法。

二、实验原理

所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。

计数器按触发方式分类有同步计数器和异步计数器两种。按计数容量（模数、基数、计数长度）对计数器分类，可分为二进制计数器、十进制计数器、任意进制计数器。按数的增减分，计数器又分成加法计数器、减法计数器和可逆计数器三种。中规模的集成计数器种类、型号比较多，TTL 系列大体上有如下几种：

（1）四位可予置数的同步计数器 74LS160/74LS161/74LS162/74LS163。集成计数器 74LS160/74LS161/74LS162/74LS163 的引脚排列及引脚功能是相同的，如图 9－1 示。

它们的不同之处是 74LS160/74LS162 为 BCD 码加法计数器，74LS160 是异步清 0，74LS162 是同步清 0。74LS161/74LS163 是四位二进制加法计数器，74LS161 是异步清 0，而 74LS163 是同步清 0。所谓异步清 0 是指在清 0 端加有效电平（低电平或高电平），无需时钟作用，就可完成清 0 任务，而同步清 0，是指在清 0 端加有效电平，并且在时钟脉冲触发下才能实现清 0。它们的简化功能表如表 9－1。

扫描全能王 创建

现以 74LS161 为例简述其功能：




图9－1 74LS160/161/162/163引脚排列图

表 9－1 74LS161/74LS163 功能

$\overline{R_d}$	$\overline{L_D}$	P	T	CP	功能
0	×	×	×	×	清 0
1	0	×	×	↑	置数
1	1	1	1	↑	计数
1	1	0	×	×	保持
1	1	×	0	×	保持

注：CP 栏内×表示异步清 0，↑表示同步清 0。

①$\overline{R_d}$ 清零端低电平有效，仅在需要清 0 时，使 $\overline{R_d}=0$，计数器 $Q_3Q_2Q_1Q_0$ 均为 0，否则 $\overline{R_d}=1$。

②$\overline{L_D}$ 送数（置数）端低电平有效，当 $\overline{L_D}=0$，且 $\overline{R_d}=1$ 时，CP 脉冲上升沿，计数器被置数，即 $Q_3Q_2Q_1Q_0 = D_3D_2D_1D_0$，而数据输入 $D_3D_2D_1D_0$，根据需要可设置 0000～1111 间的任何值。

③ P、T 为工作方式控制端，当 $\overline{R_d}=\overline{L_D}=1$ 时，P T=1 1 为加法计数，P T=0 x/x 0 计数器处于保持状态。

④C_0 进位输出端，当计数器计数到最大（$Q_3Q_2Q_1Q_0$=1111）时，C_0=1，否则 C_0=0。利用 C_0 端可以方便芯片连接，实现计数容量扩展。

需要指出的是 74LS161/74LS163，除了具有普通四位二进制加法计数器的功能外，还具有可编程计数器的编程功能，使用灵活方便。编程方法有两种：一种是由计数器的不同输出组合来实现控制计数器模（容量）；另一种是通过改变计数器的予置输入数据来改变计数器的模。既可以从零开始计数，也可以从非零开始计数。




图9－2 74LS190/191引脚排列图

表 9－2

$\overline{C_E}$	$\overline{L_D}$	$\overline{U}$ /D	CP	功能
0	0	×	×	置数
0	1	0	↑	加计数
0	1	1	↑	减计数
1	×	×	×	保持

（2）可逆（加/减）同步计数器 74LS190/74LS191/74LS192/74LS193。

①单时钟加/减法同步计数器（即一个时钟触发端）。74LS190/74LS191 是单时钟四位可逆（加/减）同步计数器。其中 74LS190 为 8421BCD 码十进制计数器，74LS191 为十六进制（即四位二进制）计数器，两者的引脚排列和功能表完全相同，如图 9－2 示，表 9－2 是它的简化功能表。引脚 C_0/B_0 是加/减计数器的进/借位端，当加法计数到最大值，减法计数到零时，产生一个与 CP 脉冲周期相同的正脉冲。而 $\overline{R_C}$ 端是进/借位共用，产生的是与 CP 脉冲低电平时间相等且同步的负脉冲。利用这一特点便于芯片间的连接，进行计数容量扩展。

②双时钟可逆同步计数器。74LS192/74LS193 是双时钟（即两个时钟触发器）四位加/减可予置数的同步计数器，二者的引脚排列和引脚功能一样。不同的是 74LS192 是十进制（8421 码）计数器，而 74LS193 是二进制计数器。

扫描全能王 创建




图9－3 74LS192/193引脚排列图

表 9－3

R_d	$\overline{L_D}$	CP_U	CP_D	功能
1	×	×	×	清 0
0	0	×	×	置数
0	1	↑	1	加计数
0	1	1	↑	减计数
0	1	1	1	保持

图 9－3 是引脚排列图，表 9－3 是它们的简化功能表，两者引脚 $\overline{C_0}$ 、$\overline{B_0}$ 分别为加、减的进位和借位输出端，当加法计数到最大值，减法计数到零时，$\overline{C_0}$ 、$\overline{B_0}$ 分别产生一个负脉冲，其宽度等于时钟脉冲，低电平宽度且与时钟脉冲同步。利用 $\overline{C_0}$ 、$\overline{B_0}$ 可以很方便实现芯片之间的连接，进行计数容量扩展。

（3）异步计数器 74LS90/74LS92/74LS93。

所谓异步计数器，是指组成计数器内各触发器的时钟信号不是外接同一时钟脉冲，因而各触发器不是同时翻转，计数速度慢，74LS90/74LS92/74LS93 均有两个触发端 CP_A、CP_B。其中 74LS90 是二－五－十进制计数器；74LS92 是二－六进制计数器；74LS93 是二－八进制计数器，它们共同特点的是，具有两个时钟 CP_A、CP_B，CP_A和 Q_0组成一位二进制，CP_B和 Q_3、Q_2、Q_1分别组成五、六、八进制计数器，若将 CP_B和 Q_0相连，CP_A输入时钟脉冲，可分别组成十进制、十二进制、十六进制计数器。

三、实验内容及步骤

（1）功能测试。

①测试 74LS161 的功能。实验电路如图 9－4 示。按图搭好电路，其中 $\overline{R_d}$ 、$\overline{L_D}$ 、P、T 及 D_3～D_0分别接开关，CP 接单次触发脉冲（逻辑开关），Q_3～Q_0及 C_0分别接指示灯。测试结果填入表 9－4 中。

表 9－4

控制				输入					输出	
$\overline{R_d}$	$\overline{L_D}$	P	T	D_3	D_2	D_1	D_0	CP	$Q_3Q_2Q_1Q_0$	C_0
0	×	×	×	×	×	×	×	×		
1	0	×	×	1	0	1	0	↑		
1	1	0	×	0	1	1	1	↑		
1	1	×	0	×	×	×	×	↑		
1	1	1	1	×	×	×	×	↑		




图9－4 74LS161实验电路图




图9－5 74LS191实验电路图

※ ②测试 74LS191 的功能。实验电路如图 9－5 示。 其中 $\overline{C_E}$ 、$\overline{U}$/D 及 D_3～D_0分别接开关，CP 接单次触发脉冲（逻辑开关），Q_3～Q_0、C_0/B_0、$\overline{R_C}$ 分别接指示灯。测其置数、加/减计数和保持功能，结果填入自制表格中（仿照表 9－4）。

（2）用集成计数器构成 N 进制计数器。用可编程计数器芯片构成 N 进制计数器，有两种

扫描全能王 创建

方法，一种是从零开始 $0<N<M_{max}$，另一种是从非零开始 $N=M_{max}-M$，其中 M_{max} 为芯片的最大计数模数，M 为予置数。第一种称为复位法，第二种称为置数法。




图9－6 74LS161/74LS191构成十进制加法计数器

①四位二进制计数器构成十进制计数器。实验电路如图 9－6 示，分别按图（a)、(b)、(c)、(d)搭接电路，其中 CP 接单次触发脉冲（或 1Hz 连续脉冲），需要置数的 D_3～D_0 端分别接开关，输出 Q 分别接指示灯，记录测试结果。

②测试异步二－五计数器 74LS90 的逻辑功能。

74LS90 是常用的集成计数器，即可做一位二进制计数器，又可做五进制计数器，而通过不同的外部连接，可组成不同权值 BCD 码计数器。图 10－6 是它的管脚排列图。若 Q_A 连接 CP_B，时钟从 CP_A 输入，输出 Q_D、Q_C、Q_B、Q_A 为 8421BCD 码；若 Q_D 连接 CP_A，时钟从 CP_B 输入，输出 Q_A、Q_D、Q_C、Q_B 顺序为 5421BCD 码。74LS90 分别有两个异步清 0 端 $R_{0(1)}$、$R_{0(2)}$ 和两个置数端 $S_{9(1)}$、$S_{9(2)}$，实验电路如图 10－7 示，其中 $R_{0(1)}$、$R_{0(2)}$ 连接一起接开关（$R_{0(2)}$ 也可以不接，只用 $R_{0(1)}$），$S_{9(1)}$、$S_{9(2)}$ 连接一起接开关（$S_{9(2)}$ 也可以不接，只用 $S_{9(1)}$），Q_3～Q_0 分别接 LED 指示灯。CP_A 或 CP_B 接单次触发脉冲或 1Hz 连续脉冲，分别测试异步清 0 置数功能及 8421BCD 码，5421BCD 码计数功能，并记录之。




图9-7（a) 74LS161构成“12转1”计数器




图9-7(b) 60进制计数器

扫描全能王 创建

②两片芯片组成的 N 进制计数器。图 9－7 分别示出由 74LS161、74LS193 组成的计数器原理图。其中图(a)为"12 转 1"计数器，计数规律为 01－02－03…10－11－12－01－02…符合人们习惯的计数方式。图(b)是 74LS193 组成的 60 进制加法计数器。图（c)、图（d）两片 161 构成的 55 进制计数器。




图9-7（c） 异步清零构成同步55进制加法计数器




图9-7（d） 同步置数构成55进制加法计数器




图10－6 74LS90引脚排列图

③测试异步二－五计数器 74LS90 的逻辑功能。

74LS90 是常用的集成计数器，即可做一位二进制计数器，又可做五进制计数器，而通过不同的外部连接，可组成不同权值 BCD 码计数器。图 10－6 是它的管脚排列图。若 Q_A 连接 CP_B，时钟从 CP_A 输入，输出 Q_D、Q_C、Q_B、Q_A 为 8421BCD 码；若 Q_D 连接 CP_A，时钟从 CP_B 输入，输出 Q_A、Q_D、Q_C、Q_B 顺序为 5421BCD 码。74LS90 分别有两个异步清 0 端 $R_{0(1)}$、$R_{0(2)}$ 和两个置数端 $S_{9(1)}$、$S_{9(2)}$，其中 $R_{0(1)}$、$R_{0(2)}$ 连接一起接开关（$R_{0(2)}$ 也可以不接，只用 $R_{0(1)}$），$S_{9(1)}$、$S_{9(2)}$ 连接一起接开关（$S_{9(2)}$ 也可以不接，只用 $S_{9(1)}$），Q_3～Q_0 分别接 LED 指示灯。CP_A 或 CP_B 接单次触发脉冲或 1Hz 连续脉冲，分别测试异步清 0 置数功能及 8421BCD 码，5421BCD 码计数功能，并记录之。

四、注意事项

(1)利用 74LS161 可构成任意进制计数器，其主要方法有异步清零法及同步置数法。注意 $\overline{Cr}$ 端与 $\overline{L_D}$ 端的用法。

(2)双时钟触发的计数器（如 74LS193）注意 CP_U、CP_D 的连接。

（3）做图 9－7 实验时 CP 端接单次或连续（1Hz）脉冲。

扫描全能王 创建

五、思考题

若构成 4096 进制计数器，需几片 74LS161？

六、实验报告要求

（1）整理实验电路，画出时序状态图和波形图。

（2）总结 74LS161 二进制计数器的功能和特点。

实验十一　移位寄存器及其应用

一、实验目的

（1）通过实验熟悉移位寄存器的应用

（2）学习二进制数码的串并行转换技术。

（3）通过设计和测试熟悉移位寄存器的应用。

二、实验原理

寄存器是用来暂时存放数据或指令等信息的电路。如果存贮的信息在时钟脉冲的控制下向左或向右移动，则这样的电路称为移位寄存器。移位寄存器是由链型连接的触发器构成，每个触发器输出依次连接下一级触发器的控制输入端，所有触发器共用一个时钟脉冲源。移位寄存器有单向和双向移位之分。单向移位寄存器是指在时钟脉冲作用下只能向左（或向右）移动，双向移位寄存器是指既可左移也可右移的寄存器。移位寄存器可以用分立的触发器组成，也可选用集成器件。集成移位寄存器产品较多，但比较典型的有 8 位单向移位寄存器 74LS164 和四位双向移位寄存器 74LS194。

（1）用触发器组成单向移位寄存器。图 11-1 是用双 D 触发器 74LS74 组成的单向右移寄存器，各触发器的 CP 端连在一起受同一 CP 脉冲触发，从左向右依次将触发器的 Q 端与 D 端相连，D_I 作为数据输入端，Q_3 为串行输出端。根据 D 触发器的功能，$Q^{n+1}=D$ 可知，若在 D_I 端输入二进制数码，在 CP 的作用下数据向右移动，经过四个 CP 周期从 Q_3 端输出一个数码。若将 D_I 与 Q_3 相连，可实现循环右移，这时应利用各触发器的置数端（R_D、S_D）将各触发器预先置成某一状态。





图11－1 单向移位寄存器



(a) 引脚排列图　　(b) 逻辑图

图11－2

表 11－1　74LS164 的状态表

$\overline{CR}$	$D_{SA}\cdot D_{SB}$	CP	Q_0^{n+1}	Q_1^{n+2}	Q_2	Q_3	Q_4	Q_5	Q_6	Q_7	注释
0	×	×	0	0	0	0	0	0	0	0	清 0
1	×	0	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_5^n	Q_6^n	Q_7^n	保持 8 位单向移位寄存器
1	1	↑	1	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_5^n	Q_6^n	输入一个 1
1	0	↑	0	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_5^n	Q_6^n	输入一个 0

（2）集成单向移位寄存器（74LS164）。

扫描全能王 创建

图 11－2 所示，(a)、(b)分别是引脚排列图和功能示意图。

D_{SA}、$D_{SB}=D_S$是数码串行输入端，$\overline{CR}$是清 0 端（低电平有效），Q_0～Q_7是数码并行输出端，CP 是时钟脉冲移位操作信号。表 11－1 是 74LS164 的状态表。

由表 11－1 可知，它是一个具有保持清 0 和只有右移的单向移位寄存器。

(3)集成双向移位寄存器。

在计算机中，往往需要将存贮器中的二进制信息向左或向右移动，这就需要具有双向移位功能的器件。

图 11-3 为双向移位寄存器 74LS194A 的引脚图。其中 D_0、D_1、D_2、D_3为并行数据输入端，输出端为 Q_0、Q_1、Q_2、Q_3（既可串行输出，又可并行输出），S_1、S_0为工作式选择，D_{SR}为右移串行数据输入端，D_{SL}为左移串行数据输入端。




图11－3 74LS194引脚图

表 11-2 74LS194A 真值表

功能	输入 (tn)										输出 (tn+1)			
	C_r	S_1	S_0	CP	D_{SL}	D_{SR}	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3
清除	0	×	×	×	×	×	×	×	×	×	0	0	0	0
保持	1	×	×	0	×	×	×	×	×	×	Q_{00}	Q_{10}	Q_{20}	Q_{30}
送数	1	1	1	↑	×	×	D_0	D_1	D_2	D_3	D_0	D_1	D_2	D_3
右移	1	0	1	↑	×	1	×	×	×	×	1	Q_{0n}	Q_{1n}	Q_{2n}
	1	0	1	↑	×	0	×	×	×	×	0	Q_{0n}	Q_{1n}	Q_{2n}
左移	1	1	0	↑	1	×	×	×	×	×	Q_{1n}	Q_{2n}	Q_{3n}	1
	1	1	0	↑	0	×	×	×	×	×	Q_{1n}	Q_{2n}	Q_{3n}	0
保持	1	0	0	↑	×	×	×	×	×	×	Q_{00}	Q_{10}	Q_{20}	Q_{30}

由表 11-2 可见，通过移位选择端 S_1、S_0的不同选择，可以实现左移、右移，送数及保持等各种不同的功能。74LS194A 除了具有一般的双向移位功能外，还可以用于二进制码的串、并行转换和二进制码的传输。

(a) 串行输入，并行输出：数据以串行方式加至 D_{SL}端（低位在前，高位在后），移位选择端置左移方式（S_1 =1，S_0 =0），这样在四个单次 CP 脉冲作用下，就能将四位二进制码送入 74LS194A 中，在 Q_0～Q_3输出端获得并行的二进制码输出。

(b) 并行输出，串行输出：数据以并行方式加至 D_0～D_3输入端，按存数方式（S_1 =1，S_0 =0）将二进制数存入 74LS194A。然后以左移（S_1 =1，S_0 =0）或右移（S_1 =0，S_0 =1）方式获得数据码的串行输出。

(c)二进制码的传输：二进制码的串行传输，在计算机的接口电路及计算机通信中是十分有用的，图 11-4 是利用二片 74LS194A 分别作为发送及接收的二进制码串行传输电路。图中 74LS194A(1)作为发送端，74LS194(2)作为接收端，为了实现传输功能，必须采用如下两步：第一，采用送数工作方法，使数据 D_0～D_3并行输入 74LS194A(1)中。第二，为使存入 74LS194(1)的数据传送至 74LS194A(2)，可采用右移方式（S_1=0，S_0=1），利用四个单次 CP 脉冲，实现数据的串行




图11－4

扫描全能王 创建

传输，这时在 74LS194A(2)的输出端 Q_0～Q_3获得传输后的并行数据 D_0～D_3。

三、实验内容及步骤

（1）用二片 74LS74 组成图 11-1 电路，CP 接单次脉冲，各 Q 端分别接 LED。利用数据开关从 D_1送数，各 R_D端连在一起利用数据开关清 0。测试单向右移功能，并列表填入结果，然后将 D_1与 Q_3连通，利用各 R_D、S_D端预先使 Q_0=1、$Q_1Q_2Q_3$=000，在单次 CP 作用下观察右移功能，而后 CP 输入连续脉冲（kHz），用示波器观察各 Q 端波形并进行比较，画出波形图。

（2）测试 74LS164 的逻辑功能。 $\overline{CR}$、D_{SA} • D_{SB}=D_S（将 D_{SA}和 D_{SB}相连）分别接数据开关，CP 接单次触发（逻辑开关），Q_0～Q_7分别接指示灯，按状态表测功能。

（3）用 74LS164 和门电路组成 8 位扭环形计数器。如 11－5 所示。将 $\overline{CR}$ 接开关，CP 接单次触发(或连续脉冲 1Hz)，先清 0，然后 $\overline{CR}$ 置高电平，记录在 CP 作用下 Q_0～Q_7的变化规律，并记录完成一次循环 CP 脉冲的个数。




图11－5 扭环行计数器

（4）测 74LS194A 的逻辑功能。输入端 D_0～D_3接数据开关，输出端 Q_0～Q_3分别接指示灯。

①存数。首先清 0 然后令 S_1S_0 =11，将数据 0011 存入 74LS194A 中。

②移位。存入数据后，令 S_1S_0 =01，测右移功能；同理，在存入数据后令 S_1S_0 =10，将 D_{SL}和 Q_0连通，测循环左移功能。将测试结果列表填入。

③ 测二进制数码的串、并行转换和传输功能。

（a） 串行输入，并行输出。利用逻辑开关产生二进制串行数码，例如以 0110 数码加入左移数据输入 D_{SL}端，使 0110 数据存入 74LS194A 中。

(b) 并行输入、串行输出。在上面存入 0110 的基础上，采用左移方式串行输出，利用 LED 指示灯，观察 Q_0端的输出是否仍是 0110。

(c)二进制码的传输。二进制数码传输。按图 11-4 连好电路，任选四位二进制数码实现数据传输。将上述测试结果列表填入。

四、注意事项

（1）输入二进制数码均用逻辑开关设置，输出数码均用 LED 指示灯显示。

（2）用示波器观察波形时，时钟脉冲源一定放“kHz”位置。

五、思考题

（1）用 74LS164 构成扭循环计数器中，设 D_S连接 Q_4，试画出状态图（设初始状态 $Q_3Q_2Q_1Q_0$=0000），讨论能否自启动。

(2)在串行输入、并行输出转换过程中，若二进制数码高位在前、低位在后，移位寄存器应采用何种工作方式？

（3）在二进制数码的传输中，若以Ⅱ作为发送端，Ⅰ作为接收端，应采取何种移位方式？画出示意图。

六、实验报告要求

（1）整理实验数据、图表、波形并进行功能分析。

（2）总结自己设计的电路在测试过程存在的问题和解决方法。

扫描全能王 创建

实验十二　时序逻辑电路设计（1）

一、实验目的

（1）熟悉时序逻辑电路的一般设计方法。

（2）熟悉用触发器和门电路构成简单时序电路，并用实验验证其功能。

（3）掌握正确的调试方法。

二、设计任务和要求

设计课题：脉冲序列检测器，输入 X=0101101001101，当序列中出现 110 时电路输出为 1。要求用 74LS76(或 74LS112)、74LS00 和 74LS20 各一片实现。

三、设计过程

（1）预习时序逻辑电路分析与设计的相关内容，熟悉集成触发器引脚排列和功能。

（2）设计方法和步骤。根据课题要求把实际问题逻辑化（设置状态变量、输入和输出变量），建立原始状态图和状态表，经化简后得到实际的状态图和状态表，进行状态编码，求出激励函数和输出函数，画出逻辑电路图。

（3）实验前完成上述设计内容和步骤。

四、安装调试

（1）在实验箱中（或面包板上）装元件，搭接电路。要求先检查导线是否完好，其次测试所用芯片的功能是否正常，再连接电路。

（2）电路功能测试。测试方法参照时序电路实验中的相关内容。

（3）出现问题时（功能不正常），关掉电源，检查电路，分析问题所在，排除故障后再进行测试。

五、实验报告要求

参考组合逻辑电路设计。

实验十三　时序逻辑电路设计（2）

一、实验目的

（1）熟悉时序逻辑电路的一般设计方法。

（2）熟悉用中规模集成计数器构成一般时序电路的方法。

（3）掌握正确的调试方法。

二、设计任务和要求

（1）设计课题①：受控可逆计数器。当控制信号 X=1 时，计数器从 0 开始累加计数，计数长度 N=9。X=0 时，累减计数，计数长度 N=9。要求用中规模集成芯片 74LS192 和 74LS00 实现。

（2）设计课题②：序列脉冲产生器。它的功能是，能周期性的输出 0001 0011 0101 111 序列脉冲。要求用 74LS161、74LS20 和 74LS00 实现。

提示：序列脉冲的状态个数（即 0、1 的个数）为 15 个，需要用四位二进制数表示，状态数 $N=2^n$，故采用 15 进制计数器。

步骤三、四、五可参照时序电路设计（1）。

实验十四　555 定时器及应用

一、实验目的

（1）理解 555 定时器的引脚功能，熟悉其使用方法。


（2）熟悉 555 定时器组成施密特触发器、单稳态触发器和多谐振荡器等电路。

（3）掌握示波器对输出波形进行定性分析和定量测试的方法。


扫描全能王 创建

二、实验原理

555 定时器是模拟功能和数字功能相结合的中规模集成器件。图 14-1 示出了它的引脚排列图和内部结构图。



(a)管脚图



(b)内部结构图

图14－1 555定时器

表 14-1 555 定时时器引脚功能

R(4)	TH(6)	$\overline{TR}$ (2)	U_o(3)	D(7)
0	×	×	0	T 对地导通
1	$>2V_{cc}/3$	$>V_{cc}/3$	0	T 对地导通
1	$<2V_{cc}/3$	$<V_{cc}/3$	1	T 截止
1	$<2V_{cc}/3$	$>V_{cc}/3$	不变	不变

555定时器包括两个电压比较器、一个基本 RS 触发器及放电管 T 等。比较器的参考电压从分压电阻 R 上取得。由结构图可知参考电压分别为 $2/3V_{cc}$ 和 $1/3V_{cc}$。5 脚为电压控制端，高电平触发端 6 和低电平触发端 2 作为阈值端和外触发输入端，用来启动电路，复位端 4 为低电平时，输出 3 脚为低电平。改变第 5 脚的电压就改变了比较器的参考电压，此脚不用时可接一个 0.01μ F 电容到地，以防干扰电压引入。CH7555 定时器电源电压+4.5～+18V，输出电流可高达 200mA。表 14-1 给出了定时器各引脚功能。

（1）用 555 定时器组成施密特触发器。

①实验电路如图 14-2 所示。

②基本原理。当第 5 脚不外接电压值时，回差电压为 $V_{cc}/3$，输入正弦波，输出为矩形波形。若 5 脚外接可调电压，可改变回差电压，其输出波形仍为矩形波，只是触发点位置改变了。

（2）用 555 定时器构成多谐振荡器。

①实验电路如图 14-3 所示。图中 R_1、R_2 与 C 组成电容 C 的充电电路，R_2、C 通过放电端 T 组成放电电路。




图14－2 施密特触发器




图14－3 多谐振荡器

②基本原理。设电容 C 上初始电压 U_c=0V，当接上电源后，由于 6 和 2 脚均为 0 状态，输出为 1 态，放电管 T 不导通，电源通过 R_1、R_2 对 C 充电，当 U_c 达到 $2V_{cc}/3$ 时，输出为 0 态，

扫描全能王 创建

此时放电管 T 导通，U_c通过 R_2放电；当 U_c放电到 Vcc/3 时，输出又变为 1 态，放大管 T 又截止，Vcc 又通过 R_1、R_2对 C 充电，这样周而复始，使输出为矩形波，U_c为曲线状锯齿波。

根据理论计算可知输出矩形波形时间参数：$T_1=0.7(R_1+R_2)\times C$(高电平持续时间)；$T_2=0.7R_2C$(低电平持续时间)；周期 $T=T_1+T_2$，频率 $f=1/T$。

（3）用 555 定时器构成单稳态电路。

①实验电路如图 14-4 所示。

②基本原理。设初始状态 $U_1=U_2=U_c=0$，且手动按纽 S 处于断开状态。当接通电源瞬间，输出 $U_0=1$ 态，这是个不稳定状态，此时放电管 7 截止，V_{cc}通过 R_P、R_3对 C_2充电，当达到 $U_c=2V_{cc}/3$ 时，6 脚为 1 态。而 V_{cc}又通过 R_1和 R_2使 C_1两端电压等于 V_{cc}，使 2 脚为 1 态。此时输出电压 $U_0=0$ 态。由于放电管 T 导通放电，使 6 脚为 0 态，而 2 脚仍为 1 态，使输出 U_0维持 0 态不变。这是一种稳定状态。




图14—4 单稳态触发器

当手动按钮按上使 S 闭合，由于 C_1两端电压不能改变，U_2跟随 $\overline{U}_1$跳至 0V，使 2 脚为 0 态，则输出变为 1 态，电路进入暂稳态，V_{cc}通过 R_P、R_3对 C_2充电，由于充电时间常数较大，经过较长时间达到 U_c为 $2V_{cc}/3$ 时，输出变为 0 态，暂稳结束，维持输出 0 态不变。如果这时断开 S，但并不能使输出改变状态。

当开关 S 又闭合时，重复上述过程。输出高电平的持续时间称为定时时间，对 S 开关闭合动作来说又叫延时时间。

根据理论计算可知，定时时间 $T_c\approx1.1(R_P+R_3)C_2$。调节 R_P便改变了定时时间的长短。

（4）单稳态触发器、多谐振荡器的组合使用：

①实验电路。图 14-5 所示电路为用单稳态触发器输出脉宽定时，控制多谐振荡器频率信号输出的实验电路。其中，IC_1组成的单稳态电路与图 14-4 完全相同，IC_3组成的多谐振荡器与图 14-3 完全相同。IC_2组成的多谐振荡器的频率比 IC_3低。由 IC_2控制 IC_3的振荡，IC_1定时控制 IC。

②基本原理。由电路结构可知：IC_2的复位端 4 脚受 IC_1的输出控制，IC_3的复位端受 IC_2输出控制。因此，只有在 U_{01}为高电平的时间内 U_{02}才有输出，而只有 U_{02}为高电平的时间内 U_{03}才有输出信号，使扬音器发出声响。总的声响时间受 IC_1的控制，而每一间断声响时间受 IC_2的控制。调节 R_{P1}、R_{P2}便可改变间断声响时间和总声响时间。

图 14-5 中元件参数参考值为：$R_4=10k\Omega$、$R_5=R_6=R_7=10\ k\Omega$、$R_{P2}=51\ k\Omega$、$C_4=C_8=10\mu F$、$C_5=0.01\mu F$。其它元件参数参看图 14-3、图 14-4。

三、实验内容和步骤

（1）静态测试 555 定时器功能。参照表 14-1，测其功能并判断其好坏。

（2）施密特触发器。按图 14-2 搭好电路，U_i为 1kHz 的正弦波，用示波器对照 U_i和 U_0波形，并测试上、下限触发电平和回差电压。若在电压控制端 5 脚外加可调电压，可观察对输出波形的脉冲宽度及上、下限触发电平和回差电压的影响。

（3）多谐振荡器。按图 14-3 搭好电路，用示波器对应观察 U_0及 U_c波形，并测试其幅度和 U_0的脉宽及周期。

（4）单稳态触发器。按图 14-4 搭好电路，输出端通过一个电阻（2kΩ）接 LED，控制开关 S 的断开和闭合，观察 LED 的变化情况，调节重复上述过程。

※（5）综合测试。按图 14-5 搭好电路，控制开关 S 和调节 R_{P1}听声响情况。调节 R_{P2}听声

扫描全能王 创建

响情况。




图 14-5

（6）555 定时器的应用。

①逻辑电平测试电路，如图 14－6（a）示。




图14－6

调节 R_P，可以改变正相阈值电平（门限电压），设门限电压为 3V，当 Vi 的电平高于 3V 时，红色发光二极管亮，该测试电路可用于 TTL、COMS 等逻辑电路的测试。该被测信号频率≤25Hz，否则红、绿闪亮不明显。

②通断测试器，如图 14－6（b）示。

③可控蜂鸣器（门铃），如图 14－7 示。




图14－7

四、注意事项

在单元电路测试正常工作后，再连通构成综合电路。若连接后整体电路工作不正常，应从后级向前级逐级检查，发现问题后分析原因，找出解决办法。

五、思考题

（1）若 IC_2 的振荡频率远高于 IC_3 的振荡频率会出现什么情况？为什么？

（2）试用一片 555 定时器和一个与非门设计一个门铃电路。

六、实验报告要求

（1）整理实验测试数据、波形。

扫描全能王 创建

（2）总结 555 定时器组成的上述三种基本电路各自的特点和功能。

（3）总结由基本单元电路组成的综合电路的调试过程。

（4）分析图 14-5 综合电路中 C_8 的作用。

实验十五　数模（D/A）转换器

一、实验目的

(1). 熟悉 D/A 转换器的基本工作原理。

(2). 掌握 D/A 转换器芯片 DAC0832 的性能及使用方法。

二、实验原理

(1). D/A 转换器原理简述。数模（D/A）转换，就是将数字量信号转换为模拟量信号，且输出电压与输入的数字量成一定的比例关系。图 15－1 所示，是 R—2R 倒 T 形电阻网络 D/A 转换器的原理图。由图可见，电阻网络中只有 R、2R 两种电阻。图中 S_0～S_3 为模拟电子开关，分别受数字量 D_0～D_3 控制。D_i ＝1(i＝0、1、2、3)时，S_i 按运放的反相端(虚地)，D_i＝0 时，S_i 接地，无论数字量是“0”还是“1”，开关 S 均相当接地，流入每个 2R 的支路电流都是不变的，且流入每条支路的电流都是流入节点电流的一半。由电路分析可知总电流：　$I=V_{REF}/R$ 。

$$I_\Sigma=\frac{I}{2}D_3+\frac{I}{4}D_2+\frac{I}{8}D_1+\frac{I}{16}D_0$$

$$=\frac{I}{2^4}(D_3\bullet 2^3+D_2\bullet 2^2+D_1\bullet 2^1+D_0\bullet 2^0)$$

$$=\frac{V_{REF}}{2^4R}(D_3\bullet 2^3+D_2\bullet 2^2+D_1\bullet 2^1+D_0\bullet 2^0)。$$

推广一般，对于 n 位 DAC 电流　$I=\dfrac{V_{REF}}{2^nR}\sum_{i=0}^{n-1}D_i\bullet 2^i$ 。




图15－1 倒T形电阻网络D/A转换器

经运放把电流输出变为电压输出，则 $u_0=-I_\Sigma R_f=\dfrac{V_{REF}}{2^nR}\bullet R_f\sum_{i=0}^{n-1}D_i\bullet 2^i$，选 R_f＝R，则

$u_o=-\dfrac{V_{REF}}{2^n}\sum_{i=0}^{n-1}D_i\bullet 2^i$ 。可见模拟电压正比于输入数字量，从而实现了 D/A 转换。目前大规模的 D/A 转换芯片很多。DAC0832 是 8 位的电流输出型 D/A 转换器。采用 CMOS 工艺，20 个引脚

扫描全能王 创建

的双列直插结构，且内部带有 R_f，外接运放将电流输出变为电压输出时，R_f 端直接接运放输出端即可。图 15－2 示给出它的结构图和外引脚排列图。

(2) 各引脚功能。

①控制信号端。

$\overline{CS}$：片选端，低电平有效。

ILE：输入数据锁存使能端，高电平有效，它与 $\overline{CS}$、$\overline{WR_1}$ 共同控制输入寄存器选通。

$\overline{WR_1}$：写信号 1，低电平有效。在 $\overline{CS}$ 和 ILE 均有效条件下，$\overline{WR_1}$ =0 允许把输入数据写入输入寄存器中。

$\overline{WR_2}$：写信号 2，低电平有效，与 $\overline{XFER}$ 配合，二者均为 0 时，将输入寄存器数据写入 DAC 寄存器，$\overline{WR_2}$ =1 时，DAC 寄存器锁定。

$\overline{XFER}$：传送控制信号，低电平有效，用来控制 $\overline{WR_2}$ 选通 DAC 寄存器。

当 $\overline{CS}$、$\overline{WR_1}$、$\overline{WR_2}$、$\overline{XFER}$ 均为 0 时 DAC 处于直通工作方式。

②数据输入端。D_7～D_0 八位数字量输入端，D_7 为最高位，D_0 为最低位。




图15-2 DAC0832结构图和引脚排列图





图15－3 D/A转换电路图



扫描全能王 创建

③输出端。I_{O1}：模拟电流输出 1 端，DAC 寄存器全为 1 时，I_{O1} 最大。全为 0 时，I_{O1} 最小。当外接运放转换为电压输出时，该端接运放反相输入端。

I_{O2}：模拟电流输出 2 端，I_{O1} + I_{O2} =常数=V_{REF}/R，一般接地。

R_f：外接运放提供的反馈电阻引入端。

④电源端。V_{REF}：基准电压端，将外加高精度的电压源接至 T 型电阻网络，其电压范围－10V～+10V.

V_{CC}：电源电压，电压范围一般围＋5V～+15V。

D_{GND}：数字信号接地端。

A_{GND}：模拟信号接地端，通常与 D_{GND} 相连。

三、实验内容和步骤

实验电路如图 15－3 示。用 DAC0832 及运算放大器 HA17741 或μ PC741 或 LF353（其中一个）组成 D/A 转电路。按图连接实验电路。

DAC0832 通常做为计算机接口，其工作方式受计算机系统控制进行有关操作，本实验中仅用直通工作方式来研究 DAC0832 的某些功能的特点。因此首先将 $\overline{CS}$、$\overline{WR_1}$、$\overline{WR_2}$、$\overline{XFER}$ 连在一起接地使其工作在直通方式。

（1）接好线路。V_{REF}=+5V，其中 D_7～D_0 分别接数据开关，并置 D_7～D_0 全为 0，接通电源，用数字万用表测量 U_o。

表 15－1

输入数字量								实测值		理论值		误差
								V_{REF}=+5V	V_{REF}=－5V			
D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0					
0	0	0	0	0	0	0	0					
1	1	1	1	1	1	1	1					
0	0	0	0	0	0	0	1					
0	0	0	0	0	0	1	1					
0	0	0	0	0	1	1	1					
0	0	0	0	1	1	1	1					
0	0	0	1	1	1	1	1					
0	0	1	1	1	1	1	1					
0	1	1	1	1	1	1	1					

①调节运放的调零电位器，使 U_o =0。

②置数据开关使 D_7～D_0 全为 1，使运放输出满量程，测 U_o。

③控制数据开关，使 D_7～D_0 从低位到高位逐位置 1，并逐次测量模拟输出电压 U_o，结果填入表 15－1 中。

(2) V_{REF}=－5V，重复上述①、②、③步骤。

（3）动态观察并测量。




图15－4

①将 74LS161（四位二进制计数器）构成四位二进制计数器，如图 15-4 示。断开电源，将数据开关全部断开，Q_3、Q_2、Q_1、Q_0 分接 D_7～D_4，D_3～D_0 接地，计数器输入 1kHz 左右的 CP 脉冲，用示波器观察波形，并测量，记录输出电压波形。

② 将 Q_3、Q_2、Q_1、Q_0 分接 D_3～D_0，D_7～D_4 接地，重复上述过程。

四、注意事项

（1）检查所有连线，确认导线完好后连接线路，搭接电路或检查线路时，必须断开电源。

（2）电源电压 V_{CC}＝＋5V，芯片电源极性不能接错，检查连线正确后，方可通电实验。

扫描全能王 创建

五、思考题

（1）DAC0832 共有三种工作方式，本实验采用直通工作方式，另两种工作方式是什么，各有什么特点。

（2）本实验采用单极性输出电压，若要获得双极性输出电压，输出电压端需要再接一些运放电路，试画出连接电路图。

六、实验报告要求

（1）整理实验数据，画出实验电路图。

（2）分析所测实际数据与理论值的误差。

（3）绘出输出电压波形，并进行比较和分析。

实验十六　模数转换器

一、实验目的

（1）了解 A/D 转换器的类型和基本结构。

（2）熟悉 A/D 转换器的工作原理。

（3）掌握 A/D 转换集成芯片 ADC0809 的性能及使用方法。

二、实验原理

模数（A/D）转换，就是把模拟量信号转换成数字量信号。

A/D 转换器的类型有：

①并行比较型。适用于要求转换速度高、分辨率较低的场合。

②双积分型。适用于精度高、抗干扰能力强、速度较低的场合，在对速度要求不高的数字化仪表中广泛使用。

③逐次比较（逼进）型。适用于转换速度较高，输出代码位数多，精度高的场合。ADC0809 芯片就是采用逐次比较型的电路结构，CMOS 工艺有 28 引脚双列直插式的大规模集成电路。其分辨率为 8 位，转换时间为 100us，相对精度±1LSB，单电源供电，V_{CC}＝＋5V，P_C＝15mW。图 16－1（a）、（b）示出其内部结构原理框图和引脚排列图。

（1）电路结构。由图（a）可知。它有 8 路模拟输入，地址锁存与译码器控制 8 位模拟开关，实现对 8 路模拟输入信号的选择。某一时刻只能选择其中一路信号进入比较器 1 端，与 D/A 转换器来的“预测”电压进行比较，比较器的输出结果和控制逻辑电路的输出一起，控制逐次逼进寄存器中的数据从高位到地位变化，依次确定各位的值，直至最低位被确定为止。转换完成后的数据送三态输出缓存器，当输出允许信号 OE 有效时，输出转换结果。

（2）引脚功能。

①输入端 IN_0～IN_7：8 路模拟电压输入端。

②控制端 A、B、C：模拟输入通道的地址选择线，当 CBA＝000 时，选中 IN_0；CBA＝001 时选中 IN_1……，依次类推，当 CBA＝111 时，选中 IN_7。

③ALE：地址锁存允许信号输入端，高电平有效，ALE 有效时，才能地址锁存，经译码后选中一个通道。

④START：启动转换脉冲输入端，该端所加脉冲的上升沿将所有内部寄存器清 0，下降沿开始进行转换。

⑤CLK(CP)：时钟脉冲输入端。

⑥数据输出端 D_7～D_0：数字量输出端，D_7 为高位，D_0 为低位。

⑦OE(OUTEN)：输出允许端。高电平有效，该端为高电平时，打开三态输出缓存器，输出转换结果。


⑧EOC：转换结束信号。转换过程中 EOC 为低电平（或 EOC 变为高电平），当 A/D 转换完毕后，发出一个正脉冲，标志着 A/D 转换结束。此信号可用做 A/D 转换是否结束的检测信号或者做为 CPU 的中断请求信号。（加一反相器）。

扫描全能王 创建


⑨电源端 V_{REF+}、 V_{REF-}：参考电压端，用来提供 D/A 转换器的电阻网络的基准电压，一般 $V_{REF+}=5V$， $V_{REF-}=0V$，电源电压，$V_{CC}=+5V$。

⑩GND：接地端。

ADC0809 可以进行 8 路 A/D 转换，并且使用时无需进行调零和满量程调整，转换速度和精度属中高档，价格又不贵，所以，一般控制场合采用 ADC0809（或 0A800）系列的 A/D 转换芯片是比较理想的选择。



(a)ADC0809原理框图



(b) ADC0809管脚排列图

图16－1

三、实验内容和步骤

实验电路如图 16－2 所示。

（1）按图接线。D_7～D_0分别接 8 个发光二极管 LED，EOC 接一个发光二极管，CLK 接实验箱中的连续脉冲，其频率 f≥1kHz。地址端 C、B、A 分别接数据开关。START 和 ALE 连接一块接单此触发脉冲。（注意：单脉冲插空平时处于 0 电平，按下为高电平开始转换），其余按图中接线。

（2）接好线路，检查无误后，接通电源。置数据开关使 CBA＝000，选择 IN_0通道，U_i连接 IN_0，调节 R_P，用万用表测量，使 $U_i=4V$，按单次触发，观察输出 D_7～D_0发光二极管的值（LED 显示）和 EOC 显示值，并记录。

（3）调节 R_P，使 $U_i=3V$，按单次触发，观察 LED 显示值，并记录。

（4）按上述方法，分别调节 R_P，使 $U_i=2V$、1V、0.5V、0.3V、0.1V、0V，进行实验，观察每次输出 D_7～D_0的显示值，并记录。

（5）调节 R_P，使 D_7～D_0全为 1 时，测量此时的 U_i为多少。

（6）改变数据开关，使 CBA＝001，U_i从 IN_0改接到 IN_1输入，重复上述实验操作。

扫描全能王 创建

（7）按（6）的办法分别对其余模拟量输入端进行测试。

四、注意事项

（1）使用 ADC0809 芯片时，弄清各引脚功能，电源极性不能接错（V_{CC}＝＋5V，GND=0）。

（2）输入电压值最好用数字电压表直流电压档测量。




图16－2 ADC0809实验原理图

四、注意事项

（1）使用 ADC0809 芯片时，弄清各引脚功能，电源极性不能接错（V_{CC}＝＋5V，GND=0）。

（2）输入电压值最好用数字电压表直流电压档测量。

五、思考题

（1）ADC0809 有三条地址线，分别对应三个地址变量从 C、B、A，有 8 路模拟输入端 IN_0～IN_7，试写出输入通道 I_i 与地址变量即地址译码的关系式。

（2）若输入模拟电压大于 5V，如 U_i＝5.8V，电路应如何改接。

六、实验报告要求

（1）整理实验数据，自制实验数据表格，分析实验结果。

（2）回答思考题。

扫描全能王 创建