



Universidad de San Carlos de Guatemala
Facultad de Ingeniería
Escuela de Mecánica Eléctrica
Laboratorio de Electrónica
Electrónica 6
Segundo Semestre 2013
Instructor: Ing. Iván René Morales

Práctica 06

Introducción a VHDL (Máquinas de estado finito - FSM)

Objetivos

- Mostrar al estudiante los conceptos básicos de un lenguaje de descripción de hardware
- Mostrar la estructura básica de un módulo VHDL
- Utilizar procesos secuenciales para la descripción de hardware en VHDL
- Utilizar FSMs para describir de forma ordenada distintos estados secuenciales

Descripción

La práctica consiste en:

- El instructor de laboratorio impartirá la clase magistral sobre los temas
- El instructor de laboratorio explicará paso a paso el código de los archivos *Semaforo.vhd* y *SPI16Bits.vhd*, que se encuentran en el archivo *Practica06E6.zip*.

Contenido

- Defined Types
- FSM
 - Procesos
- Procesos concurrentes
- Ejemplo
 - SPI16Bits

Formato de entrega

- No hay que entregar nada por escrito, solamente quedará una tarea para la siguiente sesión.

Tarea

1. Modificar el archivo *Semaforo.vhd* para que el tiempo de espera del “COLOR VERDE” sea variable, en función de una entrada paralela de 8 bits.
2. Realizar la descripción en VHDL de un sistema que controle el nivel de agua en un depósito domiciliar. Debe tener histéresis.

OJO: Con el conocimiento adquirido hasta la fecha, pueden implementar la mayoría de los módulos que componen a su proyecto final. Actualmente, solamente hace falta ver “FFT”, “CORDIC” y el driver para monitor VGA: con esto completan todos los elementos necesarios para realizar todo el trabajo.

Entregar INDIVIDUALMENTE el código VHDL impreso, solamente con un encabezado. Mejor si utilizan NOTEPAD++ para imprimir. (Debe incluirse tanto el código del módulo VHDL, como el del test bench).

Entregar también impreso el screenshot del TB.

Listado de Materiales	Precio Aproximado
Materiales	Q. 0.00
Total	Q 0.00

Nota

No se reciben prácticas, investigaciones, circuitos o tareas tarde