

目录

目录

要点速背

- 0.1 题型与复习总览
- 0.2 CMOS 反相器关键结论
- 0.3 CMOS 静态与动态公式
- 0.4 CMOS 传输门关键结论
- 0.5 版图设计高频结论

第 1 章 绪论

- 1.1 集成电路定义与分类
- 1.2 关键尺寸、Moore 定律与制造趋势

第 2 章 集成电路制造介绍

- 2.1 CMOS 制造流程与关键工艺
- 2.2 CMOS 制造中的主要工艺

第 3 章 MOSFET

- 3.1 MOSFET 分类、结构与阈值电压
- 3.2 MOSFET 衬底连接与 Deep N-Well
- 3.3 MOS 电容、C-V 与 I-V 特性
- 3.4 阈值电压影响因素与门锁考点
- 3.5 MOSFET 寄生电容与短沟道效应
- 3.6 亚阈值电导与门锁防护

第 4 章 集成电路无源器件设计

- 4.1 无源器件结构与版图设计要点
- 4.2 电阻类型、阻值来源与匹配
- 4.3 电容结构、匹配规则与寄生效应
- 4.4 电感、互连线与 Pad 设计准则
- 4.5 电阻版图误差控制与匹配规则
- 4.6 电容类型、匹配与寄生效应细节
- 4.7 电感、互连线与 Pad 的设计风险

第 5 章 基本数字集成电路设计

- 5.1 MOS 反相器、噪声容限与传输门
- 5.2 CMOS 反相器静态特性与噪声容限
- 5.3 CMOS 反相器动态特性、延迟与最高频率
- 5.4 CMOS 反相器功耗与低功耗设计
- 5.5 NMOS、PMOS 与 CMOS 传输门
- 5.6 MOS 反相器类型与评价指标
- 5.7 CMOS 反相器结构与开关状态
- 5.8 CMOS 反相器静态特性与五个工作区
- 5.9 CMOS 反相器噪声容限
- 5.10 CMOS 反相器负载电容与动态特性
- 5.11 CMOS 反相器传输延迟、扇出与最高频率
- 5.12 CMOS 反相器功耗与低功耗设计
- 5.13 NMOS、PMOS 与 CMOS 传输门
- 5.14 CMOS 反相器设计取舍与计算考点
- 5.15 传输门卷面作答要点

第 7 章 集成电路版图设计 (Layout Design)

- 7.1 版图定义、意义与设计流程
- 7.2 设计规则与工艺资料
- 7.3 几何设计规则与版图层次
- 7.4 图元与器件版图参数
- 7.5 电学设计规则与布线规则
- 7.6 版图验证：DRC、ERC、LPE、LVS
- 7.7 版图设计可靠性与注意事项

- 7.8 CMOS 掩膜层与版图数据提交
- 7.9 版图设计流程、设计规则与验证
- 7.10 工艺层示例与设计规则表的读法
- 7.11 Cadence 版图工作流与常见错误排查

作业题

- 题 1 第 2 章: 简述什么是双阱工艺?
- 题 2 第 2 章: 为什么在栅长相同的情况下 NMOS 管速度要高于 PMOS 管?
- 题 3 第 2 章: 简述什么是深 N 阱工艺?
- 题 4 第 3 章: 什么是 MOSFET 的阈值电压? 它受哪些因素影响?
- 题 5 第 3 章: 什么是 MOS 器件的体效应?
- 题 6 第 3 章: 什么是沟道长度调制? 画出 I-V 特性曲线图来表明沟道长度调制效应。
- 题 7 第 3 章: 什么是亚阈值电导? 画出漏电流与栅极电压的关系图, 以表示当管子处于饱和区时的亚阈值电流。
- 题 8 第 3 章: 什么是 CMOS 门锁效应?
- 题 9 第 4 章: 芯片电容有哪几种实现结构?
- 题 10 第 4 章: 芯片电阻有哪几种实现结构? 采用半导体材料实现电阻要注意哪些问题?
- 题 11 第 4 章: 芯片电感有哪几种实现结构?
- 题 12 第 5 章: 画出二输入 CMOS 与非门和或非门的电路图, 并分析不同输入情况下各个晶体管的状态。
- 题 13 第 5 章: 计算 CMOS 反相器峰值电流 I_{peak}
- 题 14 第 5 章: 计算低电平和高电平噪声容限

要点速背

0.1 题型与复习总览

- 选择
- 判断
- 画图
- 简答
- 计算
- Chapter 5 基本数字集成电路设计和 Chapter 7 版图设计是本轮复习重点; 其中 CMOS 反相器静态/动态特性、噪声容限、传输门、功耗、版图规则、DRC/ERC/LVS 最需要反复看 PPT 图和公式。

0.2 CMOS 反相器关键结论

- CMOS 反相器由增强型 PMOS 和增强型 NMOS 组成, PMOS 作上拉开关, NMOS 作下拉开关, 是无比电路。
- 输入为“1”时 NMOS 导通、PMOS 截止, 输出“0”; 输入为“0”时 NMOS 截止、PMOS 导通, 输出“1”。
- CMOS 反相器逻辑摆幅大: $V_{OH} = V_{DD}$, $V_{OL} = 0$; 静态功耗理想情况下为零, 实际来自反向漏电流和亚阈值漏电。

0.3 CMOS 静态与动态公式

- 逻辑工作点包括 V_{OH} 、 V_{OL} 、 V_{IL} 、 V_{IH} 和 V_{th} ; V_{th} 是 VTC 曲线上 $V_{in} = V_{out}$ 时的值。
- 低电平噪声容限: $NM_L = |V_{IL,max} - V_{OL,max}|$; 高电平噪声容限: $NM_H = |V_{OH,min} - V_{IH,min}|$ 。

- 平均延迟时间: $t_p = \frac{1}{2}(t_{PHL} + t_{PLH})$; 若输入脉冲占空比为 1:1, 最高工作频率受 $\max(t_r, t_f)$ 限制。

0.4 CMOS 传输门关键结论

- NMOS 传输低电平无损, 传输高电平有阈值损失, 输出高电平只能达到 $V_{DD} - V_{TN}$ 。
- PMOS 传输高电平无损, 传输低电平有阈值损失, 输出低电平约为 $|V_{TP}|$ 。
- CMOS 传输门把 NMOS 与 PMOS 并联, 用互补控制信号驱动栅极, 可无损传输高电平和低电平。

0.5 版图设计高频结论

- Layout 是电路从设计走向制造的桥梁, 包含尺寸、各层拓扑定义等器件物理信息, 制造厂家据此制造掩膜。
- 设计规则主要包括最小宽度、最小间距、最小交叠/外延; 描述方式包括 Lambda 规则和 Micron 规则。
- 版图验证包括 DRC、ERC、LPE、LVS; LVS 错误常见类型包括 nets、instance、parameter、terminal。

第 1 章 绪论

1. 掌握关键尺寸和 Moore 定律的定义及意义
2. 了解集成电路制造发展的主要趋势
3. 知道集成电路的分类

1.1 集成电路定义与分类

来源: Chapter 1.pdf

定义:

- 集成电路 (IC) 通过特定加工工艺, 把有源器件和无源器件按电路互连集成在半导体单晶片上。
- 封装后执行特定电路或系统功能。

器件组成:

- 有源器件: 晶体管、二极管等。
- 无源器件: 电阻、电容等。

半导体材料:

代际	典型材料
第一代	Si、Ge
第二代	GaAs、InP
第三代	SiC、GaN

集成电路分类:

分类依据	类型
功能结构	数字 IC、模拟 IC、数模混合 IC
制造工艺	Bipolar IC、MOS IC、Bi-CMOS IC
设计方法	全定制、半定制、可编程 IC
集成度	SSI、MSI、LSI、VLSI、ULSI、GSI

衡量方式：

- 数字集成电路常用等效门数衡量。
- 模拟集成电路常用晶体管数目衡量。

制造步骤：

1. 硅片制备：晶体生长，滚圆、切片、抛光。
2. 硅片制造：清洗、成膜、光刻、刻蚀、掺杂。
3. 硅片测试/拣选：测试、拣选每个芯片。
4. 装配与封装：沿着划片槽切割成芯片、压焊和包封。
5. 终测：电学和环境测试。

1.2 关键尺寸、Moore 定律与制造趋势

来源：Chapter 1.pdf

关键尺寸 (Critical Dimension, CD)：

- 描述集成电路制造中的最小图形尺寸或特征尺寸。
- 是衡量工艺先进程度的重要指标。

Moore 定律：

- 描述集成电路中晶体管数量随时间增长的经验规律。
- 意义在于推动关键尺寸缩小、集成度提高、成本下降和性能提升。

制造发展趋势：

- 特征尺寸继续缩小。
- 集成度提高。
- 制造工艺复杂度上升。
- 工艺与设计之间的耦合更强。

第 2 章 集成电路制造介绍

1. 掌握典型 CMOS 集成电路制造工艺流程
2. 了解CMOS制造工艺14个步骤的主要目的
3. 知道6种主要制作工艺

2.1 CMOS 制造流程与关键工艺

来源：Chapter 2.pdf

制造对象：

- 集成电路制造是对硅片有源层进行化学或物理操作。
- 有源层通常位于硅片顶层几微米内。

核心循环：

- 光刻。
- 成膜。
- 刻蚀。
- 掺杂。

制造厂分区：

分区	主要工作
扩散	氧化、扩散、淀积、退火、合金等高温工艺
光刻	图形转移与对准
刻蚀	去除不需要的材料
离子注入	调整阱、沟道、源漏等掺杂
薄膜	形成介质、金属、多晶硅等薄膜
抛光	表面平坦化

典型 CMOS 制作 14 步：

1. 双阱工艺。
2. 浅槽隔离 STI。
3. 多晶硅栅结构。
4. LDD 注入。
5. 侧墙。
6. 源漏注入。
7. 接触孔。
8. 局部互联。
9. 通孔 1 和金属塞 1。
10. 金属 1 互联。
11. 通孔 2 和金属塞 2。
12. 金属 2 互联。
13. 金属 3/压点/合金。
14. 参数测试。

关键步骤作用：

- 双阱工艺：定义 nMOS 和 pMOS 有源区；阱注入影响阈值电压，并有助于避免 CMOS 门锁效应。
- STI：亚微米工艺常用隔离方式；相比 LOCOS，可避免鸟头、鸟嘴影响平整度和横向尺寸控制。
- 侧墙：保护栅极，防止更大剂量注入过于接近栅极而导致源漏穿通。

2.2 CMOS 制造中的主要工艺

来源：Chapter 2.pdf

工艺	作用
光刻	把掩膜版图形转移到光刻胶上，决定图形尺寸和对准精度
成膜	通过氧化、淀积等形成栅氧化层、介质层、金属层、多晶硅层等薄膜
刻蚀	去除不需要的材料，按掩膜图形形成所需结构
掺杂	通过扩散和离子注入调节阱、沟道、源漏区和多晶硅的电学性质
抛光	通常指 CMP，用于平坦化表面，保证后续多层互连加工质量
参数测试	工艺结束后检查器件和工艺参数是否满足要求

第 3 章 MOSFET

- 1. MOSFET 分类
- 2. MOSFET 结构及工作原理
- 3. MOS Capacitor
- 4. C-V Characteristics
- 5. MOSFET Capacitance (C-V、I-V)
- 6. 阈值电压 (Threshold Voltage)
- 7. 寄生电容
- 8. 门锁效应

3.1 MOSFET 分类、结构与阈值电压

来源：Chapter 3 MOSFET.pdf

分类：

类型	零栅压状态	阈值电压
n 沟道增强型	不存在反型沟道	$V_{TN} > 0$
n 沟道耗尽型	已存在反型沟道	$V_{TN} < 0$
p 沟道增强型	不存在反型沟道	$V_{TP} < 0$
p 沟道耗尽型	已存在反型沟道	$V_{TP} > 0$
器件特点：		

- 输入阻抗高、热稳定性好、噪声小。

- 开关速度快、跨导稳定性好、功耗低。
- 制造工艺相对简单。

四端结构：

端子	含义
S	源极
G	栅极
D	漏极
B	体端 / 衬底端

基本结构：

- 源区、沟道区、漏区。
- 栅 / 氧化层 / 衬底三层结构。

阈值电压：

- V_T 是使半导体表面达到强反型所需的栅源电压。
- MOS 电容工作状态包括堆积、耗尽和反型。

能带弯曲动因：

- 金属与半导体功函数差。
- 氧化层中净空间电荷。
- 外加栅压。

阈值影响因素：

- 栅电容 C_{ox} 、接触电势、衬底杂质浓度。
- 氧化层电荷密度、窄短沟效应、体效应。

高频考点：

- 体效应：衬底偏压对阈值电压的影响；NMOS 负衬底偏压会提高形成反型层所需栅压。
- 门锁效应：寄生双极晶体管形成正反馈回路，触发后在电源和地之间形成低阻通路。
- 缓解思路：SOI、STI、Deep N-well、降低阱/衬底电阻。

3.2 MOSFET 衬底连接与 Deep N-Well

来源：Chapter 3 MOSFET.pdf

参数分类：

参数类型	典型参数
工艺参数	氧化层厚度 t_{ox} 、衬底掺杂浓度 N_{sub}
设计参数	沟道长度 L_{drawn} 、沟道宽度 W

与 Bipolar 的区别：

- Gate-Source 间无直流电流通路。
- 功耗低、输入电阻高。

衬底连接原则：

器件	衬底连接	目的
NMOS	电路中最低电位	保证源/漏 PN 结反偏，防止衬底漏电流
PMOS	电路中最高电位	保证源/漏 PN 结反偏，防止衬底漏电流

源漏判定：

- Drain 与 Source 在物理构造上无区别，完全对称。
- 电路设计中，提供载流子的一端称为源极，收集载流子的一端称为漏极。
- NMOS 中连接低电压的端子为源极，载流子为电子。
- PMOS 中连接高电压的端子为源极，载流子为空穴。

N 阱与 Deep N-Well：

- N 阱工艺中，NMOS 和 PMOS 制作在同一 P 型衬底上，PMOS 需要局部 N-Well。
- N-Well 在大多数数字电路中与最正电源相连接。
- Deep N-Well 可实现 NMOS 独立体端 B，并降低串扰。
- Deep N-Well 缺点是版图面积增大、成本提高。

Contact 可靠性：

- 尽可能使用多个 Contact，以减小接触电阻并使电流均匀。
- 多 Contact 对防止 Latch-up 也有好处。
- 为提高可靠性，多晶硅栅的 Contact 不放置在栅区域上面。

3.3 MOS 电容、C-V 与 I-V 特性

来源：Chapter 3 MOSFET.pdf

表面场效应：

- 垂直于半导体表面的电场会改变表面层载流子浓度。
- 载流子浓度变化会导致表面层导电能力改变。

反型与沟道：

概念	判据 / 含义
反型层	表面少数浓度大于表面多数浓度
强反型	表面少数浓度大于等于体内多数浓度
导电沟道	强反型时漏源之间形成的导电通道

阈值反型点：

- 表面电子（少数）浓度等于体内空穴（多数）浓度。

- 此时所加栅电压 V_G 称为阈值电压 V_T 。

阈值反型点条件：

- $V_G = V_T$ 。
- 表面势 $\varphi_s = 2\varphi_{fn}$ 。
- 表面空间电荷区宽度达到最大值。
- 反型层电荷密度为 0。

C-V 特性用途：

- 确定栅氧化层。
- 确定衬底掺杂浓度。
- 确定阈值电压和平带电压。

C-V 考点：

- MOSFET 栅极电容特性与栅极电压紧密相关。
- 原因是半导体表面状态随栅极电压变化。
- 理想 C-V 特性假设栅氧化层和界面处均无陷阱电荷。

I-V 推导理想条件：

- 源漏区电压降忽略。
- 沟道区无复合产生电流。
- 扩散电流远小于漂移电流。
- 迁移率为常数。
- 沟道与衬底间反向饱和电流为零。
- 缓变沟道近似成立。

截止区：

- 当 $V_{GS} < V_T$ 时，导电沟道尚未形成。
- $i_D = 0$ ，为截止工作状态。

3.4 阈值电压影响因素与门槛考点

来源：Chapter 3 MOSFET.pdf

阈值电压定义：

- V_T 是 MOS 管沟道区半导体表面达强反型、形成导电沟道时所需的栅源电压。

平带电压 V_{FB} ：

- 实际 MOS 结构中存在金半接触电势差 $\varphi_{ms} \neq 0$ 。
- SiO_2 绝缘层电荷 $Q_{OX} \neq 0$ 。
- 为使表面势为 0，需要在栅极加偏压 V_{FB} 。

阈值电压影响因素：

因素	影响/调节方式
栅电容 C_{ox}	减小氧化层厚度，或选用较大介电系数材料作栅介质膜
衬底掺杂浓度	影响很大；可通过沟道区离子注入调整剂量和深度
氧化层电荷 Q_{ox}	影响工作模式（D 型或 E 型）和阈值电压高低
窄沟道效应	边缘场使耗尽层向两侧场区扩展，阈值电压增大
短沟道效应	源漏耗尽层分担耗尽区，栅控制减弱，阈值电压下降

氧化层电荷类型：

- 可动电荷。
- 陷阱电荷。
- 固定电荷。

门锁考点：

- 触发条件：I/O 端口静电放电 ESD，或信号过冲向衬底/阱中注入大电流。
- 改善方法：SOI、STI、Deep N-well、降低 R_{n-well} 和 R_{sub} 。

3.5 MOSFET 寄生电容与短沟道效应

来源：Chapter 3 MOSFET.pdf，MOSFET Capacitance、阈值电压与短沟道效应。

寄生电容来源：

类型	记号 / 来源	影响
栅相关电容	C_{gs} 、 C_{gd} 、 C_{gb}	受工作区和沟道电荷分布影响，影响开关速度和负载电容
源/漏结电容	C_{db} 、 C_{sb}	由源/漏扩散区与衬底或阱之间 PN 结形成

结电容相关因素：

- 扩散区面积。
- 扩散区周长。
- 反向偏压。

短/窄沟道效应对比：

效应	物理原因	结果
窄沟道效应	边缘场使耗尽层向两侧场区扩展	有效耗尽电荷增加，阈值电压增大
短沟道效应	源漏耗尽层向沟道区扩展并分担部分耗尽区	栅控制能力降低，阈值电压下降

沟道长度调制：

- 发生在饱和区。
- V_{DS} 增加使沟道夹断点向源端移动。
- 等效沟道长度变短，饱和区 I_D 随 V_{DS} 增大而略微上升。

模拟设计取舍：

- 通常选用大于最小沟道长度的 L 。
- 目的：减小沟道长度调制，提高输出电阻和增益。

3.6 亚阈值电导与闩锁防护

来源：Chapter 3 MOSFET.pdf, Subthreshold Conduction、Latch-up。

亚阈值电导：

- 当 $V_{GS} < V_T$ 时，MOS 管并非完全没有电流。
- 弱反型会引起亚阈值电流。
- 亚阈值电导对应漏电流随栅压变化的弱反型区域。

功耗影响：

- 亚阈值电流是低功耗和高密度 CMOS 中必须考虑的漏电来源。
- 器件尺寸缩小、阈值电压降低后，亚阈值电流对静态功耗更重要。

CMOS 闩锁效应：

- 来源于寄生 PNP 和 NPN 双极晶体管构成的正反馈回路。
- 触发后在 V_{DD} 与 GND 之间形成低阻通路。

触发条件：

- I/O 端口静电放电。
- 输入信号过冲。
- 向衬底或阱中注入大电流。

防护方法：

- 采用 SOI、STI、Deep N-Well。
- 降低 N 阱电阻和衬底电阻。
- 增加衬底/阱接触。
- 设置保护环。

第 4 章 集成电路无源器件设计

1. 电阻 (Resistor)
2. 电容 (Capacitor)
3. 电感 (Inductor)
4. 互连线 (Lead Wire)
5. Interconnect
6. Pad

4.1 无源器件结构与版图设计要点

来源：Chapter 4 集成电路无源器件设计.pdf

电阻：

类型	结构/位置	关键注意点
多晶硅电阻	通常制作在场氧区	结构简单、最常用；阻值由掺杂浓度和几何形状决定
有源层电阻	源漏扩散时形成	包括 N^+ 、 P^+ 扩散电阻；与阱形成 PN 结，需反偏或零偏置
阱电阻	轻掺杂高电阻率区域	方块电阻可达 $10\text{k}\Omega/\square$ ；精度不高，稳定性较差
金属电阻	金属连线形成	方块电阻小，适合小阻值或互连相关电阻

电阻匹配：

- 主要误差来自工艺变化、温度、非线性和寄生电阻。
- 匹配时使用相同材料，并注意方向、压力、温度梯度、邻近效应和 Dummy 结构。

电容：

- 基本结构是两层导体夹一层绝缘体。
- 常见结构包括多晶硅-多晶硅、金属-金属 MIM、金属-多晶硅、多晶硅-扩散区、PN 结电容、MOS 电容、金属-扩散区。
- MIM 电容不存在 PN 结，结电容和电压依赖较小，精度高、匹配性好；缺点是介质层较厚，极板面积较大。

电容匹配：

- 采用相同图形、正方形尺寸、邻近摆放、共质心阵列和 Dummy 电容。
- 做好静电屏蔽，避免在电容上方布线。

电感、互连线与 Pad：

- 集成电感常用平面螺旋电感；优先采用高电阻率衬底和高层金属。
- 电感应远离其它金属线和 PN 结，避免上下方金属板，尽量使用厂商电感库。
- 互连线包括金属膜、扩散条、多晶硅；CD 缩小时寄生电阻/电容会造成压降、串扰和 RC 延迟。
- Pad 用于芯片输入输出和测试；焊盘尺寸通常远大于其它元器件且尺寸固定。

4.2 电阻类型、阻值来源与匹配

来源：Chapter 4 集成电路无源器件设计.pdf

- 电阻是具有一定导电能力且稳定的无源器件；集成电路芯片上的电阻通常为薄膜电阻，只占用衬底很小面积。
- Poly-Si 作用包括构成 MOS 管的 G 极、构成电阻和构成电容；Poly-Si 通过接触孔与 Metal-1 连接，金属构成电阻两个电极。

- N^+ 有源层电阻由 N^+ 扩散与有源区形成； P^+ 有源层电阻由 P^+ 扩散与有源区形成；有源层通过接触孔与第一层金属连接。
- N^+ 有源层电阻方块电阻值约 79.1Ω ，接触孔电阻约 54.8Ω ； P^+ 有源层电阻方块电阻值约 153.4Ω ，接触孔电阻约 118.5Ω 。
- P 阱/N 阱电阻属于轻掺杂区，高电阻率，方块电阻可达 $10k\Omega/\square$ ；缺点是电阻精度不高，阻值不稳定。
- 金属电阻方块电阻很小，设计形状可与 Poly-Si 电阻一样，布成直线、蛇形或折叠状。
- 电阻变化因素主要包括工艺变化、温度、非线性和寄生电阻；TCR 大小关系为 TCR（阱电阻）> TCR（多晶硅）> TCR（金属）。
- 匹配电阻应尽量使用相同材料，并考虑方向、压力、温度梯度、热电子效应、刻蚀速率不一致性；Dummy resistor 用于匹配邻近效应。

4.3 电容结构、匹配规则与寄生效应

来源：Chapter 4 集成电路无源器件设计.pdf

- 两层导体夹一层绝缘体形成平板电容；MOS IC 中可实现多晶硅-多晶硅、Metal-Metal、Metal-多晶硅、多晶硅-扩散区、PN 结电容、MOS 电容、金属-扩散区等结构。
- PIP 电容以第一层多晶硅 C_1 和第二层多晶硅 C_2 作为上下电极，氧化层作为电介质；优点是寄生参数小、无横向扩散影响、电容值可精确控制。
- PIP 电容局限：制作在场氧化层上，电容结构下方不能有氧化层台阶，否则会造成介质层局部减薄和电场集中，破坏电容完整性。
- MIM 电容上下极板均由金属构成，多层金属中可制备叠层金属电容；从剖面图看是梳状交叉结构。
- MIM 电容优点是不存在 PN 结、消除结电容、电压依赖消失、精度高、匹配性好；缺点是电介质层较厚，金属极板面积大。
- 多晶硅-扩散区电容适用于单层多晶硅工艺，但存在 PN 结寄生电容；N 阱下极板具有较大串联电阻和寄生结电容。
- 电容匹配规则：图形尽量相同；精确匹配电容尺寸采用正方形；大小适当；邻近摆放；多个电容排成尽可能小的矩形阵列。
- 高精度电容应采用共质心阵列并设置 Dummy；应进行静电屏蔽，若没有屏蔽则不应在电容上方布线；应远离功率器件并放置在低应力区。
- 寄生电容是集成电路中不希望存在但实际存在的电容；边缘效应产生边缘电容，边缘电容等于单位边缘电容常数乘以极板周长。

4.4 电感、互连线与 Pad 设计准则

来源：Chapter 4 集成电路无源器件设计.pdf

- 线圈结构电感很难集成，集成电路芯片常使用平面结构电感；方形电感图形规整、方便布局，使用最多，又称螺旋电感。
- 叠层电感可利用多层金属在螺旋电感基础上构造； M_1 和 M_2 绕行方向必须一致，且绕线穿插不重叠，以避免两层金属间产生寄生电容。
- 涡流损耗是集成电感最重要的寄生效应；涡流会消耗磁场能量，可等效为串联电阻损耗。
- 电感设计准则：制作在高电阻率轻掺杂衬底上；尽量用高层金属；未连接金属线、其它元件和 PN 结都应远离电感。
- 不同圈导线之间距离越小，磁耦合越强，电感值越大；但距离受限于光刻和刻蚀工艺水平。

- 尽量不要在电感上方或下方放置金属板，若存在金属板应尽量远离；电感导线应短而直，以减小寄生电阻和寄生电容。
- 互连线设计要点：大多数连线尽量短；传输微弱电流时多数互连线采用工艺允许的最小宽度；传输大电流时应估计电流容量并留裕量。
- 互连线寄生效应包括串联寄生电阻和并联寄生电容；在电源和地之间造成压降，在长并行线或跨层交叉处造成串扰，在长信号线上造成分布 RC 延迟。
- Pad 是电路输入输出与外部电路连接的导体结构，同时用于芯片测试；Pad 尺寸通常远大于电路中其它元器件，且尺寸固定。

4.5 电阻版图误差控制与匹配规则

来源：Chapter 4 集成电路无源器件设计.pdf, Resistor 设计依据与匹配规则。

- 集成电阻变化因素包括工艺变化、温度、非线性和寄生电阻；匹配还会受到方向、压力、温度梯度、热电子效应、刻蚀速率不一致等影响。
- 工艺变化主要影响块电阻和尺寸；温度变化中 TCR 通常满足：阱电阻大于多晶硅电阻，多晶硅电阻大于金属电阻。
- 匹配电阻应尽量使用相同材料、相同宽度、相同图形，并尽量沿同一方向摆放且彼此靠近。
- 精度要求高的电阻应采用较宽尺寸，同时调整长度保持方块数不变。
- 大电阻应拆分成较短的单位电阻，平行放置并串联，以减小梯度和局部工艺误差影响。
- 阵列化电阻应采用叉指结构或共质心结构提高匹配；阵列两侧应设置 dummy 电阻，使边缘环境一致。
- 匹配电阻应放置在低应力区，远离功率器件，并尽量降低功耗，避免热梯度影响匹配。
- 误差控制原则是使体区电阻 r_b 在总电阻中占主导，即 $r_b \gg r_h$ 且 $r_b \gg r_c$ ；PPT 给出的经验法则是体区长度至少为光刻和刻蚀误差的 100 倍，宽度至少为 50 倍。

4.6 电容类型、匹配与寄生效应细节

来源：Chapter 4 集成电路无源器件设计.pdf, Capacitor。

- 集成电容单位面积电容量较小，电容值与面积成正比，因此在集成电路中应尽量避免使用过大电容。
- PIP 电容使用第一层多晶硅和第二层多晶硅作上下电极，氧化层作介质；优点是寄生参数小、无横向扩散影响、电容值可较精确控制。
- MIM 电容上下极板都由金属构成；在多层金属互连中可将奇数层金属连为一极、偶数层连为另一极，形成梳状交叉结构。
- MIM 电容优点是不存在 PN 结、消除结电容、电压依赖小、精度高、匹配性好；缺点是介质层较厚，金属极板面积较大。
- 多晶硅-扩散区或多晶硅-N 阱电容适用于单层多晶硅工艺，但存在 PN 结寄生电容和下极板串联电阻问题。
- MOS 电容以栅氧化层作为介质，多晶硅为上电极，衬底表面感应沟道区为下电极；电容大小与两端电压有关，常用于自举电路。
- 电容匹配规则包括图形尽量相同、精确匹配时采用正方形、尺寸适当、邻近摆放、排成尽可能小的矩形阵列。
- 高精度电容应采用共质心阵列并设置 dummy，进行静电屏蔽；若无屏蔽，不应在电容上方布线。

- 边缘效应使平板边缘也产生电场，边缘电容等于单位边缘电容常数乘以极板周长；平板尺寸远大于介质厚度时边缘效应可忽略。

4.7 电感、互连线与 Pad 的设计风险

来源：Chapter 4 集成电路无源器件设计.pdf, Inductor、Lead Wire、Interconnect、Pad。

- 集成电感优先使用高电阻率轻掺杂衬底，以减小涡流损耗；顶层金属方阻小，常用作线圈。
- 平面电感关键尺寸包括边长或直径 D 、线宽 W 、线间距 S 和匝数 N 。
- 电感不同圈之间距离越小，磁耦合越强，电感值越大，但间距受光刻和刻蚀工艺限制。
- 电感上方或下方不应放置金属板，否则会产生涡流损耗；若存在金属板，应尽量远离电感。
- 互连线包括金属膜、扩散条和多晶硅；随着 CD 缩小，互连线寄生电阻和寄生电容对系统影响增大，连线也可视为一种元件。
- 金属膜连线电阻最小，主要用于大电流传输；电源线和地线电流最大，应设计得较宽或采用合金材料降低电迁移风险。
- 多晶硅连线适合小电流传输，但薄层电阻较大；对要求较高的连线可采用硅化物，但工艺步骤增加。
- 互连寄生效应包括串联寄生电阻和并联寄生电容；会造成电源/地压降、长并行线串扰、长信号线分布 RC 延迟。
- Pad 用于输入输出与外部电路连接，同时用于芯片测试；焊盘尺寸远大于其它器件，且尺寸通常固定。

第 5 章 基本数字集成电路设计

1. MOS 反相器 (Inverter)
 1. 电阻负载型反相器 (E/R)
 2. MOSFET 负载反相器
 3. CMOS 反相器
 4. CMOS 反相器的静态特性
2. 噪声容限 (Noise Margins)
3. CMOS 反相器的动态特性
 1. CMOS 反相器的负载电容
 2. 信号传输延迟 (门延迟、扇出延迟)
 3. CMOS 反相器的最高工作频率
4. CMOS 反相器的功耗
 1. CMOS 反相器的静态功耗
 2. CMOS 反相器的动态功耗
 3. CMOS 反相器的总功耗
 4. CMOS 反相器的功耗管理
5. 传输门 (Transmission Gate)
 1. NMOS 传输门
 2. PMOS 传输门
 3. CMOS 传输门

5.1 MOS 反相器、噪声容限与传输门

来源: Chapter 5 基本数字集成电路设计.pdf

- MOS 反相器是单输入变量布尔运算中最基本的逻辑门, 输出与输入反相, 执行逻辑“非”功能。
- MOS 反相器可按负载元件分为电阻负载、耗尽型负载、增强型负载和互补型负载; 按负载与驱动元件关系分为有比反相器和无比反相器。
- 评价 MOS 反相器性能的主要指标包括直流电压传输特性、 V_{OH} 、 V_{OL} 、反相器阈值电压、直流噪声容限、直流功耗、芯片面积、工艺难度和兼容性。
- CMOS 反相器由增强型 PMOS 和增强型 NMOS 组成, PMOS 作上拉开关, NMOS 作下拉开关, 是无比电路。
- CMOS 反相器优点包括逻辑摆幅大 ($V_{OH}=V_{DD}$, $V_{OL}=0$)、传输特性接近理想、过渡区陡、速度快、阈值接近 $V_{DD}/2$ 、噪声容限大、静态功耗小。
- 直流噪声容限反映逻辑电路抗干扰能力; $NM_L = |V_{IL,max} - V_{OL,max}|$, $NM_H = |V_{OH,min} - V_{IH,min}|$ 。
- 传输门是利用 MOS 管源漏可互换、双向导通特性构成的受控开关; 传输管优点是面积小、互连简单、速度快, 缺点是不能通过全程电压 0 到 V_{DD} 。

5.2 CMOS 反相器静态特性与噪声容限

来源: Chapter 5 基本数字集成电路设计.pdf

- CMOS 反相器静态特性可通过直流电压传输特性 VTC 分析获得; VTC 定义为输出电压 V_{out} 随输入电压 V_{in} 从 0V 逐渐增大到 V_{DD} 获得的曲线。
- 逻辑工作点包括 V_{OH} 、 V_{OL} 、 V_{IL} 、 V_{IH} 和 V_{th} ; V_{th} 是 VTC 曲线上 $V_{in}=V_{out}$ 时的值。
- 各种反相器中, 希望过渡区越陡越好, CMOS 反相器最接近理想反相器。
- CMOS 反相器转换区可按 NMOS/PMOS 工作区划分; $k_N/k_P=k_R$ 称为 CMOS 反相器比例因子, 在一定工艺条件下由 PMOS 和 NMOS 宽长比决定。
- 数字电路中信号在 V_{DD} 和 GND 之间转换, 各种干扰信号会使输入电平偏离理想电平, 产生噪声并影响输出电平。
- 直流噪声容限反映电路能承受的实际输入电平与理想逻辑电平的偏离范围, 反映逻辑电路抗干扰能力; 电路抗干扰能力随噪声容限增加而增强。

5.3 CMOS 反相器动态特性、延迟与最高频率

来源: Chapter 5 基本数字集成电路设计.pdf

- t_{PHL} 是输入电压上升到 $50\%V_{DD}$ 的时刻到输出电压下降到 $50\%V_{DD}$ 时刻之间的延迟时间。
- t_{PLH} 是输入电压下降到 $50\%V_{DD}$ 的时刻到输出电压上升到 $50\%V_{DD}$ 时刻之间的延迟时间。
- 平均延迟时间 $t_p = 1/2(t_{PHL} + t_{PLH})$ 。
- 对延迟时间用于非阶跃输入情形, 定义为从输入上升边 50% 到同相输出信号上升边 50% 对应的时间; 也可用下降边 50% 定义。
- 环形振荡器可用于测量对延迟时间; n 级 (n 为奇数) 相同反相器首尾相连成环即可构成环形振荡器。
- CMOS 反相器下降时间由负载电容放电过程决定; 上升时间由负载电容充电过程决定; 两者主要由负载电容和导电因子决定。

- 当 NMOS 和 PMOS 尺寸相等时, $K_N=2K_P$; 若要求上升时间和下降时间近似相等, 则需使 $W_P=2W_N$ 。
- 对较长导线, 分布电阻和分布电容是影响传输速度延迟的最大两个因素; 连线延迟常用最简单 RC 网络模型估算。
- 扇出 FO 是逻辑门输出端所接入的输入门个数; 如果反相器扇出为 N, 需要驱动能力为驱动一个反相器时的 N 倍, 才能保持相同延迟时间。
- 最高工作频率受上升时间和下降时间限制; 为保证输出达到合格逻辑电平, 输入脉冲宽度必须大于反相器上升时间和下降时间中较大的一个。

5.4 CMOS 反相器功耗与低功耗设计

来源: Chapter 5 基本数字集成电路设计.pdf

- CMOS 电路功耗主要包括静态功耗 P_s 和动态功耗 P_d 。
- 静态功耗指电路不翻转、维持一定状态时消耗的功耗; 理想 CMOS 稳态时 P、N 管始终只有一个导通, 没有 V_{DD} 到 GND 的直流通路, 静态功耗应为零。
- 实际静态功耗来自漏源扩散区和 P 阱或 N 阱形成的 PN 结反向漏电流, 以及 MOS 管亚阈值漏电流 I_{leak} 。
- 动态功耗在状态变化时产生, 由电容充放电和 CMOS 开关瞬态电流引起。
- 输入为非理想波形时, 输入上升沿和下降沿瞬间负载管和驱动管会同时导通, 引起交变功耗 P_A 。
- 输出端负载电容充电和放电引起的功耗称为瞬态功耗 P_T ; 瞬态功耗是造成动态功耗的主要因素。
- 对重复阶跃输入, 平均功耗与电路中电容充放电能量成正比; 功耗与开关频率成正比。
- 总功耗近似为 $P \approx P_s + P_T$; 工作频率升高时, 交变功耗 P_A 增大, 高速 CMOS 反相器中 P_A 与 P_T 可为同一数量级, 不能忽略。
- 低功耗电路设计方法包括降低节点电容、减小开关活动次数、降低工作电压、降低工作频率。

5.5 NMOS、PMOS 与 CMOS 传输门

来源: Chapter 5 基本数字集成电路设计.pdf

- NMOS 传输门当 $V_G=0$ 时截止, 输入输出隔开, $I_{DS}=0$; 当 $V_G=V_{DD}$ 时导通, 将输入信号传到输出端。
- NMOS 传输高电平时存在阈值电压损失, 输出高电平只能达到 $V_{DD}-V_{TN}$; NMOS 传输低电平可无损失传到输出端。
- PMOS 传输门控制信号低电平有效; PMOS 传输高电平特性类似 NMOS 传输低电平, 可无损传输高电平。
- PMOS 传输低电平时存在阈值损失, 输出为 $|V_{TP}|$, 信号传输失真。
- NMOS 和 PMOS 传输信号均存在阈值损失, 只是 NMOS 发生在传输高电平, PMOS 发生在传输低电平。
- CMOS 传输门把 NMOS 和 PMOS 并联使用, 用一对互补信号分别接到 NMOS 和 PMOS 栅极, 以克服单管传输门的阈值损失。
- CMOS 传输门可以使高电平无损失地传送到输出端, 也可以使低电平无损失地传送到输出端, 利用了 NMOS 传低电平好、PMOS 传高电平好的互补特性。
- CMOS 传输门截止时电阻应尽可能大, 导通后电阻应尽量小且接近线性; 导通电阻由 NMOS 和 PMOS 导通电阻并联组成。

5.6 MOS 反相器类型与评价指标

来源：Chapter 5 基本数字集成电路设计.pdf, 5.1 MOS Inverter。

- MOS 反相器是单输入变量布尔运算中最基本的逻辑门，输出与输入反相，执行逻辑“非”的功能。
- 按负载元件类型可分为电阻负载、耗尽型负载、增强型负载和互补型负载；按负载元件和驱动元件之间的关系可分为有比反相器和无比反相器。
- MOS 反相器信号从栅极输入，输入电流非常小，输入阻抗接近无穷大；直接级联时可认为没有直流负载，一般只带纯电容负载。
- 评价 MOS 反相器性能的主要指标包括直流电压传输特性、输出高电平、输出低电平、反相器阈值电压、直流噪声容限、直流功耗、占芯片面积、工艺难度和兼容性。
- 电阻负载反相器中，为使传输特性好，驱动管断开时负载电阻相对开关电阻应足够小，驱动管闭合时负载电阻相对开关电阻应足够大；由于电阻负载面积很大，通常用 MOS 管作负载。
- E/E 饱和型 NMOS 负载反相器的特点是 V_{OH} 比 V_{DD} 低一个阈值电压， V_{OL} 与比例因子有关，为有比电路，上升过程 T_r 较大。
- 栅源短接耗尽型 E/D 反相器的特点是 V_{OH} 可达到 V_{DD} ， V_{OL} 与 K_R 有关但 V_{TD} 是关键因素，近似于无比电路，面积小、速度快。

5.7 CMOS 反相器结构与开关状态

来源：Chapter 5 基本数字集成电路设计.pdf, 5.2.1 CMOS Inverter。

- CMOS 反相器由一个增强型 PMOS 和一个增强型 NMOS 组成；数字电路中作为开关使用，是无比电路。
- 结构特点： V_{out} 为共漏极， V_{in} 为 PMOS 和 NMOS 的共栅极， V_{DD} 接 PMOS 的源极和体端，GND 接 NMOS 的源极和体端。
- 若输入为“1” ($V_{in} = V_{DD}$)，则 $V_{GSN} = V_{DD}$ 、 $V_{GSP} = 0$ ，NMOS 导通、PMOS 截止，输出“0” ($V_{out} = 0$)。
- 若输入为“0” ($V_{in} = 0$)，则 $V_{GSN} = 0$ 、 $V_{GSP} = -V_{DD}$ ，NMOS 截止、PMOS 导通，输出“1” ($V_{out} = V_{DD}$)。
- CMOS 反相器优点包括利用 P、N 管交替通断获取输出高低电压，传输特性理想、过渡区陡，逻辑摆幅大，速度快，阈值接近 $V_{DD}/2$ ，噪声容限大，功耗小。

5.8 CMOS 反相器静态特性与五个工作区

来源：Chapter 5 基本数字集成电路设计.pdf, 5.2.2 CMOS 反相器的静态特性。

VTC 定义：

- CMOS 反相器静态特性通过直流电压传输特性 VTC 分析。
- VTC 表示 V_{out} 随 V_{in} 从 0V 增大到 V_{DD} 的变化曲线。

工作区边界：

- $V_{in} = V_{TN}$ 。
- $V_{in} = V_{DD} + V_{TP}$ 。
- $V_{in} - V_{TN} = V_{out}$ 。
- $V_{in} - V_{TP} = V_{out}$ 。

工作区	输入范围	NMOS 状态	PMOS 状态	输出特征
A 区	$0 \leq V_{in} \leq V_{TN}$	截止	线性	高电平, $V_{OH} = V_{DD}$
B 区	$V_{TN} < V_{in} < V_{out} + V_{TP}$	饱和	线性	输出开始下降
C 区	$V_{out} + V_{TP} \leq V_{in} \leq V_{out} + V_{TN}$	饱和	饱和	输出显著变化, 转换电压为 V_{it} 或 V_{th}
D 区	$V_{out} + V_{TN} < V_{in} < V_{DD} + V_{TP}$	线性	饱和	输出继续下降
E 区	$V_{DD} + V_{TP} \leq V_{in} \leq V_{DD}$	线性	截止	低电平, $V_{OL} = 0$

考点:

- 理想 VTC 中第 3 区为垂线段; 实际 VTC 会因器件参数不对称发生偏移。
- 比例因子 $k_R = K_N/K_P$ 由 PMOS 和 NMOS 宽长比决定。
- 若 $V_{TN} = -V_{TP}$ 且 $K_N = K_P$, 则 $V_{it} = V_{DD}/2$ 。
- VTC 高、低电平区 $I_{on} = 0$; 转变区 $I_{on} \neq 0$; 当 $V_{in} = V_{it}$ 时 $I_{on} = I_{peak}$ 。

5.9 CMOS 反相器噪声容限

来源: Chapter 5 基本数字集成电路设计.pdf, 5.3 噪声容限。

- 数字电路信号在 V_{DD} 和 GND 之间转换, 干扰信号会使输入电平偏离理想电平, 产生噪声并影响输出电平。
- 直流噪声容限反映电路能承受的实际输入电平与理想逻辑电平的偏离范围, 反映逻辑电路抗干扰能力; 噪声容限越大, 抗干扰能力越强。
- 逻辑 0 的允许输入范围为 $0 \leq V_{in} \leq V_{IL}$; 逻辑 1 的允许输入范围为 $V_{IH} \leq V_{in} \leq V_{DD}$ 。
- 低信号电平噪声容限: $NM_L = |V_{IL,max} - V_{OL,max}|$ 。
- 高信号电平噪声容限: $NM_H = |V_{OH,min} - V_{IH,min}|$ 。
- CMOS 直流噪声容限可用单位增益点定义, 也可用转折电压 V_{th} 定义; 对称设计时 $V_{th} = V_{DD}/2$, $NM_L = NM_H = V_{DD}/2$ 。

5.10 CMOS 反相器负载电容与动态特性

来源: Chapter 5 基本数字集成电路设计.pdf, 5.4 CMOS 反相器的动态特性。

- 动态特性又称瞬态特性或开关特性; 输出节点存在容性负载, 输出变化时需要对负载电容充放电。
- 阶跃输入近似假设包括: 输入信号为理想方波, 忽略 MOS 晶体管本身驰豫时间, 把输出节点相关本征电容和寄生电容等效为常值集总负载电容 C_L 。
- 负载电容主要由三部分构成: 本级输出电容、下一级电路输入电容、连线寄生电容。
- PPT 给出的负载电容关系为 $C_L = C_{DBN} + C_{DBP} + C_l + C_{in}$; 若连线较短, C_l 可忽略。
- 当扇出系数大于 1 时, 所有被驱动电路的输入电容都要计入负载电容。

5.11 CMOS 反相器传输延迟、扇出与最高频率

来源: Chapter 5 基本数字集成电路设计.pdf, 5.4.2-5.4.5。

- 数字电路延迟由门延迟、连线延迟、扇出延迟和大电容负载延迟组成。
- 上升时间 t_r 指输出信号从 V_{DD} 的 10% 上升到 90% 所需时间; 下降时间 t_f 指输出信号从 V_{DD} 的 90% 下降到 10% 所需时间。

传输延迟定义:

- t_{PHL} : 输入电压上升到 50% V_{DD} 的时刻, 到输出电压下降到 50% V_{DD} 的时刻之间的延迟。
- t_{PLH} : 输入电压下降到 50% V_{DD} 的时刻, 到输出电压上升到 50% V_{DD} 的时刻之间的延迟。
- 平均延迟时间: $t_p = \frac{1}{2}(t_{PHL} + t_{PLH})$ 。
- 对延迟时间 t_D 用于非阶跃输入情况, 可通过奇数级反相器构成的环形振荡器测量; 环形振荡器频率或周期可用于求出对延迟时间。
- 当 NMOS 和 PMOS 尺寸相等时, $K_N = 2K_P$; 若要求上升时间和下降时间近似相等, 则需使 $W_P = 2W_N$ 。
- 对较长导线, 分布电阻和分布电容是影响传输速度延迟的最大两个因素, 连线延迟常用最简单 RC 网络模型估算。
- 扇出 FO 是输出端所接入输入门的个数, 扇入 FI 是输入端子的个数; 若反相器扇出为 N, 要保持相同延迟, 驱动能力需为驱动一个反相器时的 N 倍。
- 为保证输出达到合格逻辑电平, 输入脉冲宽度必须大于上升时间和下降时间中较大的一个; 占空比为 1:1 时, 最高工作频率由 t_r 和 t_f 限制。

5.12 CMOS 反相器功耗与低功耗设计

来源: Chapter 5 基本数字集成电路设计.pdf, 5.5 CMOS 反相器的功耗。

- CMOS 电路功耗主要包括静态功耗 P_s 和动态功耗 P_d 。
- 静态功耗指电路不翻转、维持一定状态时消耗的功耗; 理想 CMOS 稳态时 P、N 管始终只有一个导通, 没有 V_{DD} 到 GND 的直流通路, 静态功耗应为零。
- 实际静态功耗来自漏源扩散区与 P 阱或 N 阱形成的 PN 结反向漏电流, 以及 MOS 管亚阈值漏电 I_{leak} 。
- 动态功耗来自状态变化时电容充放电和 CMOS 开关瞬态电流。
- 输入为非理想波形时, 输入上升沿和下降沿瞬间负载管和驱动管会同时导通, 引起交变功耗 P_A 。
- 输出端负载电容充电和放电引起的功耗称为瞬态功耗 P_T ; 瞬态功耗是造成动态功耗的主要因素。
- 总功耗近似为 $P \approx P_s + P_T$; 工作频率升高时, 交变功耗 P_A 增大, 高速 CMOS 反相器中 P_A 与 P_T 可为同一数量级, 不能忽略。
- 功耗设计中的基本问题包括导体电迁移、散热和供电; 低功耗设计方法包括降低节点电容、减小开关活动次数、降低工作电压、降低工作频率。

5.13 NMOS、PMOS 与 CMOS 传输门

来源: Chapter 5 基本数字集成电路设计.pdf, 5.6 传输门。

- MOS 管源漏区完全对称且可互换, 双向导通特性使其可作为受控开关, 也称传输门或传输管。
- NMOS 传输门当 $V_G = 0$ 时截止, 输入输出隔开, $I_{DS} = 0$; 当 $V_G = V_{DD}$ 时导通, 将输入信号传到输出端。

- NMOS 传输高电平时存在阈值电压损失，输出高电平只能达到 $V_{DD} - V_{TN}$ ；NMOS 传输低电平可无损失传到输出端。
- PMOS 传输门低电平有效；PMOS 传输高电平特性类似 NMOS 传输低电平，可无损传输高电平。
- PMOS 传输低电平时存在阈值损失，输出约为 $|V_{TP}|$ ，信号传输失真。
- CMOS 传输门把 NMOS 和 PMOS 并联使用，用一对互补信号分别接到 NMOS 和 PMOS 栅极，以克服单管传输门的阈值损失。
- CMOS 传输高电平时，NMOS 始终工作在饱和区，PMOS 经历饱和和线性两个工作区；即使 NMOS 后期截止，PMOS 仍导通直到 $V_o = V_i = V_{DD}$ 。
- CMOS 传输低电平时，PMOS 始终工作在饱和区，NMOS 经历饱和和线性两个工作区；后期 PMOS 截止，靠 NMOS 使输出降到 0。
- CMOS 传输门截止时电阻应尽可能大，导通后电阻应尽量小且接近线性；导通电阻由 NMOS 和 PMOS 导通电阻并联组成。

5.14 CMOS 反相器设计取舍与计算考点

来源：Chapter 5 基本数字集成电路设计.pdf, 5.2-5.5。

- CMOS 反相器计算常围绕 V_{it} 、 I_{peak} 、噪声容限、延迟时间、负载电容和功耗展开。
- 器件参数对 VTC 的影响主要通过 K_N/K_P 体现；改变 PMOS/NMOS 宽长比会移动转换电压，从而改变高、低噪声容限。
- 对称设计通常希望 V_{it} 接近 $V_{DD}/2$ ，使 NM_L 与 NM_H 尽量接近。
- 上升时间由 PMOS 对负载电容充电决定，下降时间由 NMOS 对负载电容放电决定；若 NMOS 与 PMOS 尺寸相同，PPT 给出 $K_N = 2K_P$ ，因此要使上升/下降时间接近，需加宽 PMOS。
- 增大器件宽度能增强驱动能力，但也会增加本级输入电容和输出扩散电容；对大负载有效，对小负载收益不明显。
- 功耗估算时应按不同开关频率的节点分别统计电容，再将各部分功耗相加；高速 CMOS 中短路功耗不能简单忽略。
- 低功耗设计按 PPT 分层：系统级改善最大，其次为结构级、逻辑级，版图级改善通常最小但仍必须处理寄生电容和电源线问题。

5.15 传输门卷面作答要点

来源：Chapter 5 基本数字集成电路设计.pdf, 5.6 Transmission Gate。

- 答 NMOS 传输门时要同时说明“控制高电平导通”和“传高有损、传低无损”。传高电平时输出最高约为 $V_{DD} - V_{TN}$ ，原因是输出升高后 V_{GS} 降低，最终低于阈值而截止。
- 答 PMOS 传输门时要同时说明“控制低电平导通”和“传高无损、传低有损”。传低电平时输出约为 $|V_{TP}|$ ，原因是维持 PMOS 导通需要满足源栅电压条件。
- 答 CMOS 传输门时要强调互补控制信号：NMOS 栅接控制信号，PMOS 栅接反相信号；打开时两管并联，关闭时两管截止。
- CMOS 传输门传高电平时，后期 NMOS 截止但 PMOS 继续导通；传低电平时，后期 PMOS 截止但 NMOS 继续导通，因此高低电平都可无损传输。
- CMOS 传输门作为开关使用时，希望关断电阻足够大、导通电阻足够小且接近线性；导通电阻等效为 NMOS 与 PMOS 导通电阻并联。

第 7 章 集成电路版图设计 (Layout Design)

1. 工艺流程定义
2. 版图几何设计规则
3. 图元
4. 电学设计规则
5. 布线规则
6. 版图设计
7. 版图检查
8. 版图数据提交

7.1 版图定义、意义与设计流程

来源: Chapter 7 集成电路版图设计.pdf, 1.0-1.4。

- Layout 是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形, 包含集成电路尺寸大小、各层拓扑定义等器件物理信息。
- Layout 是集成电路从设计走向制造的桥梁, 制造厂家根据这些数据制造掩膜; 掩膜图形决定芯片上器件或连接物理层的尺寸。
- 版图设计关系到功能是否正确, 也影响性能、成本和功耗; 设计者需要同时具备电路系统原理和工艺制造知识。
- 人工版图设计步骤包括布图规划、基本单元布局布线、较小功能块布局布线、较大功能块布局布线、总体版图、版图检查与验证。
- 版图设计流程包括熟悉工艺文件、理解电路、版图布局布线、DRC/LVS、GDSII to FAB。
- 工艺厂商通常提供 .tf、.display、Design Rule、DRC/LVS 文件、PDK、ESD 文件、金属阻值文件等。

7.2 设计规则与工艺资料

来源: Chapter 7 集成电路版图设计.pdf, Design Rule 与 7.2。

- 设计规则由晶圆厂家提供, 是版图设计和工艺之间的唯一接口; 版图是否符合设计规则是流片能否成功的关键。
- 严格遵守设计规则可避免短路、断路造成的电路失效, 并降低容差和寄生效应引起的性能劣化。
- 选择某一 Foundry 的某一 Process 时, 除 Design Rules 外, 还应关注配套资料:
 - Process Parameters、Process Flow、Design Guide。
 - SPICE Parameters、Package、Area、Testing。
 - Temperature、Sheet resistance、Tape out 流程。
- 几何设计规则可看作对光刻掩模版制备的要求; 从设计角度可分为几何特征规定、基本图形部件强制要求、电参数范围定义。
- 设计规则描述方法包括 Lambda 规则和 Micron 规则; Lambda 规则是相对单位, Micron 规则是绝对单位。

- 设计规则反映性能和成品率之间的折衷：规则越保守，成品率越高；规则越进取，性能改进可能更大，但可能牺牲成品率。

7.3 几何设计规则与版图层次

来源：Chapter 7 集成电路版图设计.pdf，2.0-2.4。

- 几何设计规则主要包括最小宽度、最小间距和最小交叠。
- 最小宽度指封闭几何图形的内边之间距离；DRC 会对低于规则指定最小宽度的图形给出错误提示。
- 最小间距指各几何图形外边界之间的距离。
- 最小交叠包括一几何图形内边界到另一图形内边界的 Overlap，以及一几何图形外边界到另一图形内边界的 Extension。
- N 阱硅栅工艺常见层次包括 N 阱层、N+/P+ 有源区层、多晶硅层、接触孔层、金属层、焊盘钝化层。
- PPT 举例给出 N 阱、有源区、Poly、Contact、Metal、Pad 等层的规则列表；考试中重点是能说明每类规则的作用，而不是死背全部数值。

7.4 图元与器件版图参数

来源：Chapter 7 集成电路版图设计.pdf，3.0 图元。

- 每一种电路元件都由一套掩模决定的几何形状和一系列物理、化学、机械处理过程组成；只根据设计规则设计版图较难入手，因此工艺元件库通常由工艺厂家提供。
- NMOS/PMOS 中，多晶硅形成 MOS 管栅极，N+ 扩散区和有源区形成 N 型有源区，P+ 扩散区和有源区形成 P 型有源区。
- MOS 管版图可变参数包括栅长、栅宽和栅指数。栅长指栅极下源漏之间的沟道长度；栅宽指栅极下有源区沟道宽度；栅指数指栅极个数。
- Cadence 环境下 CMOS 工艺常用电阻包括多晶硅电阻、有源层电阻和阱区电阻；可变参数包括电阻宽度和电阻值。
- MIM 电容由导电下电极、绝缘介质层和导电上电极组成；电容由重叠面积电容和边缘电容共同决定。
- 不同导电层之间由绝缘介质隔离，互连需要通过 Contact、Via1、Via2 等孔连接。

7.5 电学设计规则与布线规则

来源：Chapter 7 集成电路版图设计.pdf，4.0-5.3。

- 电学设计规则给出由具体工艺参数抽象出的电学参数，是电路与系统设计、模拟的依据。
- 电学设计规则项目包括衬底电阻、掺杂区薄层电阻、多晶硅薄层电阻、接触电阻、单位面积电容、阈值电压、击穿电压、导电因子等。
- 若手工设计集成电路或标准单元库，几何设计规则是图形编辑依据，电学设计规则是分析计算依据。
- 布局是将集成电路各部分合理布置在芯片上；布线是按电路图连接关系在版图上布置元器件之间、各部分之间的连接。
- 电源线和地线应尽可能避免用扩散区和多晶硅走线，特别是通过较大电流的电源线和地线。
- 禁止在一条铝走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。
- 压点离开芯片内部图形的距离不应少于 20 μm ，以避免键合应力造成电路损坏。

- 布线层应根据电气特性选择；电源线与地线可采用梳状走线和金属布线，长信号线应避免平行走线。

7.6 版图验证：DRC、ERC、LPE、LVS

来源：Chapter 7 集成电路版图设计.pdf，6.3 版图验证。

- 版图验证包括 DRC、Layout Extract、ERC 和 LVS。
- DRC 用于设计规则检查，按照检查文件中的出错条件自动对照查验版图图形。
- ERC 用于检查电学错误，如电源、地、输入端、输出端连接错误；常见错误包括节点开路、短路、接触孔浮孔、特定区域未接触、不合理的元器件节点数或扇出数。
- LPE 用于提取版图中的器件、连接关系、寄生电容和电阻，相当于自动建立模型；提取结果可用于后仿真和寄生效应评估。
- LVS 从版图提取电路并与原理图网表比较；结果可能完全一致或不一致，设计者需根据错误修改版图。
- Cadence 中 LVS 常见错误类型包括 nets、instance、parameter、terminal；检查时最好先检查网表错误。

7.7 版图设计可靠性与注意事项

来源：Chapter 7 集成电路版图设计.pdf，7.1-7.3 与“版图设计注意事项”。

总体目标：

- 实现电路正确物理连接。
- 芯片面积尽量小。
- 性能优化，尤其是连线总延迟最小。
- 布局图尽可能与电路图一致；焊盘安排必须保证芯片可测。

金属与电迁移：

- 减少 Al 条覆盖面积，采用较短 Al 条，并尽量布在厚氧化层上。
- 限制金属线电流密度；大电流金属线应按需要加宽。
- 多层金属可通过多条或多层分流降低单层电流。
- 金属跨越氧化层台阶时，应减小台阶高度和坡度。

热、匹配与器件布局：

- 热分布应均匀，易受温度影响的元件远离发热元件。
- 匹配电路可采用并排或轴对称配置。
- MOSFET 布局尽量对称，采用小而多的接触孔，并使接触孔尽可能覆盖沟道宽度。
- 栅宽过大时可用并联方式分割，以减小栅电阻和栅电容影响。

信号与衬底连接：

- 高频信号应尽量减少寄生电容干扰。
- 直流信号可利用寄生电容旁路交流成分以稳定直流。
- 较长走线要考虑电阻效应，避免长线引入寄生大电阻。
- NMOS 衬底应充分接地，PMOS 衬底应充分接高电平。
- 大电流 MOS 管周围应形成隔离环保护。

版图组织：

- 版图应层次化设计，图形尽量简洁。
- 连接在一起的同一层尽量合并，以减少数据存储量并提高可读性。

7.8 CMOS 掩膜层与版图数据提交

来源：Chapter 7 集成电路版图设计.pdf，8.0 与 CMOS 的设计。

- 版图描述电子元件及引线的形状、位置，具有层次化、方块图形、与芯片加工工艺密切相关等特点；芯片加工厂只需要版图文件，不需要电路原理图文件。
- CMOS 工艺中，为形成反型层沟道，P 衬底通常接最低电位 V_{SS}/GND ，N 阱通常接最高电位 V_{DD} 。
- PPT 展示的 CMOS 主要掩膜层包括 Nwell、Oxide、PolyG、nplus、pplus、contact、met1、via1、met2、pad。
- 版图数据提交要求：经过版图检查完全无错，将版图数据转换成 GDS-II 格式码流数据，按 Foundry 或 MPW 要求通过网络传送 GDS-II 文件。

7.9 版图设计流程、设计规则与验证

来源：Chapter 7 集成电路版图设计.pdf

- Layout 是将设计并模拟优化后的电路转化成一系列几何图形，包含集成电路尺寸、各层拓扑定义等器件物理信息，是设计走向制造的桥梁。
- 版图设计影响芯片功能、性能、成本和功耗；集成电路制造厂家根据版图数据制造掩膜。
- 版图设计流程包括熟悉工艺文件、理解电路、版图布局布线、DRC/LVS、GDSII 提交到 FAB。
- 工艺厂商通常提供 .tf、.display、Design Rule、DRC/LVS 文件、PDK、ESD 文件、金属阻值文件等。
- 设计规则是版图设计和工艺之间的接口，由晶圆厂根据制造能力和工艺特点制定；严格遵守设计规则可减少短路、断路、容差和寄生效应带来的失效。
- 设计规则描述方式包括 Lambda 规则和 Micron 规则，主要包含各层最小宽度、最小间距、最小交叠/外延等。
- 版图验证包括 DRC（设计规则检查）、Extract（电路提取）、ERC（电气规则检查）、LVS（版图与电路图对照）。
- DRC 用于检查几何设计规则；LVS 从版图中提取电路并与原理图网表比较，常见错误包括 nets、instance、parameter、terminal 错误。

7.10 工艺层示例与设计规则表的读法

来源：Chapter 7 集成电路版图设计.pdf，TSMC/Chartered 工艺层与设计规则示例。

- PPT 以 TSMC 0.35 μm CMOS 工艺为例说明工艺文件到版图设计的路径，包括沟道长度、电源电压、多晶硅层数、金属层数、阈值电压、环形振荡器频率等参数。

TSMC 0.35 μm CMOS 工艺层示例：

- 有源/选择层：N_well、Active、P_plus_select、N_plus_select。
- 栅与电极：Poly、Electrode。
- 接触与通孔：Contact、Via1、Via2。
- 金属与钝化：Metal1、Metal2、Metal3、Glass。

- 读设计规则表时应先区分最小宽度、最小间隔、最小交叠三类；考试更可能考这些规则的意义和用途，而不是完整背数值。
- N 阱规则用于保证光刻精度、器件尺寸、防止不同电位阱间干扰，并通过 N 阱到 N+ 距离等规则减少门锁效应。
- Poly 规则包括多晶硅最小宽度、多晶硅间距、多晶硅与有源区间距、多晶硅伸出有源区等，直接关系到栅长、源漏截断和沟道区尺寸。
- Contact 规则包括孔大小、孔间距、各层覆盖孔、孔到栅距离等，用于保证接触可靠并防止漏电、短路。
- Pad 规则包括最小焊盘大小、焊盘边间距、金属覆盖焊盘、焊盘到有源区距离，用于满足封装、键合和可靠性要求。

7.11 Cadence 版图工作流与常见错误排查

来源：Chapter 7 集成电路版图设计.pdf，Cadence Tools 与版图设计软件。

- Cadence 版图设计基本流程是画电路图 Schematic、画版图 Layout、进行 DRC、Extract、LVS，再根据错误信息修改。
- 从最基本子电路开始就要进行 DRC 和 LVS 检查，避免错误积累到大模块后难以定位。
- DRC 初学阶段较困难，原因是设计规则较多；熟悉工具后真正难点通常在 LVS，因为电路规模和层次复杂。
- LVS 错误常见类别包括 nets、instance、parameter、terminal；检查时应优先检查 nets 错误，因为连接错误可能被提取工具归类成器件或参数错误。
- LVS 检查后的 log 文件、错误网表、mergenet 和 error display 对定位问题最有用。
- Schematic 可以提取 Symbol View，Layout 不能提取 Symbol，但可以进行子模块调用；因此版图也应按模块层次化组织。
- 版图文件最终通过数据流格式输出，提交前必须保证 DRC/LVS 等检查无错。

作业题

来源：集成电路分析与设计---作业.docx

题 1 第 2 章：简述什么是双阱工艺？

答案：

- **定义：**双阱工艺（Twin-well Implants）用以定义 nMOS 和 pMOS 的有源区。
- **作用：**阱注入决定阈值电压，同时避免 CMOS 电路中的门锁效应。
- **工艺特点：**采用倒掺杂技术形成双阱，高能量、大剂量注入深度约 $1\mu\text{m}$ ；后续注入仍在相同区域进行，但注入能量、剂量和结深大幅减小。

来源：Chapter 2.pdf，双阱工艺。

题 2 第 2 章：为什么在栅长相同的情况下 NMOS 管速度要高于 PMOS 管？

答案：

- **PPT 结论：**当 NMOS 和 PMOS 的尺寸相等时， $K_N=2K_P$ 。
- **原因：**相同尺寸条件下，NMOS 导电因子较大，驱动电流较大，对负载电容充放电所需时间更短。
- **设计补偿：**若要求 CMOS 反相器上升时间与下降时间近似相等，需要使 $W_P=2W_N$ 。

来源：Chapter 5 基本数字集成电路设计.pdf，CMOS 反相器信号传输延迟。

题 3 第 2 章：简述什么是深 N 阱工艺？

答案：

- **定义：**Deep N-Well 是实现具有独立衬底端 NMOS 晶体管的一种结构。
- **优点：**可为每个 NMOS 实现独立体端 B，并通过减小串扰改善性能。
- **缺点：**版图面积增大，需要增加掩膜，成本较高。
- **闩锁防护：**可将 P-Well 与相邻 N-Well 隔离，用于减小 Latch-up。

来源：Chapter 3 MOSFET.pdf，Deep N-Well 结构与闩锁效应。

题 4 第 3 章：什么是 MOSFET 的阈值电压？它受哪些因素影响？

答案：

- **定义：**阈值电压 V_T 是 MOS 管沟道区半导体表面达到强反型、形成导电沟道时所需的栅源电压。
- **阈值反型点：** $V_G=V_T$ ，表面势 $\varphi_s=2\varphi_{fn}$ 。
- **电荷状态：**表面空间电荷区宽度达到最大值，反型层电荷密度为 0。

影响阈值电压的因素包括：

- 栅电容 C_{ox} 。
- 接触电势差。
- 衬底杂质浓度。
- 氧化层电荷密度。
- 窄沟道效应和短沟道效应。
- 体效应。
- PPT 还指出阈值电压与温度有关。

来源：Chapter 3 MOSFET.pdf，MOS Capacitor 与 Threshold Voltage。

题 5 第 3 章：什么是 MOS 器件的体效应？

答案：

- **定义：**衬底相对于源端的偏置电压称为衬底偏压 V_{BS} ；衬底偏压对阈值电压的影响称为体效应或背栅效应。
- **NMOS 情况：**负衬底偏压使源区、沟道、漏区与衬底之间的 PN 结反偏。

- **结果**：衬底耗尽层变宽、耗尽层电荷增加，形成反型层需要更大栅压，阈值电压升高。
- **影响因素**：体效应系数越大，衬底偏压对阈值电压的影响越大。

来源：Chapter 3 MOSFET.pdf，体效应。

题 6 第 3 章：什么是沟道长度调制？画出 I-V 特性曲线图来表明沟道长度调制效应。

答案：

- **定义**：在饱和区，随着 V_{DS} 增加，导电沟道的实际长度逐渐减小， I_{DS} 相应增大，这一效应称为沟道长度调制效应。
- **沟道长度影响**：管子的沟道长度 L 越大，沟道长度调制效应越小。
- **曲线特征**：实际饱和区 I_D - V_{DS} 曲线不是平坦的，而是随 V_{DS} 增加略微上升。
- **理想情况**：不考虑沟道长度调制效应时， $\lambda=0$ ，饱和区曲线平坦。

画图要点：

- 画出多条不同 V_{GS} 下的 I_D - V_{DS} 曲线。
- 各曲线进入饱和区后仍保持正斜率。
- 沟道长度调制越明显，饱和区斜率越大。
- PPT 指出，当 $L > 2L_{min}$ 时， λ 趋于平缓变化；模拟 CMOS 电路通常取 $L=(4\sim 8)L_{min}$ 。

来源：Chapter 3 MOSFET.pdf，沟道长度调制效应。

题 7 第 3 章：什么是亚阈值电导？画出漏电流与栅极电压的关系图，以表示当管子处于饱和区时的亚阈值电流。

答案：

- 现有课程 PPT 中未明确提供亚阈值电导的定义、公式，以及漏电流与栅极电压关系曲线的画法。

题 8 第 3 章：什么是 CMOS 闩锁效应？

答案：

- 对于 CMOS 器件，其中容易形成由寄生双极晶体管构成的正反馈回路；触发后会在电源和地之间形成低阻抗路径，引发大电流，甚至烧毁器件，这称为闩锁效应（Latch-up effect）。

触发条件包括：

- 外部信号引脚发生静电放电 ESD 或信号过冲，向衬底或阱中注入大电流。
- 电源电压或输入/输出引脚出现瞬态过压。
- 高温环境使寄生 BJT 导通阈值降低。
- 高能粒子电离衬底，引发瞬态电流。

解决方法包括采用 SOI 技术、STI 隔离、Deep N-Well，以及通过倒掺杂降低 R_{N-well} 和 R_{Sub} 。

来源：Chapter 3 MOSFET.pdf，闩锁效应。

题 9 第 4 章：芯片电容有哪几种实现结构？

答案：

- 两层导体夹一层绝缘体可形成平板电容。PPT 列出的芯片电容结构包括：
- 多晶硅-多晶硅电容。
- Metal-Metal 金属-金属电容。
- Metal-多晶硅电容。
- 多晶硅-扩散区电容。
- PN 结电容。
- MOS 电容。
- 金属-扩散区电容。

来源：Chapter 4 集成电路无源器件设计.pdf, Capacitor。

题 10 第 4 章：芯片电阻有哪几种实现结构？采用半导体材料实现电阻要注意哪些问题？

答案：

- 与 CMOS 工艺兼容的集成电路电阻可分为无源电阻和有源电阻。
- 无源电阻主要包括多晶硅电阻、有源区电阻、阱电阻和金属电阻。
- 有源电阻是将晶体管适当连接和偏置，利用晶体管在不同工作区域表现出的电阻特性；例如 MOS 管在线性区时 I-V 特性接近线性，可视为有源电阻。

采用半导体材料实现电阻时应注意：

- 多晶硅电阻阻值由掺杂浓度和电阻形状决定；扩散掺杂精度不高，离子注入掺杂可提高精度。
- 有源区电阻与阱之间形成 PN 结，必须使 PN 结反向偏置或零偏置；其电阻率受工艺限制，不能灵活变化。
- 阱电阻属于轻掺杂高电阻率区域，但精度不高，阻值会随光照变化；电阻图形尺寸 L/W 至少是阱深的 2 倍。
- MOS 有源电阻占用面积较小，但属于非线性电阻，阻值与端电压有关。
- 电阻变化因素包括工艺变化、温度、非线性和寄生电阻；匹配电阻应尽量使用相同材料。

来源：Chapter 4 集成电路无源器件设计.pdf, Resistor。

题 11 第 4 章：芯片电感有哪几种实现结构？

答案：

- **类型**：PPT 列出的芯片电感结构包括圆环形结构、线圈结构和平面结构。
- **常用结构**：线圈结构电感很难集成，采用平面加工工艺的集成电路芯片通常使用平面电感。
- **平面电感**：可分为圆形、八边形和方形；方形结构规整、方便布局，使用最多，又称螺旋电感。
- **叠层电感**：为增加电感，可利用多层金属构造叠层电感。

叠层电感中 M_1 和 M_2 的绕行方向必须一致，且绕线穿插不重叠，以避免两层金属之间产生寄生电容。

来源：Chapter 4 集成电路无源器件设计.pdf, Inductor。

题 12 第 5 章：画出二输入 CMOS 与非门和或非门的电路图，并分析不同输入情况下各个晶体管的状态。

答案：

- 现有课程 PPT 中未明确提供二输入 CMOS 与非门、或非门的具体电路图及各输入组合下的晶体管状态表。

题 13 第 5 章：计算 CMOS 反相器峰值电流 I_{peak}

题目：

- 已知： $V_{DD} = 2V$, $V_{tn} = 0.5V$, $V_{tp} = -0.5V$ 。
- 器件参数： $K_n = 75 \mu A/V^2$, $K_p = 50 \mu A/V$ 。
- 尺寸比： $(W/L)_n = 2$, $(W/L)_p = 3$ 。
- 求： I_{peak} 。

答案：

- 按 PPT 的 CMOS 反相器直流转移特性计算。

先计算有效导电因子：

- $K_N = K_n(W/L)_n = 75 \times 2 = 150 \mu A/V^2$
- $K_P = K_p(W/L)_p = 50 \times 3 = 150 \mu A/V^2$
- 因此 $K_r = K_N/K_P = 1$

转换电压：

$$V_{it} = [V_{TN} + \sqrt{K_r}(V_{DD} + V_{TP})]/(1 + \sqrt{K_r}) = [0.5 + (2 - 0.5)]/2 = 1V$$

PPT 给出的峰值电流公式为：

$$I_{peak} = K_N(V_{it} - V_{TN})^2 = K_P(V_{it} - V_{TP} - V_{DD})^2$$

代入得：

$$I_{peak} = 150 \times (1 - 0.5)^2 = 37.5 \mu A$$

因此， $I_{peak}=37.5 \mu A$ 。

说明：题目中 K_p 的单位写为 $\mu A/V$ ，按 PPT 峰值电流公式计算时将其按与 K_n 相同的导电因子单位处理。

来源：Chapter 5 基本数字集成电路设计.pdf，CMOS 反相器直流转移特性。

题 14 第 5 章：计算低电平和高电平噪声容限

题目：

- 已知： $V_{DD}=1.5V$, $V_{OH}=1.35V$, $V_{OL}=0.2V$ 。
- 输入阈值： $V_{IH}=1.2V$, $V_{IL}=0.3V$ 。
- 求： NM_L 和 NM_H 。

答案：

- 根据 PPT 中噪声容限的定义：

- $NM_L = |V_{IL,max} - V_{OL,max}| = |0.3 - 0.2| = 0.1V$
- $NM_H = |V_{OH,min} - V_{IH,min}| = |1.35 - 1.2| = 0.15V$

因此，低电平噪声容限 $NM_L = 0.1V$ ，高电平噪声容限 $NM_H = 0.15V$ 。

来源：Chapter 5 基本数字集成电路设计.pdf，噪声容限。