


关键尺寸：是指在集成电路光掩模制造及光刻工艺中为评估及控制工艺中的图形处理精度，特设计一种反映集成电路特征线条宽度的专用线条图形。硅片上的最小特征尺寸，也称为关键尺寸或 CD。**特征尺寸：**是指半导体器件中的最小尺寸。在 CMOS 工艺中，特征尺寸典型代表为“栅”的宽度，也即 MOS 器件的沟道长度。一般来说，特征尺寸越小，芯片的集成度越高，性能越好，功耗越低。**摩尔定律：**集成电路上可容纳的晶体管数量每隔约 18 至 24 个月会翻一番，同时成本保持不变。这意味着芯片上的晶体管数量将呈指数级增长，从而导致计算能力的快速提升。虽然摩尔定律最初是关于晶体管数量的翻倍，但后来人们更广泛地将其解释为计算机性能每隔一段时间翻倍，或者说计算能力每隔一段时间翻倍，而成本保持不变。

第二章
CMOS 集成电路制造工艺流程（14 个步骤）及目的

- 1. 双阱工艺
- 2. 浅槽隔离工艺 (STI)
- 3. 多晶硅栅结构工艺
- 4. 轻掺杂(LDD)注入工艺
- 5. 侧墙工艺
- 6. 源漏(S/D)注入工艺
- 7. 接触孔的形成
- 8. 局部互联工艺
- 9. 通孔1和金属塞1的形成
- 10. 金属1互联的形成
- 11. 通孔2和金属塞2的形成
- 12. 金属2互联的形成
- 13. 金属3、压点及合金
- 14. 参数测试



双阱工艺：用以定义 nMOS 和 pMOS 的有源区(Active region)。采用倒掺杂技术形成双阱，阱注入决定了阈值电压，同时避免 CMOS 电路中的门锁效应。**倒掺杂技术：**高能量、大剂量注入，注入深度约 1μm，随后的注入均在相同区域进行，只是注入的能量、剂量和形成结深大幅度减小。**浅槽隔离(STI)：**是硅片上制作的晶体管有源区之间进行隔离的一种工艺（<0.25μm 工艺常用）。**局部氧化工艺(LOCOS)：**隔离存在鸟头和鸟嘴，影响平整度，且不能精确控制横向尺寸，这在亚微米工艺中不能容忍，所以亚微米工艺中采用 STI。**侧墙作用：**保护栅极，防止有更大剂量的注入过于接近栅极，导致源漏穿通。

双阱 CMOS 工艺：1、衬底准备：衬底氧化，生长 Si₃N₄2、光刻 P 阱，形成阱版：在 P 阱区腐蚀 Si₃N₄ P 阱注入 3、去光刻胶，P 阱扩散并生长 SiO₂4、腐蚀 Si₃N₄，N 阱注入并扩散 5、有源区衬底氧化：生长 Si₃N₄，有源区光刻和腐蚀，形成有源区版 6、N 管场注入光刻：N 管场注入 7、场区氧化：有源区 Si₃N₄ 和 SiO₂ 腐蚀，栅氧化，沟道掺杂（阈值电压调节注入） 8、多晶硅淀积、掺杂、光刻和腐蚀，形成多晶硅版 9、NMOS 管光刻和注入硼，形成 N⁺版 10、PMOS 管光刻和注入磷，形成 P⁺版 11、硅片表面生长 SiO₂，薄膜 12、接触孔光刻，接触孔腐蚀 13、淀积铝，反刻铝，形成铝连线。

第三章
MOSFET 制备工艺：MOSFET 基本上是一种左右对称的拓扑结构，它是在 P 型半导体上生成一层 SiO₂ 薄膜绝缘层，然后用光刻工艺扩散两个高掺杂的 N 型区，从 N 型区引出电极。**表面场效应原理：**在垂直于半导体表面的电场作用下，半导体表面层中的载流子浓度发生变化，导致表面层导电能力的改变。

p型衬底MOS结构

费米势 $\phi_{fp} = V_t \ln \left(\frac{N_a}{n_i} \right)$

表面耗尽层最大厚度 $x_{dT} = \left(\frac{4\epsilon_s \phi_{fp}}{e N_a} \right)^{1/2}$

单位面积表面耗尽层电荷 $|Q_{SD\max}| = e N_a x_{dT}$

单位面积栅氧化层电容 $C_{ox} = \epsilon_{ox} / t_{ox}$

平带电压 $V_{FB} = \phi_{ms} - Q'_{ss} / C_{ox}$

金属-半导体功函数差 $\phi_{ms} = \phi_m' - (\chi' + \frac{E_g}{2e} + \phi_{fp})$

阈值电压 $V_{TH} = \frac{|Q'_{SD\max}|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} + 2\phi_{fp}$

阈值电压典型值 $V_{TH} = 0.5 \sim 0.7V$

n型衬底MOS结构

费米势 $\phi_{fn} = V_t \ln \left(\frac{N_d}{n_i} \right)$

表面耗尽层最大厚度 $x_{dT} = \left(\frac{4\epsilon_s \phi_{fn}}{e N_d} \right)^{1/2}$

单位面积表面耗尽层电荷 $|Q_{SD\max}| = e N_d x_{dT}$


单位面积栅氧化层电容 $C_{ox} = \epsilon_{ox} / t_{ox}$

平带电压 $V_{FB} = \phi_{ms} - Q'_{ss} / C_{ox}$

金属-半导体功函数差 $\phi_{ms} = \phi_m' - (\chi' + \frac{E_g}{2e} - \phi_{fn})$

阈值电压 $V_{TP} = -\frac{|Q'_{SD\max}|}{C_{ox}} - \frac{Q'_{ss}}{C_{ox}} + \phi_{ms} - 2\phi_{fn}$

阈值电压典型值 $V_{TP} = -0.4 \sim -0.7V$



影响阈值电压的因素：①栅电容 C_{ox}(t_{ox} ↓, V_T ↑) ②接触电势差③衬底杂质浓度的影响④氧化层电荷密度的影响⑤窄/短沟效应对阈值电压的影响(窄 V_T ↑, 短 V_T ↓)⑥体效应对阈值电压的影响(V_T ↑)
MOS 集成电路的寄生电容：①氧化相关电容②结电容。**负载电容：**①栅极电容②扩散区电容③布线电容

N-MOS晶体管(V_T为正值)的电流方程为：

截止状态： $i_D \approx 0$

线性工作状态： $i_D = \beta_n [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$

饱和工作状态： $i_D = \beta_n (V_{GS} - V_T)^2$

$V_{GS} < V_T$

$V_{GS} > V_T, V_{DS} < V_{GS} - V_T$

$V_{GS} > V_T, V_{DS} \geq V_{GS} - V_T$

P-MOS晶体管(V_T为负值)的电流方程为：

截止状态： $i_D \approx 0$

线性工作状态： $i_D = -\beta_p [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$

饱和工作状态： $i_D = -\beta_p (V_{GS} - V_T)^2$

$V_{GS} > V_T$

$V_{GS} < V_T, V_{DS} > V_{GS} - V_T$

$V_{GS} < V_T, V_{DS} \leq V_{GS} - V_T$

② 可变电阻区(Linear Region)

当 $V_{GS} > V_T$ ，且 $V_{DS} < (V_{GS} - V_T)$ 时：

$i_D = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$
 $i_D = \beta_n [2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$


其中： $\beta_n = \frac{\mu_n C_{ox}}{2} \left(\frac{W}{L} \right) = K_n \cdot \left(\frac{W}{L} \right)$

μ_n ：反型层中电子迁移率；

C_{ox} ：单位面积栅极(与衬底间)氧化层电容；

β_n ：导电因子(增益因子)，单位：mA/V²；

K_n ：工艺因子， $K_n = \frac{\mu_n C_{ox}}{2}$



体效应：衬底偏压对阈值电压的影响就叫做体效应或衬底偏置效应；NMOS 一般存在负衬底偏压(V_{BS}<0)，负衬底偏压使“源区-沟道-漏区”与衬底之间的 P-N 结处于反偏，V_B 越来越“负”时，更多的空穴将被吸引到衬底电极，而在 P 型衬底的表面留下更多的负电荷(负离子)，从而使衬底耗尽层变宽，耗尽层电荷数增加，进一步屏蔽了栅压形成的电场，要在半导体表面感应出反型载流子则需要更大的栅压，从而导致形成反型层的阈值电压升高。**沟道长度调制效应：**在饱和区，随着 V_{DS} 的增加，导电沟道的实际长度逐渐减小，I_{DS} 相应增大。**窄沟道效应：**每个器件四周都有场氧保护，由于边缘场的影响，使沟道区耗尽层在沟道宽度两侧向场区有一定的扩展，当沟道宽度较大时，耗尽层向两侧场区扩展部分可以忽略；但对于窄宽度的器件，边缘场造成的耗尽层电荷量比原来计算的大，由于扩展部分由栅压引起，所以窄沟道效应使阈值电压增大。**短沟道效应：**长沟道时，栅压引起的耗尽层近似为矩形，忽略源漏耗尽层向沟道区内的扩展；当沟道长度很短时，源漏耗尽层的扩展变得不可忽略，会分担一部分耗尽区，使作用的栅压减小，使阈值电压下降。

门锁效应：对于 CMOS 器件而言，很容易在其中形成寄生双极晶体管构成的正反馈回路，在触发之后会引起电源和地之间的低阻抗路径，引发大电流，烧毁器件。


解决方案：①衬底中间做绝缘，SOI 技术，直接往 Si 衬底注入氧离子，形成 Si/SiO₂/Si 结构②把 N/PMOS 隔开，实际上芯片中还是会存在这样的寄生双极晶体管结构，只是更难导通。也可以做 Deep N-well，然后把 P-well 和这边 N-well 隔离开。③可以通过倒掺杂技术，把高能、高浓离子注入到阱底部，降低电阻

第四章

电阻匹配规则：1 尽可能使用多晶硅电阻；2 精度要求高：较宽尺寸，调整长度保持方块数不变；3 数值较大：分成较短的电阻单位，平行放置并串联在一起；4 同一种材料；5 相同宽度；6 相同电阻图像；7 沿同一方向摆放，尽可能靠近；8 阵列化结构采用又指结构提高匹配度；9 在阵列化电阻两侧加虚拟电阻，保证光刻和刻蚀工艺中阵列化电阻周围的环境一致；10 匹配电阻放置在低应力区，远离功率器件，尽量降低电阻功耗。**电容分类：**1 多晶硅—多晶硅电容；2 金属-金属电容；3 金属-多晶硅电容；4 多晶硅-扩散区(注入区或 N 阱)电容；5 反偏 PN 结电容；6 MOS 电容器：多晶硅栅极与沟道(源/漏极)。**MOS 电容器的特点：**因单位面积电容值较小，所以占用芯片面积较大；击穿电压(BV=E_{Btox})较高；温度系数小(温度的变化只对耗尽层电容有影响)；电容值基本上与电压大小、电压极性无关(下电极用 N⁺发射区扩散层时)；单个电容的误差(ΔC/C)较大，但匹配误差较小；有较大的寄生电容。**电容匹配原则：**1 (因边缘效应的存在)匹配电容的图形要尽量相同；2 精确匹配电容的尺寸应该采用正方形；3 匹配电容的大小要适当；4 匹配电容要邻近摆放，保证相邻的行、列具有相同的间距；5 利用阵列结构拆分大电容来实现对称性，阵列结构应该共质心，并在阵列电容的周围设置虚拟电容；6 静电屏蔽使极板免受邻近导线的影响，屏蔽电容耦合；7 尽量放置在低应力区，并远离功率器件放置在低应力区可避免应力诱发极板变形，远离功率器件可避免热梯度产生失配。

电感设计准则：1 为了减小涡流损耗，应该把电感制作在高电阻率（轻掺杂）的衬底上；2 为了减小寄生电容效应，应该利用最顶层金属来制备电感；3 为了避免电感与其它金属导线的互感，所有未连接的金属线都要远离电感；4 尽可能地降低电感不同圈的导线之间的损耗，得到更大电感值；5 尽量不要在电感的上面或下面放置金属板，减小涡流损耗；6 电感导线应该短而直，避免寄生电容效应；7 尽量使用集成电路芯片厂商提供的电感库。**互连线的设计要点：**1 为了减少信号、电源引起的损耗和减少芯片面积，大多数连线尽量短；2 为了提高集成度，在传输电流非常微弱时(如 MOSGate)，大多数互连线应以制造工艺提供的最小宽度来布线；3 在连接线要传输大电流时，应估计其电流容量并保留足够的裕量；4 制造工艺提供的多层金属能有效地提高集成度；5 在微波和毫米波范围内应注意互连线的趋肤效应和寄生参数；6 在某些情况下，可有的目的地利用互连线的寄生效应。


第五章



a) 导电因子的影响

b) 阈值电压的影响

CMOS 反相器: 由一个 E-PMOS 和一个 E-NMOS 组成;数字电路中作为开关使用;CMOS 反相器是无比电路。**结构特点**: ①V_{out} 作为共漏极②V_{in} 作为 PMOS 和 NMOS 的共栅极③V_{DD} 作为 PMOS 的源极和体端④GND 作为 NMOS 的源极和体端。**CMOS 反相器的静态特性**:



$0 \leq V_{in} \leq V_{TN}$ (A区) $I_{DN} = I_{DP} = K_P \left[(V_{in} - V_{TP} - V_{DD})^2 - (V_{in} - V_{TP} - V_{out})^2 \right] = 0$

$V_{TN} < V_{in} < V_{out} + V_{TP}$, (B区)

$$\begin{cases} I_{DN} = K_N (V_{GSN} - V_{TN})^2 = K_N (V_i - V_{TN})^2 \\ I_{DP} = -K_P [2(V_i - V_{DD} - V_{TP})(V_i - V_{DD}) + (V_i - V_{DD})^2] \end{cases}$$
$$V_o = (V_i - V_{TP}) + [(V_i - V_{TP})^2 - 2(V_i - \frac{V_{DD}}{2} - V_{TP})V_{DD} - \frac{K_N}{K_P} (V_i - V_{TN})^2]^{\frac{1}{2}}$$

$V_{out} + V_{TP} \leq V_{in} \leq V_{out} + V_{TN}$ (C区) 令 $V_{TN} = -V_{TP}$, $K_N = K_P$, 则 $V_{ii} = V_{DD}/2$

$V_{out} + V_{TN} < V_{in} < V_{DD} + V_{TP}$, (D区)

$$\begin{cases} I_{DP} = -K_P (V_i - V_{DD} - V_{TP})^2 \\ I_{DN} = K_N [2(V_i - V_{TN})V_o - V_o^2] \end{cases}$$
$$V_o = (V_i - V_{TP}) - [(V_i - V_{TN})^2 - \frac{K_P}{K_N} (V_i - V_{DD} - V_{TP})^2]^{\frac{1}{2}}$$
$$I_{DP} = -I_{DN}$$

$V_{DD} + V_{TP} \leq V_{in} \leq V_{DD}$, (E区) $V_{out} = 0$

噪声容限: 数字电路中信号在 V_{DD} 和 GND 之间转换, 由于存在各种干扰信号, 使得输入信号电平偏离理想电平(V_{DD}, GND), 产生所谓的噪声, 从而影响输出电平。**直流噪声容限**反映了电路能承受的输入电平与理想逻辑电平的偏离范围, 反映逻辑电路的抗干扰能力; 电路的抗干扰能力随噪声容限(NM)增加而增强。


$NM_L = |V_{IL,max} - V_{OL,max}|$, $NM_H = |V_{OH,min} - V_{IH,min}|$

CMOS 反相器的直流噪声容限:
$$\begin{cases} NM_L = V_{IL} - V_{OL} \\ NM_H = V_{OH} - V_{IH} \end{cases}$$

CMOS 反相器的负载电容: ①本级输出电容, 主要是 N 管和 P 管的漏-衬底 PN 结电容 C_{DBN} 和 C_{DBP};②下一级电路的输入电容 C_{in}, 主要是下一级电路中 NMOS 管和 PMOS 管的栅电容;③连线寄生电容 C_l, 是从本级输出到下一级管子栅极之间的连线寄生电容。 $C_L = C_{DBN} + C_{DBP} + C_i + C_{in}$


CMOS 门延迟: 门延迟指的是信号从逻辑门输入端到其输出端的延迟。CMOS 逻辑门的延迟时间受限于对负载电容 C_L 的充电电所需要的时间。**设计要求(驱动能力)**: 最少能够驱动一个与之完全相同的反相器。**本征延迟时间**: 一个反相器驱动与之相同的另一个反相器所产生的延迟时间。**上升时间 T_r**: 输出信号波形从“1”电平(即 V_{DD})的 10% 上升到 90% 需要的时间; **下降时间 T_f**: 输出信号波形从“1”电平(即 V_{DD})的 90% 下降到 10% 需要的时间。**延迟时间 t_d**: 输入电压变化到 50%V_{DD} 的时刻到输出电压变化到 50%V_{DD} 时刻之间的时间差, 通常假设输入信号为理想的阶跃信号的情况下计算门平均延迟时间; **门平均延迟时间**: $t_d = (t_{pr} + t_{pf})/2$; **t_{PHL}**:

输入电压上升到 50%V_{DD} 的时刻到输出电压下降到 50%V_{DD} 时刻之间的延迟时间; **t_{PLH}**: 输入电压下降到 50%V_{DD} 的时刻到输出电压上升到 50%V_{DD} 时刻之间的延迟时间; **延迟时间 t_d** = (t_{PHL} + t_{PLH})/2




对延迟时间 t_p: 从输入上升边的 50% 到同相输出信号上升边的 50% 所对应的时间, 也可以用下降边定义, 通常输入为非阶跃情况。**提高反相器的速度**: ①增加器件的宽长比会同时增加导电因子和器件的栅电容和漏区电容; ②对于固定的大负载电容可以通过增加器件尺寸提高速度; ③对于小负载, 反相器速度不会随着尺寸出现明显增加。**电路的最高工作频率**: 使脉冲信号的脉宽大于反相器的上升时间和下降时间中较大的一个。**电路总功耗**: P = P_A + P_S + P_d。**静态功耗 P_S**: 反向漏电流或持续从电源供电流出的电流引起的功耗; **动态功耗 P_d**: 电路在状态变化时, 由于电容的充放电引起的功耗; **交变功耗 P_A**: NMOS 和 PMOS 同时导通产生的电流脉冲引起的功耗。**功耗设计的基本问题**: 导体的电迁移现象、散热问题、供电问题。**低功耗设计**: 降低节点电容、减小开关活动的次数、降低工作电压、降低工作频率。**电阻负载型反相器**: Vi 为高电平, 驱动管处于非饱和和导通状态; 有比电路 E/E 饱和型负载 NMOS 反相器: Vi 为高电平时, 驱动管处于线性区, 负载管处于饱和; Vi 为低电平时, 驱动管处于截止, 负载管处于饱和; 有比反相器: $V_{OL} \approx \frac{(V_{DD} - V_{TL})^2}{2k_R(V_{OH} - V_{TL})}$ $V_o = V_{OH} = V_{DD} - V_{TL}$


E/E 非饱和型负载 NMOS 反相器: V_{GG} > V_{DD} + V_{TL}, 负载管处于非饱和。Vi 为高电平时, 驱动管和负载管都非饱和; Vi 为低电平时, 驱动管截止, 负载管处于非饱和; 有比电路。 $V_{OL} \approx \frac{2(V_{GG} - V_{TL})V_{DD} - V_{DD}^2}{2k_R(V_{TL} - V_{TE})}$ (其中 $k_R = \frac{k_E}{k_L}$) $V_{OH} = V_{DD}$ **栅源短接耗尽型 E/D 反相器**: Vi 为低电平时, T_E 截止, T_D 非饱和; Vi 为高电平时, T_E 非饱和, T_D 饱和; 有比电路。



栅漏短接耗尽型负载反相器(E/D): 工作情况与 E/E 非饱和和负载反相器特性相同。**NMOS 传输门**: (1)VG=0, 传输门关闭; (2)VG=V_{DD}, 传输门打开, NMOS 传输门传高电平时有一个阈值电压损失, 即 V_o = Vi - V_{TN}, NMOS 传输门可以使低电平无损落地传送到输出端。**PMOS 传输门**: (1)VG=V_{DD}, 传输门关闭 (2)VG=0, 传输门打开, PMOS 传输门可以使高电平无损落地传送到输出端, PMOS 传输门传低电平时有一个阈值电压失真, 即 V_o = Vi + |V_{TP}|。




CMOS 传输门: (1)VG=0, 传输门关闭 (2)VG=V_{DD}, 传输门打开。



1. 传输高电平过程
- ① 当 $V_o \leq -V_{TP}$, NMOS和PMOS都饱和;
 - ② 当 $-V_{TP} \leq V_o \leq V_{DD} - V_{TN}$, NMOS饱和, PMOS工作在线性区;
 - ③ 当 $V_o \geq V_{DD} - V_{TN}$, NMOS截止, PMOS工作在线性区。
2. 传输低电平过程
- ① 当 $V_o \geq V_{DD} - V_{TN}$, NMOS和PMOS都饱和;
 - ② 当 $-V_{TP} < V_o < V_{DD} - V_{TN}$, PMOS饱和, NMOS工作在线性区;
 - ③ 当 $V_o \leq -V_{TP}$, PMOS截止, NMOS工作在线性区。


第四章 (续)

集成电路电阻: (1)无源电阻: 多晶硅电阻, 阱电阻, 金属电阻; (2)有源电阻: MOS 管工作在线性区。**平面结构的电感**: (a)圆形; (b)八边形; (c)方形(也称螺旋电感); **叠层电感**: 为增加电感, 可利用多层金属在螺旋电感的基础上构造叠层电感(使用两层金属)。叠层电感的金属 M1 和 M2 的绕行方向必须一致, 且二者绕线穿插不重叠, 以避免两层金属之间产生寄生电容。



互连线: (1)金属膜互连: ①长引线的电阻 ②大电流密度的限制: 电迁移现象 ③Si-Al 互溶的问题; (2)扩散区连线: BJT 中指发射区, MOS 中指源漏区; (3)多晶硅连线; (4)交叉连线。**互连线寄生效应(如页尾两图)**: (1)串联寄生效应; (2)并联寄生效应; **寄生效应的影响**: ①在电源和地之间, 电阻造成直流和瞬态压降; ②在导线长距离并行或不同层导线交叉时, 带来相互串扰问题; ③在长信号线上, 分布电阻电容带来延迟。

互连: 导电层之间的互连连接需要通过打孔实现; 有源层、多晶硅(Poly)和第二层多晶硅(Electrode)都通过接触孔(Contact)与第一层金属(Metal-1) 连接。



(a)多晶硅和第一层金属; (b)第一和第二层金属; (c)第二和第三层金属连接的俯视图

焊盘(Pad): 电路的输入和输出需要通过适当的导体结构(Pad)来实现与外部电路的连接, 它同时用于电路的在芯片测试; 焊盘的尺寸通常远大于电路中其它的元器件, 焊盘的尺寸是固定的。

